JPH034577A - ホール素子の電極形状 - Google Patents
ホール素子の電極形状Info
- Publication number
- JPH034577A JPH034577A JP1139669A JP13966989A JPH034577A JP H034577 A JPH034577 A JP H034577A JP 1139669 A JP1139669 A JP 1139669A JP 13966989 A JP13966989 A JP 13966989A JP H034577 A JPH034577 A JP H034577A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- electrode
- electrodes
- hall element
- pair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 abstract description 10
- 230000002950 deficient Effects 0.000 abstract description 8
- 230000000694 effects Effects 0.000 abstract description 3
- 238000009826 distribution Methods 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 5
- 238000007689 inspection Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 238000001514 detection method Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000011835 investigation Methods 0.000 description 2
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000005389 magnetism Effects 0.000 description 1
- 238000003908 quality control method Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Hall/Mr Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
本発明は、磁気検出に使用されるホール素子に関するも
ので、特に該素子の電極形状の改善に係るものである。
ので、特に該素子の電極形状の改善に係るものである。
(従来の技術)
周知のように、電流が流れている半導体に磁界を加える
と、電流及び磁界の両方向に直角にいわゆるホール電圧
が発生する。 ホール素子は、この現象を利用して磁気
検出をする4端子素子である。
と、電流及び磁界の両方向に直角にいわゆるホール電圧
が発生する。 ホール素子は、この現象を利用して磁気
検出をする4端子素子である。
第6図に、従来の一般的なホール素子のチップパターン
を、又第7図にそのxX′線断面図を示す、 符号1は
半絶縁性半導体基板、符号2はこの基板1にN型の不純
物を注入した磁電変換動作領域である。 このN型動作
領域2は、直交する方向に4つの突出部を有し、その形
状はほぼ十字形となる。 この十字形のN型動作領域2
の対向する1対の突出部には、これとオーミック接触し
且つ互いに対向する1対の入力側(+)電極3及び(−
)を極5が設けられる。 又直交する他の1対の突出部
には、これとオーミック接触し且つ互いに対向する1対
の出力側(±)電極4及び(−)を極6が設けられる。
を、又第7図にそのxX′線断面図を示す、 符号1は
半絶縁性半導体基板、符号2はこの基板1にN型の不純
物を注入した磁電変換動作領域である。 このN型動作
領域2は、直交する方向に4つの突出部を有し、その形
状はほぼ十字形となる。 この十字形のN型動作領域2
の対向する1対の突出部には、これとオーミック接触し
且つ互いに対向する1対の入力側(+)電極3及び(−
)を極5が設けられる。 又直交する他の1対の突出部
には、これとオーミック接触し且つ互いに対向する1対
の出力側(±)電極4及び(−)を極6が設けられる。
符号7は酸化シリコン< S + 02 )被膜であ
る。 入力1lII(モ)電極3から入力1111(−
)tf!5の方向に電流を流した状態で、これに直角に
磁界を印加すると、出力m電41i4と6との間に起電
力が発生する。 このホール起電力は、入力電流と印加
した磁界との積に比例するので、これにより磁界を検出
できる。
る。 入力1lII(モ)電極3から入力1111(−
)tf!5の方向に電流を流した状態で、これに直角に
磁界を印加すると、出力m電41i4と6との間に起電
力が発生する。 このホール起電力は、入力電流と印加
した磁界との積に比例するので、これにより磁界を検出
できる。
一般に、入力側型jf!3.5及び出力側電極4゜6の
位置関係は、第6図に示すXX′及びYY’の基準線に
対し対称とする。 この理由は、(1)零磁界での出力
、即ち不平衡電圧VHoを零にするためと、(2)チッ
プをバラゲージに封入する工程、即ち組立て工程で、チ
ップの方向性の管理を入出力の別のみと、簡素化できる
点にある。
位置関係は、第6図に示すXX′及びYY’の基準線に
対し対称とする。 この理由は、(1)零磁界での出力
、即ち不平衡電圧VHoを零にするためと、(2)チッ
プをバラゲージに封入する工程、即ち組立て工程で、チ
ップの方向性の管理を入出力の別のみと、簡素化できる
点にある。
前記(1)については、素子の動作に関係する部分のみ
、前記基準線に対し、対称にすることで事足りる。 即
ちN型動作領域の形と、この領域にオーミック接触する
入力側電極及び出力側電極の相対向する縁の位置形状が
、直交する基準線XX′及びYY’に対し、対称となる
ようにすればよい。 前記(2)については、チップが
180゜回転してマウントされても、出来上がりのチッ
プの形状が、180°回転されなかったものと、全く同
一となるようにしなければならない、 そうでないと、
品質管理上問題となるからである。 このためにチップ
のパターンは、細かい部分に至るまで、XX′、YY′
軸に対し対称に設計される。
、前記基準線に対し、対称にすることで事足りる。 即
ちN型動作領域の形と、この領域にオーミック接触する
入力側電極及び出力側電極の相対向する縁の位置形状が
、直交する基準線XX′及びYY’に対し、対称となる
ようにすればよい。 前記(2)については、チップが
180゜回転してマウントされても、出来上がりのチッ
プの形状が、180°回転されなかったものと、全く同
一となるようにしなければならない、 そうでないと、
品質管理上問題となるからである。 このためにチップ
のパターンは、細かい部分に至るまで、XX′、YY′
軸に対し対称に設計される。
ホール素子の特性には、入力側電極間抵抗Rd、出力側
電極間抵抗R鎖及び零磁界での出力電圧VH(1がある
が、これらの特性は、チップに切り出す直前のウェーハ
状態で、あらかじめ全チップについて自動測定される。
電極間抵抗R鎖及び零磁界での出力電圧VH(1がある
が、これらの特性は、チップに切り出す直前のウェーハ
状態で、あらかじめ全チップについて自動測定される。
その結果により、規格外チップには、組立てが行なわ
れないよう、インクが落される。 このようにして製品
に封入されるチップは、全てが特性上良品となって、最
終工程としての製品検査歩留りを高レベルに維持できる
ようにしている。
れないよう、インクが落される。 このようにして製品
に封入されるチップは、全てが特性上良品となって、最
終工程としての製品検査歩留りを高レベルに維持できる
ようにしている。
近年の製造技術の進歩によりホール素子の歩留りは、飛
躍的に向上している。 例えば動作領域形成を、エピタ
キシャル成長法に代えてイオン注入法とすることにより
、動作領域の膜厚や不純物濃度の均−性等は向上し、こ
れらに起因する不平衡電圧VHo等の不良は、大幅に改
善された。 しかしながらウェーハ状態のチップでは良
品であっても、組立て後の製品では不良となる場合があ
り、課題となっている。 又製品歩留りについては、不
断の向上が望まれている。
躍的に向上している。 例えば動作領域形成を、エピタ
キシャル成長法に代えてイオン注入法とすることにより
、動作領域の膜厚や不純物濃度の均−性等は向上し、こ
れらに起因する不平衡電圧VHo等の不良は、大幅に改
善された。 しかしながらウェーハ状態のチップでは良
品であっても、組立て後の製品では不良となる場合があ
り、課題となっている。 又製品歩留りについては、不
断の向上が望まれている。
(発明が解決しようとする課題)
前述のように、近年の製造技術の進歩により、ホール素
子の歩留りの要因のいくつかは解決された。 しかし不
平衡電圧vHoは、ホール出力に対する雑音電圧に相当
するもので、磁界の検出限度を決める主要因であり、そ
の規格はより厳しいことが望ましい。 他方生産上、歩
留り向上は常に必要である。
子の歩留りの要因のいくつかは解決された。 しかし不
平衡電圧vHoは、ホール出力に対する雑音電圧に相当
するもので、磁界の検出限度を決める主要因であり、そ
の規格はより厳しいことが望ましい。 他方生産上、歩
留り向上は常に必要である。
本発明は、前記歩留り要因の解決によって、新しく浮か
び上がってきた歩留り決定要因を調べ、これを改善し、
製品組立て後のテスト歩留りを更に向上させることを目
的とする。
び上がってきた歩留り決定要因を調べ、これを改善し、
製品組立て後のテスト歩留りを更に向上させることを目
的とする。
[発明の構成]
(課題を解決するための手段とその作用)本発明は、動
作領域に接する1対の入力(III電極と1対の出力側
電極とを有するホール素子において、 少なくともいず
れか一方の1対の電極の形状が互いに異なることを特徴
とするホール素子である。
作領域に接する1対の入力(III電極と1対の出力側
電極とを有するホール素子において、 少なくともいず
れか一方の1対の電極の形状が互いに異なることを特徴
とするホール素子である。
又前記具なる電極形状の望ましい実施B様は次の通りで
ある。 即ち1対の電極、例えば第1図に示すように入
力側電極13及び5において、電極と素子動作領域2と
接する近傍を除く反対側の電極周縁を、ダイシングライ
ンに沿って方形状となし、一方の電極(例えば電[!1
3)のみ、コーナーにテーパー18を付けた電極形状が
望ましい。
ある。 即ち1対の電極、例えば第1図に示すように入
力側電極13及び5において、電極と素子動作領域2と
接する近傍を除く反対側の電極周縁を、ダイシングライ
ンに沿って方形状となし、一方の電極(例えば電[!1
3)のみ、コーナーにテーパー18を付けた電極形状が
望ましい。
前述の通り、ホール素子の不平衡電圧VHo等の特性は
、ウェーハ状態で全チップについて測定し、規格外のチ
ップは除去して、良品チップのみ組み立てて製品とする
6 しかしながら組立て後の製品検査において、なおV
Ho等の特性不良品が存在゛する。 本発明は、この原
因を調べる過程で完成されたものである。
、ウェーハ状態で全チップについて測定し、規格外のチ
ップは除去して、良品チップのみ組み立てて製品とする
6 しかしながら組立て後の製品検査において、なおV
Ho等の特性不良品が存在゛する。 本発明は、この原
因を調べる過程で完成されたものである。
即ち調査結果によれば、ウェーハ状態で測定した時のチ
ップの電極の極性と、組立て後のチップの電極の極性と
が異なる場合があること、即ち組立て工程において、チ
ップの180°回転を管理していないことが、前記原因
の支配的な要因であることが判明した。 なおこの要因
は、近年の製造技術の進歩により、■鴫等の特性が改善
されたことにより、新しく浮かび上がってきたものであ
る4−fiに入力側又は出力側の電極間の抵抗は、厳密
には流れる電流の方向で若干異なるのが通例である。
これは、′iJh極と動作領域との接触抵抗にこのよう
な傾向があるためである。 更に零磁界での出力、即ち
不平衡電圧VHoは、動作領域内部の等価的抵抗網にお
ける各分布抵抗値のバランスとして表わされるので、こ
の傾向はより票著である。 従って、ウェーハ状態での
チップの段階で良品でも、組立て工程で180°回転し
マウントされると、電極間を流れる電流の方向は反対と
なり不良品になるチャンスが生ずるのである。 この対
策として先ず考えられるのは、ウェーハ状態でのチップ
の選別を電流の二方向について行なうことがあげられる
が、これはいたずらにチップ歩留りを低下させる原因と
なり、適当でない。
ップの電極の極性と、組立て後のチップの電極の極性と
が異なる場合があること、即ち組立て工程において、チ
ップの180°回転を管理していないことが、前記原因
の支配的な要因であることが判明した。 なおこの要因
は、近年の製造技術の進歩により、■鴫等の特性が改善
されたことにより、新しく浮かび上がってきたものであ
る4−fiに入力側又は出力側の電極間の抵抗は、厳密
には流れる電流の方向で若干異なるのが通例である。
これは、′iJh極と動作領域との接触抵抗にこのよう
な傾向があるためである。 更に零磁界での出力、即ち
不平衡電圧VHoは、動作領域内部の等価的抵抗網にお
ける各分布抵抗値のバランスとして表わされるので、こ
の傾向はより票著である。 従って、ウェーハ状態での
チップの段階で良品でも、組立て工程で180°回転し
マウントされると、電極間を流れる電流の方向は反対と
なり不良品になるチャンスが生ずるのである。 この対
策として先ず考えられるのは、ウェーハ状態でのチップ
の選別を電流の二方向について行なうことがあげられる
が、これはいたずらにチップ歩留りを低下させる原因と
なり、適当でない。
本発明のように、チップの少なくともいずれか一方の1
対の電極形状を互いに異なるように形成すれば、組立て
工程でチップを180°回転して配置しても、容易にこ
れが発見され、事前に正規の方向に修正することができ
る。 これにより製品組立て後のテスト歩留りを向上さ
せることができた。
対の電極形状を互いに異なるように形成すれば、組立て
工程でチップを180°回転して配置しても、容易にこ
れが発見され、事前に正規の方向に修正することができ
る。 これにより製品組立て後のテスト歩留りを向上さ
せることができた。
(実施例)
ウェーハの段階で、不平衡電圧VHo等の特性を調べ、
良品チップのみを選別して使用しても、組立て後の製品
に前記特性不良が含まれる。 この原因について調査し
た結果の一例を第4図及び第5図を参照して説明する。
良品チップのみを選別して使用しても、組立て後の製品
に前記特性不良が含まれる。 この原因について調査し
た結果の一例を第4図及び第5図を参照して説明する。
第4図はチップ電極の極性を管理しない従来の製造方法
により、又第5図はチップ電極の極性を管理した製造方
法により製作されたそれぞれのホール素子チップのVH
o分布曲線を示すものである。
により、又第5図はチップ電極の極性を管理した製造方
法により製作されたそれぞれのホール素子チップのVH
o分布曲線を示すものである。
又両図(a)は、ウェーハ状態のチップについて測定し
たvHo分布、又両図(b)は前記ウェーハ状態のチッ
プの■Ho測定値が規格内の良品チップのみを選別して
組み立てたホール素子の最終工程後の■Ho分布を示す
、 両図において、横軸は不平衡電圧V NO(IIV
)を、又、縦軸はチップの個数(任意目盛)をそれぞ
れ表わす、 横軸の符号(+VM)及び(VM)はそれ
ぞれVHoの規格範囲の上限及び下限を示す。
たvHo分布、又両図(b)は前記ウェーハ状態のチッ
プの■Ho測定値が規格内の良品チップのみを選別して
組み立てたホール素子の最終工程後の■Ho分布を示す
、 両図において、横軸は不平衡電圧V NO(IIV
)を、又、縦軸はチップの個数(任意目盛)をそれぞ
れ表わす、 横軸の符号(+VM)及び(VM)はそれ
ぞれVHoの規格範囲の上限及び下限を示す。
第4図(a)及び第5図(a)の曲線8及び曲線8′は
いずれもウェーハ状態でのチップのvH0分布を示すが
、その形状は極めて類似し、実質的に同一分布である。
いずれもウェーハ状態でのチップのvH0分布を示すが
、その形状は極めて類似し、実質的に同一分布である。
横軸と曲線とに挟まれた打点を施した領域A及びA′
は規格外の不良チップによるもので、組立て前に除去さ
れ、両図(b)のチップ数には含まれない、 次に第4
図(b)及び第5図(b)の曲線9及び工9は、最終工
程後の製品のVHo分布を示すものである。
は規格外の不良チップによるもので、組立て前に除去さ
れ、両図(b)のチップ数には含まれない、 次に第4
図(b)及び第5図(b)の曲線9及び工9は、最終工
程後の製品のVHo分布を示すものである。
V2Oを測定する時の入力側電極の極性(十及び)が、
ウェーハ状態のチップと組立て後の製品とで、常に等し
くなるように管理した場合(第5図)、それぞれのvH
o分布曲線8′ (領域A′の部分を除く)及び19は
測定誤差の範囲内でほぼ同形となり、製品検査における
V H□不良は無視できる程度であった。 これに対し
入力側電極の極性を管理しない従来技術の場合(第4図
)、それぞれのV No分布曲線8〈領域Aの部分を除
く)及び9は、有意な差があり、製品検査において1が
ではあるがvHo不良が発生する。 これは打点を施し
た領域(見易くするため拡大して示す)Bが発生したた
めで、新しく発生したvHo不良チップの数に対応する
。
ウェーハ状態のチップと組立て後の製品とで、常に等し
くなるように管理した場合(第5図)、それぞれのvH
o分布曲線8′ (領域A′の部分を除く)及び19は
測定誤差の範囲内でほぼ同形となり、製品検査における
V H□不良は無視できる程度であった。 これに対し
入力側電極の極性を管理しない従来技術の場合(第4図
)、それぞれのV No分布曲線8〈領域Aの部分を除
く)及び9は、有意な差があり、製品検査において1が
ではあるがvHo不良が発生する。 これは打点を施し
た領域(見易くするため拡大して示す)Bが発生したた
めで、新しく発生したvHo不良チップの数に対応する
。
この原因は、前述の通り、入力側電極の一部を含み、v
h電極間動作領域内の電界分布が、極性反転により、逆
方向の同形の電界分布にならないためと推定される。
h電極間動作領域内の電界分布が、極性反転により、逆
方向の同形の電界分布にならないためと推定される。
次に本発明の望ましい実施例について第1図ないし第3
図を参照して説明する。 なおこれらの図面において、
第6図及び第7図と同じ符号は等しい部分を表わす、
第3図は、樹脂封止されたホール素子の模式的平面図で
ある。 符号l旦は第1図に示すホール素子のチップで
、リードフレームのチップ搭載用ベツド21に固着され
る。
図を参照して説明する。 なおこれらの図面において、
第6図及び第7図と同じ符号は等しい部分を表わす、
第3図は、樹脂封止されたホール素子の模式的平面図で
ある。 符号l旦は第1図に示すホール素子のチップで
、リードフレームのチップ搭載用ベツド21に固着され
る。
又符号22a 、22b 、22c及び22dは、リー
ドフレームの外部リードで、入力側(±)電極リード、
出力側(±)″:4極リード、入力@(−)電−極リー
ド及び出力II!J (−)電極リードであり、それぞ
れチップ且の電[13,4,5,及び6とリードワイヤ
23を介して電気接続される。
ドフレームの外部リードで、入力側(±)電極リード、
出力側(±)″:4極リード、入力@(−)電−極リー
ド及び出力II!J (−)電極リードであり、それぞ
れチップ且の電[13,4,5,及び6とリードワイヤ
23を介して電気接続される。
符号24は樹脂モールド外囲器の輪郭を示す6本発明の
実施例のホール素子においては、動作領域2に接する1
対の入力1lII電極、即ち(+)電極13及び(−)
電極5の形状を異なるようにしたものである。 即ち(
+)電1i13のみ、動作領域2と接する部分と反対側
の電極コーナーにテーパー18を設け、電極5と区別す
る。
実施例のホール素子においては、動作領域2に接する1
対の入力1lII電極、即ち(+)電極13及び(−)
電極5の形状を異なるようにしたものである。 即ち(
+)電1i13のみ、動作領域2と接する部分と反対側
の電極コーナーにテーパー18を設け、電極5と区別す
る。
一般に、互いに対向する1対の電極(入力側でも出力側
でもかまわない)において、2つの電極を互いに異なっ
た形状にすることで、本発明の目的は達成されるが、次
の点について留意する必要がある。 即ちチップが18
0°回転した時に、それが容易に発見されるようにする
。 その方法として、チップパターンを形成する中で最
もコントラストが大きい電極の縁を利用することが望ま
しい、 又この時、前述の不平衡電圧V1.Ioを新し
く発生させたり、前述のRd又はRatの値に変化を与
える形状は避けなければならない、 又各電極は、リー
ドワイヤのポンディングパッドを兼ねるので、ボンディ
ングエリアを損うような形状は好ましくない。
でもかまわない)において、2つの電極を互いに異なっ
た形状にすることで、本発明の目的は達成されるが、次
の点について留意する必要がある。 即ちチップが18
0°回転した時に、それが容易に発見されるようにする
。 その方法として、チップパターンを形成する中で最
もコントラストが大きい電極の縁を利用することが望ま
しい、 又この時、前述の不平衡電圧V1.Ioを新し
く発生させたり、前述のRd又はRatの値に変化を与
える形状は避けなければならない、 又各電極は、リー
ドワイヤのポンディングパッドを兼ねるので、ボンディ
ングエリアを損うような形状は好ましくない。
第1図に示すホール素子は、この条件を満たした最も簡
単で望ましい例である。 即ちテーパー18は入力fl
l(+)電極の外方コーナーに設けられ、素子動作に影
響を与える部分ではない、 又チップが180°回転す
ると、コントラストの大きな電極がその配置を変えるの
で、容易にこれが発見され、組立て工程のマウントで事
前に正規の方向に修正することができる。 又外方コー
ナーにテーパーをつけた形状ではリードワイヤのボンデ
ィングに支障をきたさない。 したがって、電流方向に
よって特性値が異なる傾向がいかに大きいチップであっ
ても、組立て後の製品検査において、これに起因する不
良は殆ど発生せず高歩留りを維持できる。
単で望ましい例である。 即ちテーパー18は入力fl
l(+)電極の外方コーナーに設けられ、素子動作に影
響を与える部分ではない、 又チップが180°回転す
ると、コントラストの大きな電極がその配置を変えるの
で、容易にこれが発見され、組立て工程のマウントで事
前に正規の方向に修正することができる。 又外方コー
ナーにテーパーをつけた形状ではリードワイヤのボンデ
ィングに支障をきたさない。 したがって、電流方向に
よって特性値が異なる傾向がいかに大きいチップであっ
ても、組立て後の製品検査において、これに起因する不
良は殆ど発生せず高歩留りを維持できる。
[発明の効果]
近年の製造技術の進歩によりV H□等の特性に起因す
る歩留りは飛躍的に向上した。 しかし前述の調査によ
り、ウェーハ状態で測定した時のチップ電極の極性が、
組立て後のチップ電極の極性と異なる場合があること、
即ちチップの180゛回転を管理していないことが、製
造歩留りの支配的な決定要因であることが判明した。
本発明では、入力側又は出力側の少なくともいずれか一
方の1対の電極の形状を互いに異なるようにし、チップ
が180°回転してマウントされないようにした。
る歩留りは飛躍的に向上した。 しかし前述の調査によ
り、ウェーハ状態で測定した時のチップ電極の極性が、
組立て後のチップ電極の極性と異なる場合があること、
即ちチップの180゛回転を管理していないことが、製
造歩留りの支配的な決定要因であることが判明した。
本発明では、入力側又は出力側の少なくともいずれか一
方の1対の電極の形状を互いに異なるようにし、チップ
が180°回転してマウントされないようにした。
これにより前記決定要因は改善され、製品組立て後のテ
スト歩留りを更に向上させることができた。
スト歩留りを更に向上させることができた。
第1図は本発明のホール素子のチップの平面図、第2図
は第1図のチップのXX′線断面図、第3図は第1図の
チップを組み立てたホール素子の平面図、第4図及び第
5図は、従来及び本発明のホール素子のウェーハ状態及
び製品状態におけるvH0分布曲線、第6図及び第7図
はそれぞれ従来のホール素子のチップの平面図及び断面
図である。 1・・・半絶縁性基板、 2・・・動作領域、 3゜1
3・・・入力IFI (+−)電極、 4・・・出力側
(÷)電極、 5・・・入力1(−)電極、 6・・・
出力fill (−)電極、 18・・・テーパー
は第1図のチップのXX′線断面図、第3図は第1図の
チップを組み立てたホール素子の平面図、第4図及び第
5図は、従来及び本発明のホール素子のウェーハ状態及
び製品状態におけるvH0分布曲線、第6図及び第7図
はそれぞれ従来のホール素子のチップの平面図及び断面
図である。 1・・・半絶縁性基板、 2・・・動作領域、 3゜1
3・・・入力IFI (+−)電極、 4・・・出力側
(÷)電極、 5・・・入力1(−)電極、 6・・・
出力fill (−)電極、 18・・・テーパー
Claims (1)
- 1 動作領域に接する1対の入力側電極と1対の出力側
電極とを有するホール素子において、少なくともいずれ
か一方の1対の電極の形状が互いに異なることを特徴と
するホール素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1139669A JP2758209B2 (ja) | 1989-06-01 | 1989-06-01 | ホール素子の電極形状 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1139669A JP2758209B2 (ja) | 1989-06-01 | 1989-06-01 | ホール素子の電極形状 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH034577A true JPH034577A (ja) | 1991-01-10 |
JP2758209B2 JP2758209B2 (ja) | 1998-05-28 |
Family
ID=15250664
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1139669A Expired - Lifetime JP2758209B2 (ja) | 1989-06-01 | 1989-06-01 | ホール素子の電極形状 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2758209B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02180943A (ja) * | 1983-07-06 | 1990-07-13 | Seppic Sa | 固形物コーティング用フィルム形成性組成物によりコーティングされた製品 |
JP2020013891A (ja) * | 2018-07-18 | 2020-01-23 | 旭化成エレクトロニクス株式会社 | ホール素子及び磁気センサ |
CN111397652A (zh) * | 2020-03-31 | 2020-07-10 | 珠海格力智能装备有限公司 | 霍尔元件检测电路及方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5842282A (ja) * | 1981-09-04 | 1983-03-11 | Seiko Instr & Electronics Ltd | ホ−ル素子 |
-
1989
- 1989-06-01 JP JP1139669A patent/JP2758209B2/ja not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5842282A (ja) * | 1981-09-04 | 1983-03-11 | Seiko Instr & Electronics Ltd | ホ−ル素子 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02180943A (ja) * | 1983-07-06 | 1990-07-13 | Seppic Sa | 固形物コーティング用フィルム形成性組成物によりコーティングされた製品 |
JP2020013891A (ja) * | 2018-07-18 | 2020-01-23 | 旭化成エレクトロニクス株式会社 | ホール素子及び磁気センサ |
CN111397652A (zh) * | 2020-03-31 | 2020-07-10 | 珠海格力智能装备有限公司 | 霍尔元件检测电路及方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2758209B2 (ja) | 1998-05-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3790475B2 (ja) | オフセット補償された磁界測定用ホールセンサアレー | |
JPH08102563A (ja) | 半導体ホール素子 | |
US8427140B2 (en) | Hall sensor | |
US20040129934A1 (en) | Semiconductor hall sensor | |
HU229006B1 (en) | Hall sensor with a reduced offset signal | |
US4423434A (en) | Semiconductor device having two or more semiconductor elements with paired characteristics regularly arranged in a semiconductor substrate | |
US11114351B2 (en) | Dummy element and method of examining defect of resistive element | |
JPH034577A (ja) | ホール素子の電極形状 | |
JP2718380B2 (ja) | 半導体装置の電気特性検査パターン及び検査方法 | |
JPH09129695A (ja) | 誘電体膜評価用テスト構造 | |
US11422208B2 (en) | Magnetic sensor | |
JPH0846218A (ja) | 半導体圧力検出装置 | |
JP3575073B2 (ja) | 絶縁分離型半導体装置の検査方法および絶縁分離型半導体装置 | |
EP0360967B1 (en) | Method of testing conductor film quality | |
JPH1168118A (ja) | 半導体センサの製造方法 | |
JPS618939A (ja) | 半導体装置 | |
WO2023000498A1 (zh) | 半导体结构连接性的测试方法及其测试系统 | |
JPS63293986A (ja) | ホ−ル素子 | |
JP4732642B2 (ja) | 半導体装置 | |
JPH036661B2 (ja) | ||
JP2001111135A (ja) | 半導体ホール素子 | |
JPS59228759A (ja) | Mos型ホ−ル素子 | |
JPS5943733Y2 (ja) | 半導体装置 | |
JP6583151B2 (ja) | 半導体装置の製造方法 | |
JP3534034B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080313 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090313 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100313 Year of fee payment: 12 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100313 Year of fee payment: 12 |