JPS63289468A - Ｉｃテスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、半導体集積装置の機能を試験するためのテス
タ（以下、ＩＣテスタという）に関する。

従来の技術 ２″　゛ 従来、この種のＩＣテスタは可変遅延回路を備えており
、遅延時間データを記憶器に設定することで、ピン間タ
イミングスキューの補正が可能なようにタイミングの発
生を遅らせる構成になっている。

第３図はそのタイミング発生回路の概略構成を示すブロ
ック図である。

第３図において、３１はタイミング発生回路、３２はタ
イミング信号発生器、３３は可変遅延回路、３４はドラ
イバ、３５は記憶器であって、前記タイミング信号発生
器３２から出た信号は、可変遅延回路３３に入力され、
記憶器３５から呼出された量だけ遅延せしめられてドラ
イバ３４より出力される。

このように、上記従来のＩＣテスタでも、ドライバ３４
から出力されたタイミングエツジの位置測定を行い、算
出した補正値（遅延時間データ）を記憶器３５へ書込む
ことで、ピン間タイミングスキューの補正を行うことが
できる。

発明が解決しようとする問題点 ３・・　・ しかしながら、上記従来のＩＣテスタでは、タイミング
エツジの位置測定を行うためのアルゴリズムが確立され
ておらず、その結果、位置測定に要する時間が必要以上
に多くかかってしまい、単位時間あたりの試験能力が極
めて低いという問題があった。

また、試験周期のジッタによってタイミングエツジの位
置（変化点）がふらつき、その為に測定精度が保障され
ないという問題もあった。

本発明は、このような従来の問題を解決するものであり
、タイミングエツジの位置測定のアルゴリズムを確立し
て、位置測定に必要な時間を短縮し、以て単位時間あた
りの試験能力の向上を図ると共に、試験周期のジッタを
考慮したアルゴリズムを利用することで測定精度の向上
を図った、優れたＩＣテスタな提供することを目的とす
る。

問題点を解決するための手段 本発明は上記目的を達成するために、タイミングエツジ
の位置測定に用いるサンプリングアルゴリズムとして、
タイミングエツジの変化点を２点ではさむ、所謂はさみ
うち法を応用し、かつ試験周期のジッタを考慮したアル
ゴリズムを、前記はさみうち法に組み入れるようにした
ものである。

作　　　用 したがって、本発明によれば、はさみうち法を応用する
ことによって、タイミングエツジの位置を高速に測□定
することができ、位置測定に要する時間を短縮すること
ができる。その結果、従来に比較して、ピン間タイミン
グスキューの補正に要する時間を短縮でき、単位時間あ
たりの試験能力を向上せしめ得ることとなる。

また、試験周期のジッタ考慮したアルゴリズムを、所謂
はさみうち法に組み入れることにより測定精度を向上で
きる。

実施例 第１図は本発明の一実施例であるＩＣテスタにおける高
速サンプリングアルゴリズムの説明図である。

第１図において、１１はドライバから出力されるタイミ
ングエツジ、１２はドライバ出力電圧軸、５べ　・ １３は時間軸、１４は比較電圧（Ｖｒｅｆ　）　、１５
はサンプリング時間（はさみうち法）である。

尚、この実施例におけるＩＣテスタは、信号をサンプリ
ングするサンプリング手段と、サンブリソゲする位置を
演算する手段と、サンプリングした結果が０か１かを判
定する結果判定手段とを有している。

ここで、サンプリング時間ｔの時の電圧がＶｒｅｆより
小さいとき測定値を０とし、大きいとき測定値を１とす
る。

そこで、前記サンプリング手段と結果判定手段とによっ
て、０である位置を測定員、さらに、同様にして、１で
ある位置を測定して、タイミングエツジ１１の変化点（
０と１の境界点）Ｘをはさむ２点Ｌｌｌ　　ｊ２を決定
する。

しかして、その２点ｔ１、ｔ２の中間位置（サンプリン
グ時間ｔ３）を（１）式によって演算する。

ｔ３＝１Ｌ辻」」−・・・・・・・・・・　（１）この
時、時間ｔ２での測定値と時間ｔ３での測６　へ一 定値とが異なるならば、ｔ２とｔ３との間に変化点Ｘ′
が存在することになる。

そこで、この場合、その中間位置において、さらに、前
記サンプリング手段と結果判定手段とによって、タイミ
ングエツジ１１の変化点Ｘをはさむ次の２点ｔ３．ｔ２
を決定し、その２点ｊ３＋　ｊ２の中間位置（サンプリ
ング時間ｔ４）を（２）式によって演算する。

ｔ４＝ｔ２＋を上・・・・・・・・・・・・・・・・・
・　（２）以上の動作を測定分解能まで繰り返し続ける
。

これにより、タイミングエツジ１１の変化点Ｘの位置を
高速に求める（測定する）ことができる。

第２図は試験周期のジッタが発生したときのサンプリン
グアルゴリズムの一例を示したものである。

第２図において、２１はタイミングエツジ、２２は電圧
軸、２３は時間軸、２４は比較電圧（Ｖｒｅｆ）、２５
はサンプリング時間（試験周期のジッタの考慮）である
。

７へ−７ そのサンプリング時間２５について、１ｓｔに着目する
。試験周期のジッタのために変化点Ｘ１がずれてしまい
、本来ならば変化点Ｘ１をはさむはずの２点が変化点Ｘ
１をはずしている。

そこで、波形が立上りか立下りかを予め記憶しておき、
２ｎｄでは変化点Ｘ１をはさみ得るように測定する２点
をずらす。

つまり、試験周期のジッタによって、タイミングエツジ
２１の変化点Ｘ１の位置が、１ｓｔの２点間をはずれた
ときに、サンプリングを行う位置が、タイミングエツジ
２１の変化点Ｘ１をはさむ２点（２ｎｄ）となるように
演算する。

このように、上記実施例では、タイミングエツジの位置
を高速に測定することで、単位時間あたりの試験能力の
向上を、また試験周期のジッタを考慮することで測定精
度の向上をそれぞれ実現している。

発明の効果 本発明は上記実施例より明らかなように、以下に示す効
果を有する。

（１）高速サンプリングアルゴリズムを採用しているの
で、タイミングエツジの位置測定に要する時間を短縮で
き、単位時間あたりの試験能力を向上することができる
。

（２）試験周期のジッタを考慮しているので、測定精度
の向上を実現できる。

【図面の簡単な説明】

第１図は本発明の一実施例であるＩＣテスタにおける高
速サンプリングアルゴリズムの説明図、第２図は試験周
期のジッタが発生したときのサンプリングアルゴリズム
の説明図、第３図は従来のＩＣテスタのタイミング発生
回路の概略ブロック図である。 １１．２１・・・タイミングエツジ、１２．２２・・・
電圧軸、１３．２３・・・時間軸、１４．２４・・・比
較電圧、１５．２５・・・サンプリング時間、ｘｌｘｌ
　　・・・変化点。 代理人の氏名　弁理士　中　尾　敏　男　はか１名ｕ、
　２１−−一タイミングエッジ １２　、２２−一一電圧勅 １３　、２３−４　Ｍ勅 ｔｌ　　　　ｔ３　　ｔ４　　ｔ２　　　　　　　　時
間第２図 ↑（２ｎｄ）↑ Ｓ

Claims (1)

【特許請求の範囲】
1. サンプリング手段とそのサンプリングの結果判定手段よ
   りタイミングエッジをはさむ２点を決定し、その２点の
   中間位置を演算し、必要に応じ、さらにその中間位置に
   おいてタイミングエッジをはさむ次の２点を決定し、そ
   れを繰り返す高速サンプリングアルゴリズムにより、タ
   イミングエッジの位置を求める手段と、試験周期のジッ
   タによってタイミングエッジの位置が、前記２点間をは
   ずれたときに、サンプリングを行う位置がタイミングエ
   ッジをはさむ２点となるように演算する手段とを備えた
   ＩＣテスタ。