JP2001208805A - 半導体測定装置 - Google Patents
半導体測定装置Info
- Publication number
- JP2001208805A JP2001208805A JP2000016847A JP2000016847A JP2001208805A JP 2001208805 A JP2001208805 A JP 2001208805A JP 2000016847 A JP2000016847 A JP 2000016847A JP 2000016847 A JP2000016847 A JP 2000016847A JP 2001208805 A JP2001208805 A JP 2001208805A
- Authority
- JP
- Japan
- Prior art keywords
- data
- logic simulation
- time
- waveform
- test pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【課題】 論理シミュレーション結果とデバイスの入出
力状態を対応付けることにより、デバッグの効率を向上
させる。 【解決手段】 デ−タ変換部２によって論理シミュレー
ション結果に基づきテストパターンを作成し、テストコ
ントローラ４はテストパターンに基づきデバイス５をテ
ストさせ、波形表示部６はデバイス５のデータ及び論理
シミュレーションデータの波形を重ね合わせて表示する
と共に、両者の波形を自動比較して評価するようにす
る。
力状態を対応付けることにより、デバッグの効率を向上
させる。 【解決手段】 デ−タ変換部２によって論理シミュレー
ション結果に基づきテストパターンを作成し、テストコ
ントローラ４はテストパターンに基づきデバイス５をテ
ストさせ、波形表示部６はデバイス５のデータ及び論理
シミュレーションデータの波形を重ね合わせて表示する
と共に、両者の波形を自動比較して評価するようにす
る。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体デバイス
のテスト、或いは評価において、デバイスの入出力デ−
タと論理シミュレ−ション結果デ−タとを組み合わせ比
較検証することができる半導体測定装置に関するもので
ある。
のテスト、或いは評価において、デバイスの入出力デ−
タと論理シミュレ−ション結果デ−タとを組み合わせ比
較検証することができる半導体測定装置に関するもので
ある。
【０００２】
【従来の技術】従来、テストデバッグ時にデバイスの出
力が期待通りでなかった場合に、以下のように取り扱わ
れていた。まず、論理シミュレ−ション実施者とテスト
デバッグ者が異なる場合について説明する。従来は論理
シミュレ−ションとの比較が容易でない為、それを使用
せず、テスタで不具合の状態を確認する。まず、デバイ
スに印加している入力波形が適切であるかどうかを確認
する。例えば、波形の鈍り、ピン間スキュ−、タイミン
グなどが対象となる。次に出力波形を確認するが、通常
Ｓｈｍｏｏと呼ばれる手法を用いて、入力などの条件を
変化させ、出力がパスする領域があるかどうかの確認を
行う。
力が期待通りでなかった場合に、以下のように取り扱わ
れていた。まず、論理シミュレ−ション実施者とテスト
デバッグ者が異なる場合について説明する。従来は論理
シミュレ−ションとの比較が容易でない為、それを使用
せず、テスタで不具合の状態を確認する。まず、デバイ
スに印加している入力波形が適切であるかどうかを確認
する。例えば、波形の鈍り、ピン間スキュ−、タイミン
グなどが対象となる。次に出力波形を確認するが、通常
Ｓｈｍｏｏと呼ばれる手法を用いて、入力などの条件を
変化させ、出力がパスする領域があるかどうかの確認を
行う。
【０００３】例えば、ストロ−ブ、周波数、電圧などを
変化させて出力の状態を確認する。全ての条件をチェッ
クするのは時間がかかるので、条件を吟味しながら実施
されているが、それでも不具合の見当が付かない場合は
かなりの時間を要している。こうして、種々のデ−タを
収集し、不具合状況を明らかにすると同時に、不具合が
生じているテストパタ−ン上のアドレスが、論理シミュ
レ−ションパタ−ンのどこに相当するかを計算した上
で、デバイス設計者、或いは、論理シミュレ−ション実
施者にこの情報を提供し、不具合の解決を図っていた。
変化させて出力の状態を確認する。全ての条件をチェッ
クするのは時間がかかるので、条件を吟味しながら実施
されているが、それでも不具合の見当が付かない場合は
かなりの時間を要している。こうして、種々のデ−タを
収集し、不具合状況を明らかにすると同時に、不具合が
生じているテストパタ−ン上のアドレスが、論理シミュ
レ−ションパタ−ンのどこに相当するかを計算した上
で、デバイス設計者、或いは、論理シミュレ−ション実
施者にこの情報を提供し、不具合の解決を図っていた。
【０００４】次に、論理シミュレ−ション実施者とテス
トデバッグ者が同じ人であった場合も同様に、論理シミ
ュレ−ションデ−タとテスト波形を目で比較するか、上
記のようなことを確認していた。
トデバッグ者が同じ人であった場合も同様に、論理シミ
ュレ−ションデ−タとテスト波形を目で比較するか、上
記のようなことを確認していた。
【０００５】
【発明が解決しようとする課題】従来の半導体測定装置
は以上のように構成されており、ロジックテストを実施
する際に使用される、テスタ特有のテスタ言語で記述さ
れるテストパタ−ンは、論理シミュレ−ション結果の入
出力デ−タ（自動生成ツ−ルによる場合も含む）から変
換して作成されていたが、一般に、このシミュレ−ショ
ンデ−タとテストパタ−ンの記述が異なるため、容易に
両者を対応させることができない。また、論理シミュレ
−ションを実施する者とテスタを使用する者が異なる場
合が多く、互いのデ−タを読み取ることが出来ず、情報
交換を難しくしている。
は以上のように構成されており、ロジックテストを実施
する際に使用される、テスタ特有のテスタ言語で記述さ
れるテストパタ−ンは、論理シミュレ−ション結果の入
出力デ−タ（自動生成ツ−ルによる場合も含む）から変
換して作成されていたが、一般に、このシミュレ−ショ
ンデ−タとテストパタ−ンの記述が異なるため、容易に
両者を対応させることができない。また、論理シミュレ
−ションを実施する者とテスタを使用する者が異なる場
合が多く、互いのデ−タを読み取ることが出来ず、情報
交換を難しくしている。
【０００６】即ち、テスタにおいてデバイスの期待値が
フェイルする場合、その不具合の内容（どこで、どうい
うフェイルが発生しているか）が、シミュレ−ションデ
−タのどこに相当し、更にどういう相違（反転、遅延な
ど）が生じているのかが容易に把握出来なかった。或い
は、論理シミュレ−ション実施者が直接テスタを扱い、
デバイスの評価を実施する場合においても、論理シミュ
レ−ションデ−タとテストデ−タが同一フェ−ズ上にな
く分離されている為、両者を比較するのにかなりの時間
を要していた。
フェイルする場合、その不具合の内容（どこで、どうい
うフェイルが発生しているか）が、シミュレ−ションデ
−タのどこに相当し、更にどういう相違（反転、遅延な
ど）が生じているのかが容易に把握出来なかった。或い
は、論理シミュレ−ション実施者が直接テスタを扱い、
デバイスの評価を実施する場合においても、論理シミュ
レ−ションデ−タとテストデ−タが同一フェ−ズ上にな
く分離されている為、両者を比較するのにかなりの時間
を要していた。
【０００７】この発明は上記のような問題点を解決する
ためになされたものであり、論理シミュレ−ション結果
とデバイスの入出力状態を対応付けることにより、デバ
ッグの効率を向上させることができる半導体測定装置を
提供することを目的とする。
ためになされたものであり、論理シミュレ−ション結果
とデバイスの入出力状態を対応付けることにより、デバ
ッグの効率を向上させることができる半導体測定装置を
提供することを目的とする。
【０００８】
【課題を解決するための手段】この発明の請求項１に係
る半導体測定装置は、論理シミュレーション結果に基づ
きテストパターンを作成する手段と、テストパターンに
基づきデバイスをテストさせる手段と、デバイスからの
データ及び論理シミュレーションデータのうち表示した
い該当時間の波形を重ね合わせて表示すると共に、任意
の時点での波形をズームアップして表示し、更に両者の
波形の自動比較による不一致情報を表示する手段とを設
けたものである。
る半導体測定装置は、論理シミュレーション結果に基づ
きテストパターンを作成する手段と、テストパターンに
基づきデバイスをテストさせる手段と、デバイスからの
データ及び論理シミュレーションデータのうち表示した
い該当時間の波形を重ね合わせて表示すると共に、任意
の時点での波形をズームアップして表示し、更に両者の
波形の自動比較による不一致情報を表示する手段とを設
けたものである。
【０００９】この発明の請求項２に係る半導体測定装置
は、論理シミュレーションデータとデバイスデータのタ
イミングを合わせるための手段を設けたものである。
は、論理シミュレーションデータとデバイスデータのタ
イミングを合わせるための手段を設けたものである。
【００１０】
【発明の実施の形態】実施の形態１．以下、この発明の
一実施形態を図に基づいて説明する。図１はこの発明の
実施の形態１による半導体測定装置を示すブロック構成
図であり、図において、論理シミュレ−ション結果格納
部１内の、検証が済んだ論理シミュレ−ション結果の入
出力デ−タを、デ−タ変換部２にて変換を実施し、テス
タが解読できるテストパタ−ンが作成され、テストパタ
−ン格納部３に入力される。テスタコントロ−ラ４は、
テストパターン格納部３からテストパタ−ンを読み込
み、テストを開始する。テスタコントロ−ラ４は、テス
トパタ−ンに従ってデバイス５に対しテスト条件を出力
する一方、デバイス５からの出力を読み込む。デバイス
５からテスタコントロ−ラ４に読み込まれたデ−タ（テ
スタからデバイスへの入力も取り込むことも可能）は、
波形表示部６に取り込まれ表示することができる。ま
た、該当する論理シミュレ−ション結果格納部１の論理
シミュレ−ション入出力デ−タも波形表示部６に取り込
まれ表示することができる。
一実施形態を図に基づいて説明する。図１はこの発明の
実施の形態１による半導体測定装置を示すブロック構成
図であり、図において、論理シミュレ−ション結果格納
部１内の、検証が済んだ論理シミュレ−ション結果の入
出力デ−タを、デ−タ変換部２にて変換を実施し、テス
タが解読できるテストパタ−ンが作成され、テストパタ
−ン格納部３に入力される。テスタコントロ−ラ４は、
テストパターン格納部３からテストパタ−ンを読み込
み、テストを開始する。テスタコントロ−ラ４は、テス
トパタ−ンに従ってデバイス５に対しテスト条件を出力
する一方、デバイス５からの出力を読み込む。デバイス
５からテスタコントロ−ラ４に読み込まれたデ−タ（テ
スタからデバイスへの入力も取り込むことも可能）は、
波形表示部６に取り込まれ表示することができる。ま
た、該当する論理シミュレ−ション結果格納部１の論理
シミュレ−ション入出力デ−タも波形表示部６に取り込
まれ表示することができる。
【００１１】そして、波形表示部６は論理シミュレ−シ
ョン結果格納部１から読み込んだ論理シミュレ−ション
の入出力デ−タと、テスタコントロ−ラ４から読み込ん
だデバイス５の入出力デ−タを取り扱う。まず、表示し
たい任意の入出力デ−タに対し、表示開始時刻と表示終
了時刻を指定すると、該当時間の波形が表示される。例
えば、図２のように、２つの波形を論理シミュレ−ショ
ンデ−タの電圧レベルをデバイス５の電圧レベルに合わ
せて重ね合わせられる。次の機能としては、例えば、図
３のように、任意の時点での波形のズ−ムアップが可能
で、正確な遅延や、入力タイミングのずれを確認するこ
とができる。
ョン結果格納部１から読み込んだ論理シミュレ−ション
の入出力デ−タと、テスタコントロ−ラ４から読み込ん
だデバイス５の入出力デ−タを取り扱う。まず、表示し
たい任意の入出力デ−タに対し、表示開始時刻と表示終
了時刻を指定すると、該当時間の波形が表示される。例
えば、図２のように、２つの波形を論理シミュレ−ショ
ンデ−タの電圧レベルをデバイス５の電圧レベルに合わ
せて重ね合わせられる。次の機能としては、例えば、図
３のように、任意の時点での波形のズ−ムアップが可能
で、正確な遅延や、入力タイミングのずれを確認するこ
とができる。
【００１２】更に、図４に示すように、波形を自動比較
したい場合、まず、論理シミュレ−ションのＬＯＷ／Ｈ
ＩＧＨの電圧レベルを与え、例えば、論理シミュレ−シ
ョンデ−タとテストデ−タの電圧レベル差が、指定する
ある値を越えるような区間が、別に指定するある時間を
越える部分を表示するなどして、波形の自動比較が実施
できる。この機能を使用することで、一般に長いテスト
パタ−ンに対し、どういう傾向で期待不一致が起こって
いるのかを的確に把握できるようになり、不具合原因の
解析が容易になる。
したい場合、まず、論理シミュレ−ションのＬＯＷ／Ｈ
ＩＧＨの電圧レベルを与え、例えば、論理シミュレ−シ
ョンデ−タとテストデ−タの電圧レベル差が、指定する
ある値を越えるような区間が、別に指定するある時間を
越える部分を表示するなどして、波形の自動比較が実施
できる。この機能を使用することで、一般に長いテスト
パタ−ンに対し、どういう傾向で期待不一致が起こって
いるのかを的確に把握できるようになり、不具合原因の
解析が容易になる。
【００１３】また、この機能は、別の用途として、デー
タ変換部２にてパタ−ンを正しく変換しているかの検証
を容易に実施できるという効果もある。以上のようにし
て、フェイル発生ポイントのデバイス波形とシミュレ−
ション波形との同期を、迅速かつ容易に取ることがで
き、デバイス５がフェイルになる時間をシミュレ−ショ
ンデータを元にデバッグすることが可能となり、デバッ
グ効率を向上させることができる。又、ＴＰＧの検証に
も利用することができる。
タ変換部２にてパタ−ンを正しく変換しているかの検証
を容易に実施できるという効果もある。以上のようにし
て、フェイル発生ポイントのデバイス波形とシミュレ−
ション波形との同期を、迅速かつ容易に取ることがで
き、デバイス５がフェイルになる時間をシミュレ−ショ
ンデータを元にデバッグすることが可能となり、デバッ
グ効率を向上させることができる。又、ＴＰＧの検証に
も利用することができる。
【００１４】以上、これらの機能を用いて、従来のテス
タにて手探りで不具合状況を確認していた作業が大幅に
削減でき、不具合内容も的確に把握でき、不具合解析が
容易にかつ迅速に行なえるようになる。
タにて手探りで不具合状況を確認していた作業が大幅に
削減でき、不具合内容も的確に把握でき、不具合解析が
容易にかつ迅速に行なえるようになる。
【００１５】実施の形態２．図５はこの発明の実施の形
態２による半導体測定装置を示すブロック構成図であ
り、本実施形態においては、論理シミュレ−ションデ−
タとデバイスデ−タのタイミングを合わせるための手段
である時間測定部７を設けたものである。次に動作につ
いて説明する。テスタコントローラ４はテストパタ−ン
のスタ−ト信号をデバイス５へ送り、テストスタ−トす
ると同時に、時間測定部７にもスタ−ト信号を送る。こ
の信号を受けて、時間測定部７は時間計測を開始する。
態２による半導体測定装置を示すブロック構成図であ
り、本実施形態においては、論理シミュレ−ションデ−
タとデバイスデ−タのタイミングを合わせるための手段
である時間測定部７を設けたものである。次に動作につ
いて説明する。テスタコントローラ４はテストパタ−ン
のスタ−ト信号をデバイス５へ送り、テストスタ−トす
ると同時に、時間測定部７にもスタ−ト信号を送る。こ
の信号を受けて、時間測定部７は時間計測を開始する。
【００１６】テスタコントローラ４は、事前に指定され
たあるパタ−ンアドレスの実行が始まった時、或いは、
デバイス５からファイル信号を受け取った時など、時間
計測したい時点で、時間測定部７に対して信号を送る。
時間測定部７は受け取った信号で、時間を記録する。テ
ストが終了すると、テスタコントローラ４は、時間測定
部７で記録された時間情報をテストデ−タに付加し、そ
のテストデ−タが波形表示部６の波形表示に使用され
る。
たあるパタ−ンアドレスの実行が始まった時、或いは、
デバイス５からファイル信号を受け取った時など、時間
計測したい時点で、時間測定部７に対して信号を送る。
時間測定部７は受け取った信号で、時間を記録する。テ
ストが終了すると、テスタコントローラ４は、時間測定
部７で記録された時間情報をテストデ−タに付加し、そ
のテストデ−タが波形表示部６の波形表示に使用され
る。
【００１７】論理シミュレ−ションデ−タは、デバイス
５がある状態にあることを前提にシミュレ−ト開始され
ている。通常は、デバイス５のテストスタ−トと論理シ
ミュレ−ションデ−タのスタ−トは、０で一致している
が、デバイス５が論理シミュレ−ションデ−タの０タイ
ム時の状態になるまで、デバイステスト時に条件設定が
なされる場合がある。こういった論理シミュレ−ション
デ−タとデバイスデ−タとのスタ−ト時点がずれている
場合に、タイミングを合わせるために、時間測定部７を
使用し、両者のデ−タの対応を可能にした。
５がある状態にあることを前提にシミュレ−ト開始され
ている。通常は、デバイス５のテストスタ−トと論理シ
ミュレ−ションデ−タのスタ−トは、０で一致している
が、デバイス５が論理シミュレ−ションデ−タの０タイ
ム時の状態になるまで、デバイステスト時に条件設定が
なされる場合がある。こういった論理シミュレ−ション
デ−タとデバイスデ−タとのスタ−ト時点がずれている
場合に、タイミングを合わせるために、時間測定部７を
使用し、両者のデ−タの対応を可能にした。
【００１８】更に、波形表示部６にて、不具合解析を行
う際、デバイス５のフェイルした実測の時間が参考にで
き、確認したい論理シミュレ−ションタイムが確実なも
のとなるメリットもある。以上より、論理シミュレ−シ
ョンデ−タと単純にタイミングを合わせられないデバイ
スデ−タに対しても、時間測定部７を付加することによ
って、タイミングのズレを調整でき、実施の形態１で示
した動作を適用することができるようになる。
う際、デバイス５のフェイルした実測の時間が参考にで
き、確認したい論理シミュレ−ションタイムが確実なも
のとなるメリットもある。以上より、論理シミュレ−シ
ョンデ−タと単純にタイミングを合わせられないデバイ
スデ−タに対しても、時間測定部７を付加することによ
って、タイミングのズレを調整でき、実施の形態１で示
した動作を適用することができるようになる。
【００１９】
【発明の効果】この発明の請求項１に係る半導体測定装
置によれば、論理シミュレーション結果に基づきテスト
パターンを作成する手段と、テストパターンに基づきデ
バイスをテストさせる手段と、デバイスからのデータ及
び論理シミュレーションデータのうち表示したい該当時
間の波形を重ね合わせて表示すると共に、任意の時点で
の波形をズームアップして表示し、更に両者の波形の自
動比較による不一致情報を表示する手段とを設けたの
で、テスタにより手探りで不具合状況を確認していた作
業を大幅に削減でき、不具合内容も的確に把握できると
共に、不具合解析を容易かつ迅速に行なうことができ
る。
置によれば、論理シミュレーション結果に基づきテスト
パターンを作成する手段と、テストパターンに基づきデ
バイスをテストさせる手段と、デバイスからのデータ及
び論理シミュレーションデータのうち表示したい該当時
間の波形を重ね合わせて表示すると共に、任意の時点で
の波形をズームアップして表示し、更に両者の波形の自
動比較による不一致情報を表示する手段とを設けたの
で、テスタにより手探りで不具合状況を確認していた作
業を大幅に削減でき、不具合内容も的確に把握できると
共に、不具合解析を容易かつ迅速に行なうことができ
る。
【００２０】この発明の請求項２に係る半導体測定装置
によれば、論理シミュレーションデータとデバイスデー
タのタイミングを合わせるための手段を設けたので、両
者のタイミングのズレを容易に調整することができる。
によれば、論理シミュレーションデータとデバイスデー
タのタイミングを合わせるための手段を設けたので、両
者のタイミングのズレを容易に調整することができる。
【図１】 この発明の実施の形態１による半導体測定装
置を示すブロック構成図である。
置を示すブロック構成図である。
【図２】 時間と波形との関係を示す図である。
【図３】 時間と波形との関係を示す図である。
【図４】 時間と波形との関係を示す図である。
【図５】 この発明の実施の形態２による半導体測定装
置を示すブロック構成図である。
置を示すブロック構成図である。
【符号の説明】 ５ デバイス。
Claims (2)
- 【請求項１】 論理シミュレーション結果に基づきテス
トパターンを作成する手段と、上記テストパターンに基
づきデバイスをテストさせる手段と、上記デバイスから
のデータ及び論理シミュレーションデータのうち表示し
たい該当時間の波形を重ね合わせて表示すると共に、任
意の時点での波形をズームアップして表示し、更に両者
の波形の自動比較による不一致情報を表示する手段とを
設けたことを特徴とする半導体測定装置。 - 【請求項２】 論理シミュレーションデータとデバイス
データのタイミングを合わせるための手段を設けたこと
を特徴とする請求項１記載の半導体測定装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000016847A JP2001208805A (ja) | 2000-01-26 | 2000-01-26 | 半導体測定装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000016847A JP2001208805A (ja) | 2000-01-26 | 2000-01-26 | 半導体測定装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001208805A true JP2001208805A (ja) | 2001-08-03 |
Family
ID=18543926
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000016847A Pending JP2001208805A (ja) | 2000-01-26 | 2000-01-26 | 半導体測定装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001208805A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012256145A (ja) * | 2011-06-08 | 2012-12-27 | Toshiba Mitsubishi-Electric Industrial System Corp | ドライブ装置の調整装置 |
-
2000
- 2000-01-26 JP JP2000016847A patent/JP2001208805A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012256145A (ja) * | 2011-06-08 | 2012-12-27 | Toshiba Mitsubishi-Electric Industrial System Corp | ドライブ装置の調整装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6370675B1 (en) | Semiconductor integrated circuit design and evaluation system using cycle base timing | |
| JP2003332443A (ja) | 半導体集積回路とその設計支援装置およびテスト方法 | |
| US20020163351A1 (en) | Method for producing test patterns for testing an integrated circuit | |
| KR100506769B1 (ko) | 고속 테스트 패턴 평가 장치 | |
| JP2680259B2 (ja) | 自動開放検出方法 | |
| WO2007113940A1 (ja) | 半導体検査装置 | |
| US20100107026A1 (en) | Semiconductor device having built-in self-test circuit and method of testing the same | |
| JP2011248597A (ja) | テスタシミュレーション装置、テスタシミュレーションプログラムおよびテスタシミュレーション方法 | |
| JP3662439B2 (ja) | 半導体試験用データ処理装置及び方法並びに半導体試験装置 | |
| JP2001208805A (ja) | 半導体測定装置 | |
| US20010007972A1 (en) | Method and apparatus for verifying adequacy of test patterns | |
| CN113377587A (zh) | 基于FPGA芯片实现的scan chain电路的测试系统及方法 | |
| JPH09185519A (ja) | Ｉｃ試験用プログラムのデバック装置 | |
| JP4863547B2 (ja) | Ｂｉｓｔ回路内蔵半導体集積回路装置 | |
| JP2001255357A (ja) | テストパターン妥当性検証方法及びその装置 | |
| JP4839638B2 (ja) | テスタシミュレーション装置及びテストシミュレーション方法 | |
| JP2004348596A (ja) | Ｉｃテスタ用プログラムのデバッグ装置、方法、及びプログラム | |
| JP2001147254A (ja) | 半導体集積回路のテスト装置とそのテスト方法 | |
| JP2933028B2 (ja) | 半導体集積回路検査装置 | |
| US7379837B1 (en) | Method and system for testing integrated circuits | |
| JPH11295393A (ja) | 半導体試験用プログラムのデバッグ装置 | |
| JP2003240824A (ja) | テスタシミュレーション装置及びテスタシミュレーション方法 | |
| JP2003156533A (ja) | テスト支援システム | |
| CN118197391A (zh) | 分析和报告准确数据使存储芯片中的多个信号同步的技术 | |
| JPH04305177A (ja) | テストプログラム・テスト規格表変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060123 |