JPS63269542A - 半導体加工欠陥モニタ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 本発明は、加工によって生じる欠陥を診断するための半
導体加工欠陥モニタ回路に関するものである。

Ｂ、従来技術 他のどの製造業界でも同様であるが、半導体業界でも現
今の一つの問題は製造の歩留りを上げることである。半
導体の製造で歩留りを下げる原因の一つは、加工によっ
て生じる欠陥である。この加工によって生じる欠陥は、
半導体回路内部に物理的欠陥を生じさせ、そのために製
品が駄目になる。例を挙げると、こうした加工によって
生じる欠陥は、しばしば、導線中の開路、隣接する導線
間の短絡、および異なる平面レベルにあって重なり合っ
ている導線相互間の短絡による回路障害を引き起こすこ
とがわかっている。こうした加工欠陥の原因は様々であ
り、たとえば温度の変動、作業区域内のちり汚染、絶縁
層の不充分な付着などが挙げられる。

加工によって生じる欠陥を分析すると、製造歩留りを予
測し向上させるのに非常に役立つ可能性がある。実際の
半導体製品を使って加工欠陥の分析を行なうのは、実用
的でないことがわかっている。超大規模集積回路（ＶＬ
Ｓ　Ｉ　Ｃ’）の時代である昨今の半導体デバイスが欠
陥品であることを知るためには、それを通常広範囲の複
雑な検査手順にかけなければならないからである。この
検査手順は、通常そのデバイスを欠陥品と認定する以外
に、発生した加工欠陥の数に関する追加情報をほとんど
もたらさず、またそれよりも重要なことであるが、欠陥
がどこにあるか探し出して肉眼で検査できるかに関する
追加情報をほとんどもたらさない。

上記の欠点のために、半導体業界では、加工欠陥の診断
以外の用途をもたない専用の半導体加工欠陥モニタを製
造する傾向にある。こうした欠陥モニタ回路は、通常実
際のＶＬＳＩデバイスとは別に作成し、それから有用な
欠陥情報を引き出した後は廃棄している。通常、こうし
た欠陥モニタを利用する際、２つの手法のどちらかが採
用される。

第１の製”遣手法は、欠陥モニタの製造専用にあてられ
た半導体ウェハを定期的に加工するものである。こうし
た専用ウェハは、実際のＶＬＳ　Ｉデバイスと（時間は
異なるが）同じ加工環境で加工し、それから診断にかけ
て、欠陥の密度と発生する欠陥の種類を決定する。

第２のより正確な製造手法は、実際のＶＬＳ　Ｉデバイ
スを製造するのと同じウェハ上に欠陥モニタを製造する
ものである。この手法の利点は、欠陥モニタが実際のＶ
ＬＳ　Ｉデバイスとまったく同じ加工環境でまったく同
じ時に製造されることである。したがって、こうした欠
陥モニタに発生する加工欠陥は、実際の製造に生じる加
工欠陥をより正確に代表することになる。この手法では
、欠陥モニタは通常半導体ウェハの切り口すなわち廃棄
される部分に製造される。

加工によって生じる欠陥から発生する様々な種類の障害
の有無をテストするための半導体加工欠陥モニタの設計
は、様々な形をとることができる。

第１の例として、第１０Ａ図に、簡略化した連続性監視
パターンを有する欠陥モニタを示す。線６は図では接続
パッド２および４をテストするように接続されているが
、導体でできており、蛇行状レイアウトで構成されてい
る。半導体加工によってこの連続性監視パターンを製造
した後、検査用接続パッドを電気的に接続して、パッド
間が連続しているかどうかテストすることができる。加
工のばらつきのために線６に沿って開路が生じた場合、
検査用接続パッド間が不連続なことが示される。第１０
Ａ図の連続性監視パターンの設計では、しばしば統計的
計算を用いて、線６に沿って唯一つの欠陥が発生する確
率が高くなるように線８の長さと幅を選び、それによっ
て欠陥の発生とモニタ障害の発生の間に１対１の対応関
係を維持し、半導体ウェハ上の欠陥分布密度を正確に決
定することができることに留意されたい。最後に、第１
０Ａ図は連続性監視パターンの簡略化した図であり、実
際の連続性監視パターンは通常もっと長くて複雑な蛇行
状構造を含み、半導体層上の大きな面積を占めることに
留意されたい。

第２の例として、第１０Ｂ図に示すような短絡監視パタ
ーンを含むように欠陥モニタを設計することもできる。

第１０Ｂ図では、検査用接続パッド１０および１４はそ
れぞれバス・バー１２と１６に接続されており、これら
のバス・バーはそれぞれフィンガ突起１１．１３．１５
および１７．１９．２１に接続されている。これらの構
造はすべて導体でできており、通常は同じ平面レベルに
ある。こうした短絡監視パターンの作成では、その主目
的は、狭い間隔で並んだ平行線間に加工によって生じた
短絡が存在するかどうか検査することである。加工のば
らつきによって隣接する２個のフィンガ突起内に短絡欠
陥が生じた場合、検査用接続パッド１０と１４の間が電
気的に連続することによってこの欠陥が示される。間隔
１８は、隣接するフィンガ突起１１と１７の間の「最小
グラウンド・ルール」による間隔を表わす。他の隣接す
るフィンガ突起相互間にも同様の最小グラウンド・ルー
ル間隔が設けられる。この場合も統計的計算を用いて、
短絡監視パターン１個にっき唯一つの加工欠陥が発生す
る確率が高くなるように、適切なフィンガ突起数を設計
し、最小グラウンド・ルール間隔を計算し、それによっ
て欠陥の発生とモニタ障害の発生の間に１対１の対応関
係を維持し、半導体ウェハ上の欠陥分布密度を正確に決
定することができる。最後に、第１０Ｂ図は短絡監視パ
ターンの簡略化した図であり、実際の短絡監視パターン
は通常大変な数のフィンガ突起を含み、半導体レイアウ
トの大きな面積を占めることに留意されたい。

第３の例として、第１０Ｃ図に示すような、異なる平面
レベルにある導線相互間の短絡の有無を監視するための
半導体加工欠陥モニタを作成することもできる。第１０
Ｃ図では、上側の導体レベル２２が絶縁層２４で下側の
導体レベル２０から分離されている。このような欠陥モ
ニタ構造の主目的は、重なり合った導体レベル相互間に
加工によって生じた短絡が存在するかどうかを検査する
ことである。加工中に生じ得る通常の絶縁層の欠陥には
、絶縁材料の局部的な薄化や欠如、絶縁層中の細孔やピ
ンホールがある。加工のばらつきによって絶縁層２４中
に欠陥が発生し、短絡が生じた場合、上側の導体レベル
２２と下側の導体レベル２０の間が電気的に連続してい
ることが判明する。最後に、第１０Ｃ図に示した欠陥モ
ニタは簡略化した図であり、実際の欠陥モニタは通常ず
っと複雑であり、多数の平面レベル間で短絡が発生して
いるかどうか検査を行なうことができることに留意され
たい。

上記の半導体加工欠陥モニタは、ＩＢＭテクニカル・デ
ィスクロージャ・プルテン、Ｖｏｌ、１７、Ｎｏ、９．
１９７５年２月刊に所載のガタリア（Ｇｈａｔａｌｉａ
）　（！：　トマス（Ｔｈｏｍａｓ　）の論文に開示さ
れ１．より詳しく記載されている。

さらに、この他にも半導体加工欠陥モニタの構造および
使用を目的とする従来技術の参照文献が多数ある。

たとえば、米国特許第３９８３４７９号は、連続性検査
パターンと短絡検査パターンの組合せをダイオード式Ｆ
ＥＴ増幅器と共に使用して、隣接するパターン相互間の
干渉なしに欠陥の有無が検査できるようにした、欠陥モ
ニタを開示している。

ＩＢＭテクニカル・ディスクロージャ・プルテン、Ｖｏ
ｌ、２０、Ｎｏ、８．１９７８年１月刊に所載のハリス
（ｌｌａｌｌｉｓ）　、ルヴイン（Ｌｅｖｉｎｅ）、ス
クリブナー（Ｓｃｒｉｂｎｅｒ）の論文は、水平に配向
した第１の部分と垂直に配向した第２の部分を有して、
欠陥モニタが水平方向に生じた欠陥も垂直方向に生じた
欠陥も検知できるようになっている、平行蛇行検査パタ
ーンを開示している。

ＩＢＭテクニカル・ディスクロージャ・プルテン、Ｖｏ
ｌ、１？、Ｎｏ、１２．１９７５年刊に所載のカッサ一
二（Ｃａｓｓａｎｉ　）とトマスの論文は、金属線と拡
散線の直交アレイから構成され、上記の各線に関連する
様々なトランジスタを選択的に活動化させて様々な欠陥
を診断的に検査することができる欠陥診断回路を開示し
ている。

本技術の背景となるその他の参照資料には下記のものが
ある。米国特許第４４５９６９４号、米国特許第４３２
０５０７号、米国特許第４４７１４８３号、米国特許第
４４５４７５０号、米国特許第４４２８０６８号、米国
特許第４０８１９０８号、米国特許第４３９３４７５号
、米国特許第４４５８３３８号、米国特許第４４６８０
８１号、米国特許第４４８８７５９号、日本特許第９７
３３４号、日本特許第１１１１８４号。

半導体技術の現況は、個々の欠陥を肉眼で検査できる場
合、欠陥の原因となった加工のばらつきを診断して、適
切な是正措置を決定することができるというものである
。しかし、この診断を行ないやすくするには、既知の欠
陥の正確な位置決めと肉眼観察が最も重要なことを強調
したい。もう一つの要件として、歩留りの低い加工条件
で製造を継続しないようにフィードバック・データを迅
速に提供するには、位置決め動作および肉眼観察動作を
容易にかつ迅速に実現しなければならない。

通常の加工によって生じる欠陥はサブミクロン級のサイ
ズのものであり、かつ半導体回路内のどこにでも生じる
ことを考えると、これらの要件を満たすのは容易なこと
ではない。

以上考察した欠陥モニタは、通常良好な欠陥密度データ
を生成するものの、それらの欠陥モニタは通常欠陥モニ
タ回路のどこに特定の欠陥が発生したかに関する追加情
報をほとんど生成しない。

これらの検査手法は、単に連続性測定または導電性測定
の結果を利用して、合否データを生成するにすぎない。

したがって、そうした欠陥モニタの一つが加工欠陥によ
って悪影響を受けたことが判明した場合、欠陥モニタ全
体を拡大装置を使って肉眼で走査して、欠陥を探し出し
肉眼で観察しなければならない。検査パターンは、通常
半導体層上のかなりのレイアウト面積を占めるので、拡
大装置を使って肉眼でパターンを走査して顕微鏡大息下
の欠陥を見つけるのは、非常に退屈なあるいは不可能な
仕事である。その上、こうした肉眼走査では診断データ
を生成するのに膨大な時間を要するので、歩留りの低い
加工条件でかなりずつと製造が続けられるため、製造歩
留りはさらにマイナスの影響を受ける。

したがって、是正用のフィードバック・データを迅速に
提供するための欠陥の位置決めと肉眼観察を容易にかつ
手軽に実現できる半導体加工欠陥モニタが以前から求め
られてきている。

Ｃ０解決しようとする問題 本発明の一つの目的は、個々の欠陥の大体の位置を迅速
かつ容易に決定して欠陥の肉眼検査を行ないやすくする
、半導体加工欠陥モニタを提供することにある。

本発明の第２の目的は、開路によって生じた欠陥がある
かどうか検査するための連続性接続構造を含む、半導体
加工欠陥モニタを提供することにある。

本発明の第３の目的は、隣接する導線相互間に短絡によ
って生じた欠陥があるかどうか試験するための短絡検査
構造を含む、半導体加工欠陥モニタを提供することにあ
る。

本発明の第４の目的は、重なり合った導線相互間に短絡
によって生じた欠陥があるかどうか検査するための絶縁
層短絡試験構造を含む、半導体加工欠陥モニタを提供す
ることにある。

Ｄ０問題点を解決するための手段 本発明の上記およびその他の目的は、本発明の一つの実
施例では、行および列に配列された検査セルのアレイを
備え、少なくとも１本の蛇行状導線がその長手方向に沿
って様々な場所で行列アレイの個々の検査セルに接続さ
れている、半導体加工欠陥モニタによって達成される。

各検査セルは、行線と列線とトランジスタを使って検査
セルを蛇行線に接続できるように行線および列線に接続
された、トランジスタを少なくとも１個備えている。

個々の各検査セルは蛇行線上の異なる場所に接続されて
いるので、個々の検査セルに対する選択的アクセスによ
って、導線の異なる長さの場所に選択的に電気的アクセ
スを行ないやすくすることができる。

欠陥監視に関して、まず蛇行線の連続性検査を行なって
開路によって生じる欠陥があるがどうが調べることがで
きる。欠陥が生じていた場合、検査セルのマトリックス
・アレイを使って導線の様々な長さの場所に選択的にア
クセスすることにより、欠陥の場所を容易に決定するこ
とができる。第２の検査操作で蛇行線に電圧を印加して
行線と列線の欠陥検査を行なうことが・でき、次に個々
の検査セルをそれぞれ選択的に活動化してその電圧に対
するアクセスを試みる。上記の２種の検査操作により、
ビット・マツプ手法を用いて合否データを分析し、既知
の欠陥の種類と大体の場所を決定することができる。第
３の検査操作で、通常なら互いに分離しているはずの当
該の個々の行線、列線および蛇行線の間で連続性検査を
行なうことにより、異なる高さの平面間に短絡によって
生じた欠陥があるかどうか検査を行なうことができる。

最後に、同じ高さの平面上にある導線相互間に短絡によ
って生じた欠陥があるかどうか検査しやす（するため、
各検査セルにさらに行線、列線および蛇行線に平行な導
線「フィンガ」構造を設ける。

したがって、本発明は、 導線と、列デコーダ回路に接続できる複数の列線と、行
デコーダ回路に接続できる複数の行線と、それぞれ上記
導線の長手方向に沿った異なる場所に設けられ、それぞ
れ上記導線、上記行線の１本、および上記列線の１本に
接続されたトランジスタ手段を有する複数の検査セルと
を含み、上記検査セルの上記行線、上記列線および上記
トランジスタ手段を使って上記導線の様々な長さの所に
対する選択的な電気的アクセスを行ないやすくするよう
になっている、半導体加工欠陥モニタに関係している。

Ｅ、実施例 本発明の一実施例を、第１図および第２図に示す。好ま
しい製造手法では、この半導体加工欠陥モニタは、半導
体ウェハの切り口区域に作成された半導体回路であるこ
とを了解されたい。

第１図には、その末端が検査用接続バッド２２２および
２２４で成端している蛇行線２２０が示されている。蛇
行線２２０は、半導体回路の１つの平面レベルに形成さ
れた導体の線である。たとえば、蛇行線２２０は、ドー
ピングされたポリシリコン、拡散レベル、あるいは半導
体基板上の配線構造として形成された金属材料から形成
することができる。検査用接触バッド２２２と２２４も
導体で形成され、実際の配置では、蛇行線２２０への機
械的電気的接続を行ないやすくするため、半導体ウェハ
の頂面に形成する。

ここで、蛇行線２２０はその検査用接触パッド２２２お
よび２２４と共に、連続性欠陥モニタを構成することを
指摘しておく。さらに具体的に言えば、半導体ウェハ中
に蛇行線２２０と検査用接触パッド２２２および２２４
が製造されると、接触バッド２２２と２２４の間の電気
的連続性を検査するために、それらに機械的電気的接触
を行なうことができる。蛇行線２２０に沿って開路欠陥
を引き起こすような加工環境であれば、検査用接触パッ
ド２２２と２２４の間に連続性が存在しないはずである
。

蛇行線２２０は、それだけでは既知の欠陥の大体の位置
を容易に決定できないことに留意されたい。もっと具体
的に言うと、検査用接触パッド２２２と２２４を用いた
連続性検査では、合否の検査データがもたらされるだけ
である。したがって、本発明の半導体加工欠陥モニタは
、さらに別の構造も含んでいる。

第１図には、半導体記憶デバイスに使用されるものと同
様の行および列状に配列された、検査セルＴ１ないしＴ
、□の行列アレイが示されている。

−例を挙げると、行１は検査セルＴ！、Ｔ４、Ｔ７、Ｔ
ＩＯを含み、列１は検査セルＴ１、Ｔ２、Ｔ３を含んで
いる。第１図の検査セル・アレイは、説明を簡単にする
ため、検査セル１２個に限られていることに留意された
い。本発明の欠陥モニタは、検査セルカドんなサイズの
アレイを作成するのにも使える構造要素またはセグメン
トとなる点で、非常に融通性が大きい。例を挙げると、
第１図のセル１２個のアレイのような非常に小さな欠陥
モニタも作れるし、また現在の記憶デバイスのセル容量
に対応できる欠陥モニタ・アレイも容易に設計できる。

アレイのサイズに依存する１つの態様について指摘して
おきたい。モニタが作成されると、検査動作を行ない、
アレイから検査データを引き出すために、欠陥モニタに
接続を行なわなければならない。それには２つの方法が
ある。

（第１図に示したセル１２個のアレイのような）比較的
小さなアレイでは、各行線と列線にそれぞれ検査用接触
パッドを設けるという第１の手法が使用できる。欠陥モ
ニタとのインターフェースは、検査用接触パッド２０３
．２０５．２０７．２１３．２１５．２１７．２１９．
２２２．２２４のうち適当なものに機械的電気的接触を
行なうと得られる。この機械的電気的接触は、通常、適
切に位置合わせすれば当該の検査用接触パッドとの接触
をもたらす小さなビン構造を備えたプローブ・カードを
使って行なう。すなわち、プローブ・カードを、欠陥モ
ニタと遠隔のサポート回路、たとえば個々の検査セルに
選択的にアクセスするために使われる行および列デコー
ダ回路との間のインターフェースを実現する手段として
用いる。外部検査回路はまた゛、マイクロプロセッサ手
段、ならびに一連の連続性検査および短絡検査を半導体
加工モニタで自動的に実施するためのプログラムを記憶
するメモリ手段をも含むことができる。最後に、この手
法を用いる際、得られた検査データをブローブ・カード
から計算機に直接送って迅速な分析と既知の欠陥の大体
の位置の決定を行ない、それによって迅速な肉眼観察と
適切な是正措置の速やかな決定を行なうことができる。

アレイのサイズが大きくなるにつれて、いくつかの理由
から上記の手法は実用的でなくなる。第１に、大きなア
レイでは実用的な検査用接触パッドに必要なサイズがは
るかに大きくなるのに対して、線間のピッチ（すなわち
間隔）が極めて小さくなる。遂には、各行線または列線
用の検査用接触パッドを収容するにはシリコン面積が不
足する限界に達する。第２の拘束条件として、プローブ
・カードは、収容できるプローブ・ピンの数が実際上限
られている。

第２のより好ましい方法は、欠陥モニタの製造と共に所
期のサポート回路を製造することである。

この手法は大きな欠陥モニタ・アレイにも小さなものに
も適用できる。この手法の１つの利点は、サポート回路
とのインターフェースをとるのに、少数の検査用接触パ
ッドを追加するだけでよいことである。

好ましい実施例を例にとると、第１図には、極めて望ま
しいいくつかのサポート回路を表わす構成図が一緒に示
しである。この好ましい実施例の一部分は第６Ａ図に表
わされている。それは端子２０３“、２０５°、２０７
“を備えた行デコーダ回路を含んでいる。実際の半導体
装置では、これらの端子２０３１．２０５”、２０７°
はそれぞれ行線２０２．２０４．２０６と接続されるこ
とになる。この好ましい実施例の第２の部分は、第６Ｂ
図に表わされている。それは列デコーダ／検知回路２１
０を含んでいる。この列デコーダ／検知回路は端子２１
３“、２１５“、２１７“、２１９°を備えており、こ
れらの端子は半導体製造の際にそれぞれ列線２１２．２
１４．２１６．２１８と接続されることになる。行デコ
ーダ２００と列デコーダ２１０の内部回路は、それ自体
本発明の対象ではなく、かつ可能な多数の回路構成が当
技術で周知なので、これには示していない。

図には示してないが、これらのサポート回路とインター
フェースをとるためにさらに適当な数の検査用接触パッ
ドを設けることになる。

比較的小さなアレイでは、加工によって生じた欠陥のた
めにいずれかのサポート回路が欠陥品になった場合に欠
陥モニタに対するバックアップ接続として働く、各行線
および列線用の検査用接触パッドを付は加えることがで
きる。こうした障害の可能性を小さくするために、サポ
ート回路は、加工によって生じる欠陥に対して高い許容
性をもつように設計すべきである。

各検査セルＴ１ないしＴＩ２には、それぞれメモリ・ア
レイ構造の場合と類似の形で行線と列線の独自な組合せ
を設けることができる。すなわち、今や明白なように、
行線２０２．２０４、列線２１２．２１４．２１６．２
１８、および検査用接触パッド２０３．２０５．２０７
．２１３．２１５．２１７．２１９の目的は、個々の検
査セルＴ１ないしＴＩ２それぞれにアクセスする手段を
提供することである。

第１図の欠陥モニタの非常に重要な一態様は、蛇行線２
２０が、個々の検査セルＴ、ないしＴ１２と交差または
近接するように製造されていることである。第２図の説
明でさらに明らかになるように、蛇行線２２０は検査セ
ルＴ１ないしＴＩ２のそれぞれに接続される。第１図を
見ると気付くように、個々の検査セルＴＩないしＴ＋□
の接続は、蛇行線２２０に沿った相異なる場所で行なわ
れる。

したがって、実質上蛇行線２２０は接触セルＴ。

ないしＴ１□に対する接続により様々な長さに電気的に
分割されることになる。

第１図の欠陥モニタの動作について説明する前に、検査
セル構造のより詳しい説明を行なう。第２図には、本発
明の検査セル３００の一実施例の単純化した概略図が示
されている。検査セル３゜Ｏは個々の検査セルＴ＋ない
しＴ　Ｉ　２に容易に対応させることができることに留
意されたい。たとえば、検査セル３００を第１図の検査
セルＴ、に対応させる場合、列線３１２、行線３０２、
蛇行線３２０がそれぞれ行線２１２、行線２０２、蛇行
線２２０に対応することになる。

検査セル３００は、導体の半導体構造を表わす、行線３
１２と列線３０２の独自な組合せを備えている。好まし
い実施例では、列線３１２は半導体ウェハの頂面に形成
した金属材料からなり、行線３０２はポリシリコン材料
からなる。列線３１２と行線３０２の一部分だけが示し
であることに留意されたい。すなわち、実際の行線と列
線は、それぞれの列および行の他の検査セルに接続する
ために、はるかに長くなる。

第２図には蛇行線３２０も示されているが、これは半導
体回路中の導体構造を表わす。好ましい実施例では、こ
の蛇行線３２０は拡散平面レベルに形成された拡散導体
となる。この場合も蛇行線３２０の一部分だけが示しで
ある。すなわち、実際の蛇行線は、欠陥モニタ・アレイ
中の個々の検査セルと交差または近接するために、はる
かに長くなる。

検査セル３００は、図ではさらにトランジスタ３５０を
含んでいる。このトランジスタ３５０はどんな半導体構
造でもよく、好ましい実施例では電界効果トランジスタ
（ＦＥＴ）である。このＦＥＴは、第１の電流運搬電極
３５２、第２の電流運搬電極３５４および制御電極３５
６を含んでいる。第１の電流運搬電極３５２は列線３１
２に接続され、制御電極は行線３０２に接続され、第２
の電流運搬電極３５４は線３７０に接続され、線３７０
は蛇行線３２０に接続されている。

第２図の概略図を見ればわかるように、行線３０２が選
択され、適切な方法で活動化されてトランジスタ３５０
を導通させた場合、列線３１２が蛇行線３２０に電気的
に接続される。

以上、検査セルの内部回路について説明したが、次に本
発明の欠陥監視動作について説明する。

前記のように、検査用接触バッド２２２と２２４を使っ
て蛇行線２２０の連続性検査を行なうことができる。こ
の連続性を中断させる開路欠陥が生じた場合、このよう
な連続性検査では既知の欠陥の場所に関するデータは得
られない。

この欠点を是正するため、本発明では行列マツピング法
を用いて、加工によって生じた欠陥の大体の場所を突き
とめる。前記のように、行線２０２．２０４．２０６、
行線２１２．２１４．２１６．２１８、および検査用接
触バッド２０３．２０５．２０７．２１３．２１５．２
１７．２１９を使って、個々の検査セルＴ１ないしＴ１
□に選択的にアクセスすることができる。個々の検査セ
ルはそれぞれ異なる場所で蛇行線２２０に接続されてい
るので、行線２０２．２０４または２０６と列線２１２
．２１４．２１６または２１８の独自の組合せを使って
、蛇行！９２２０の様々な長さの所で選択的に電気的接
続が行なえるように個々の検査セルの内部トランジスタ
をオンにすることができる。

蛇行線２２０に沿って加工欠陥の場所を突きとめる例と
して、検査セルＴ２とＴ５の間で蛇行線２２０の連続性
を中断させるような開路欠陥が生じるものと仮定する。

この欠陥を第３図で′Ｘ″として示す。さらに、この例
では、行線２０２．２０４．２０６、列線２１２．２１
４．２１６．２１８および検査セルＴ＋ないしＴ、□が
、それ自体は加工によって生じた欠陥がなく正常に動作
するものと仮定する。

第１図の半導体加工欠陥モニタを作成した後、検査用接
触パッド２２２と２２４に機械的電気的接続を行なって
、蛇行線２２０の連続性検査ができるようにする。開路
欠陥によって連続性が中断されたので、検査では「不合
格」の結果が出るはずである。その時点では、既知−の
欠陥の大体の場所に関する情報はない。

追加の場所データを得るため、検査用接続バッド２２２
または２２４を一つの電気接点として使って一連の連続
性検査を行なう。この説明の例では、検査用接触バッド
２２２を用いて、一連の連続性検査の説明を行なうが、
検査用接触バッド２２４を使う場合でも同様の説明が行
なえる。

最初の連続性検査では、行線２０２と列線２１２の独自
の組合せを用いて、列線２１２が有効に蛇行線２２０に
接続され、したがって検査用接触パッド２２２と２１３
の間で連続性検査が行なえるように、検査セルＴ、の内
部トランジスタを選択的に活動化する。検査用接触パッ
ド２２２と検査セルＴ１の間の蛇行線２２０の区間が良
好な場合、連続性が検出される。しかしこの区間に沿っ
て開路加工欠陥が生じた場合は、連続性が検出されない
。この仮定の例では、連続性が検出される。

蛇行線２２０の検査用接触パッド２２２と検査セルＴ１
の間の区間の検査が済むと、検査セルＴ４を用いて蛇行
線２２０の次の区間を検査する。もっと具体的に言えば
、行線２０２を用いて検査セルＴ４の内部トランジスタ
を活動化させ、次に検査用接触パッド２２２と２１５の
間で連続性を検査する。この例ではやはり連続性が確認
される。

蛇行線を完全に検査するため、それぞれ検査セルＴ７Ｎ
　Ｔｌ０Ｎ　Ｔ＋ｔ１Ｔ８１Ｔｓ１Ｔ２１Ｔ３％　Ｔａ
ｚＴ９、ＴＩ２を用いて、蛇行線２２０の次の区間を次
々に検査する。このシーケンスは蛇行線２２０の長さを
追っていくことに留意されたい。

ここで、検査セルは秩序正しく行／列の形に配置されて
いることに留意されたい。本発明のこの態様は、それが
検査データを解析し加工欠陥の場所を突きとめるための
非常に好都合な機構となる点で重要である。このことに
関して、半導体レイアウトの表現をマツプとして使って
検査データをプロットする。第３図は、こうした表現を
簡略にしたものである。個々の検査セルを用いて蛇行線
２２０の異なる長さの部分で連続性検査を終えた後、各
検査結果をそのマツプ内の当該の検査セルの表現中に入
力することができる。

蛇行線の長さを追っていく上記の検査操作の検査データ
をプロットすることにより、開路欠陥の場所が容易に決
定できる。第３図において、シーケンスＴａ１Ｔ４％　
Ｔ７ｚ　ＴｅａｌＴＩＩ）Ｔ８％　Ｔｓに沿って各検査
セルに論理「１」が記入されたことに留意されたい。す
なわち、検査用接触パッド２２０から蛇行線２２０の検
査セルＴ５が接続されている点までの連続性が検出され
た。一方、蛇行線の残りの部分では、シーケンスＴ２、
Ｔｓ、Ｔ６、Ｔ９、ＴＩ２の検査セル中の論理「０」で
示されるように連続性は検出されない。以上のことから
、蛇行線の検査セルＴ５とＴ２の間の短い区間のどこか
で開路欠陥が生じたと判定することができる。

次に２列目の１番目と２番目の検査セルの間の半導体区
域に的を絞って肉眼検査を行ない、既知の欠陥を肉眼で
突きとめ診断することができる。

こうして既知の欠陥を迅速に突きとめ肉眼で検査゛でき
るようになったので、生じた開路欠陥の原因となった加
工のばらつきを速やかに求めて、迅速に是正のためのフ
ィードバック・データを供給することができる。そうす
ると、ずっと製造を続けないうちに非理想的状態を速や
かに是正できるので、製造の歩留りが上がる。

上記およびこれから説明する他の検査操作で、マツピン
グ法に代わる明白で非常に魅力的な方法は、検査データ
を計算機で解析して、製造した半導体欠陥モニタ上のあ
る基準点から肉眼走査座標を設けることである。たとえ
ば、最初の検査セルを開始基準点として、計算機で直交
走査座標を設ける。

長い蛇行線２２０に沿って連続性検査を欠陥の位置決め
を行なう他に、本発明は、行線２０２．２０４．２０Ｂ
に沿った加工欠陥の監視も行なう。

行線欠陥の監視の例として、行線２０４の検査セルＴ５
とＴ８の間の区間で開路欠陥が生じたと仮定する。この
欠陥を第４図でＸ″として示す。さらにこの例では、欠
陥モニタの他のすべての構造はそれ自体加工によって生
じた欠陥なしに正常に動作するものと仮定する。

行線の加工によって生じた欠陥を検査する際の第１段階
として、検査用接触パッド２２２と２２４のどちらか一
方に論理１の電位を印加して、実際上、蛇行線の長さに
沿って検査セルＴ１ないしＴＩ２のそれぞれがアクセス
するのに利用できる論理１の電位が供給されるようにす
る。次に、行線２０２．２０４または２０６と列線２１
２．２１４．２１８または２１８の独自のそれぞれの組
合せを使って、蛇行線２２０に沿って電位にアクセスす
べく、個々の検査セルの内部トランジスタを活動化する
。検査セルＴ１ないしＴ１□がそれぞれ活動化されると
き、当該の列線２１２．２１４．２１６または２１８を
使って電位が・検知されることになる。要するに、これ
は先に説明した蛇行線２２０の連続性検査の場合と同じ
一連の連続性検査である。

すべての検査セルを使って完全に検査を行なった後、各
連続性検査の結果を行列アレイとして表現されたそれぞ
れの検査セルに記入すると、第４図に示したビット・マ
ツプが得られる。ビット・マツプを解析する際、最初の
行線２０２のシーケンスは検査セルＴ２、Ｔ４、Ｔ７、
ＴＩＯからなることに留意されたい。検査セルＴ１、Ｔ
４、Ｔ７、Ｔ、。には、それぞれ各セルが蛇行線上の電
位にアクセスできるように適切に活動化されたことを示
す論理１が記入されている。したがって、行線２０２は
欠陥がないと判定された。第３の行線２０６についても
、同様の説明が行なえる。

次に第２の行線２０４については、この行線のシーケン
スは検査セルＴ２、Ｔ５、Ｔ８、Ｔｌｌからなることに
留意されたい。この第２の行の検査中、これらの個々の
検査セルの内部トランジスタを活動化させるために、行
線２０４に沿って電位が印加された。この場合も、各検
査セルの内部トランジスタが適切に活動化される場合、
当該の列線が蛇行線２２０に電気的に接続される。第４
図のビット・マツプで論理１で示されているように、検
査セルＴ２とＴ５についてはその通りである。しかし、
検査セルＴ８と’Ｉ’１１には論理０が記入され、これ
らの検査セルを使った連続性検査が失敗したことを示し
ている。この検査データを行線２０４の既知の経路シー
ケンスに照らし合わせて解析すると、検査セルＴ５とＴ
８の間で開路欠陥が発生して行線２０４の連続性を中断
させたと判定することができる。この後、これらの検査
セルの間の比較的小さな半導体区域に肉眼検査の対象を
使って、既知の欠陥の場所を肉眼で突きとめ、適切な是
正措置を決定することができる。

したがって、各検査セルを用いて連続性検査を行ない、
各行線に沿った経路シーケンスがわかっている場合、当
該の行線の比較的短い区間内で行線欠陥の大体の場所を
決定できることがわかる。

この特徴により、本発明は、前記の蛇行線とは異なる構
造、材料および加工段階で形成された半導体構造の欠陥
監視が可能な点で、とくに有利である。以前の監視動作
では拡散材料からできた蛇行線を検査したが、この好ま
しい実施例では、この監視動作で、ポリシリコン材料か
らできた行線を検査する。

本発明を用いると、列線の欠陥監視も容易になる。もう
一つの例として、列線２１４に沿って検査セルＴ５とＴ
６の間に開路欠陥があるものと仮定する。さらに、この
例では残りのすべての構造は正常に動作しており、すな
わち加工によって生じた欠陥がないものと仮定する。

列線監視の際、適用される検査は、すぐ上の箇所で行線
監視について説明したのとまったく同じである。すべて
の検査セルを用いて完全に検査を行なった後、第５図に
示すようなビット・マツプが得られる。列線２１２に沿
った検査セルのシーケンスは検査セルＴ３、Ｔ２、Ｔ１
からなることに留意されたい。これらの検査セルには、
それぞれ蛇行線上の電位に対するアクセスが行なわれた
ことを示す論理１が記入されている。したがって、列線
２１２は欠陥がないと判定された。行線２１６と２１８
についても同様の説明ができる。

次に列線２１４については、この列線に沿った検査セル
のシーケンスハ検査セルＴ６、Ｔ５、Ｔ４からなること
に留意されたい。蛇行線２２０と検査用接触バッド２１
４の間での連続性検査の際に、列線２１４は各検査セル
によって導電経路として使われる。蛇行線２２０と検査
用接触パッド２１５の間の導電経路を中断させる開路欠
陥がない場合、連続性が検出される。第５図のビット・
マツプで論理１で示されているように、検査セルＴ６に
ついてはその通りである。一方、第５図のビット・マツ
プで論理Ｏで示されているように、検査セルＴ４とＴ５
を用いるときは連続性が検出されない。検査データを列
線２１４の既知の物理的位置に照らし合わせて解析する
と、検査セルＴ５とＴ６の間で開路欠陥が発生して列線
２１４の連続性を中断させたと判定することができる。

この後、これらの検査セルの間の比較的小さな半導体区
域に重点を絞って、既知の欠陥の場所を突きとめ、適切
な是正位置を決定することができる。

したがって、各検査セルを用いて連続性検査を行ない、
各列線に沿った経路シーケンスがわかっている場合、当
該の列線の比較的短い区間内で列線欠陥の大体の場所を
決定できることがわかる。

上記の特徴により、本発明は、前記の蛇行線および行線
とは異なる構造、材料および加工段階で形成された第３
の半導体構造の欠陥監視が容易な点で、さらに有利であ
る。以前の監視動作では、ポリシリコン材料および拡散
材料からできた蛇行線および行線を検査したが、この好
ましい実施例では、この監視動作で金属材料からできた
列線を検査する。

以上説明した特徴のまとめとして、本発明を用いると、
少なくとも３つの異なる平面レベルにある少なくとも３
つの半導体構造の多重欠陥監視動作が行なえる、半導体
加工欠陥モニタの作成が容易になる。

本発明を用いると、開路欠陥用の連続性検査に加えて、
重なり合った平面レベル間にある絶縁層の短絡欠陥のを
無を検査するための監視も容易になる。前述のように、
本発明の行線と列線と蛇行線は半導体構造の異なる平面
レベルにある。これら３種の線はすべて導体でできてい
るので、これらの相異なる導体層の間に絶縁層を設けな
ければならない。時折、加工のばらつきが生じて、これ
らの層の絶縁品質を損なう欠陥が生じることがある。こ
うしてできる欠陥の例としては、絶縁層の局部的薄化、
絶縁層中の細孔やピン・ホールなどがある。通常、これ
らの欠陥は、これらの導体層が重なり合っている任意の
点で短絡を生じる作用をもつ。

ここで詳しい説明に移ると、短絡欠陥の監視は、検査セ
ルの内部トランジスタのどれも活動化されていないと仮
定して、適切に作成された欠陥モニタ中で、各行線と各
列線および蛇行線がすべて相互に電気的に絶縁されてい
るはずだということにもとづいて行なわれる。短絡検査
では、当該の検査用接触パッドを介して１本の導線に沿
って電位を印加する。重なり合ったいずれかの導線間に
短絡欠陥が発生した場合、第２の導線に沿っても電位が
現われることになる。したがって、電位が現われるかど
うか残りの導線を検査する。−例として、検査用接触バ
ッド２２２または２２４を用いて蛇行線２２０に電位を
印加し、次に検査用接触パッド２０３．２０５．２０７
．２１３．２１５．２１７．２１９を用いて各行線と列
線にそれぞれ短絡検査を適用することができる。

本発明の欠陥モニタにより徹底的な短絡検査を行なうに
は、蛇行線に電位を印加しながら各行線と列線をそれぞ
れ検査し、次に各行線に電位を印加しなから各列線をそ
れぞれ検査すべきである。

こうすると、電位のオーバーラツプする各サイトごとに
短絡検査が行なえる。

２本の導線間に短絡が存在することが判明した場合、欠
陥モニタの設計レイアウトを使って、オーバーラツプ短
絡欠陥が発生した当該の半導体区域を突きとめることが
できる。この後、比較的小さなオーバーラツプ領域に対
象を絞って肉眼検査を行なって、既知の欠陥を肉眼で観
察し、適切な是正措置を決定することができる。

したがって、本発明は、先に行線、列線および蛇行線に
ついて説明したものとは異なる欠陥監視動作である、絶
縁層の欠陥監視を行なえる点で、さらに魅力的なことが
わかる。

次に第７図に移ると、本発明の好ましい実施例が示され
ている。第７図において、第２図の構造と変わらない構
造は、同じ参照番号をつけ、説明を繰り返さないことに
する。

第７図では、第２の蛇行線２３０が追加されている。第
２の蛇行線２３０は、第１の蛇行線２２０の場合と同様
に、個々の検査セルＴ、ないしＴ１□と交差または近接
するように設計されている。

第２の蛇行線２３０は検査用接触バッド２３２および２
３４で終端し、第１の蛇行線とは異なる平面レベルにあ
る導体からできている。好ましい実施例では、第１の蛇
行線２２０が拡散レベルに形成されているのに対し、こ
の第２の蛇行線２３０は金属レベルに形成される。

次に第８図に移ると、第７図と示したレイアウトの欠陥
モニタと一緒に使用される検査セル３００の好ましい実
施例が示されている。第８図において、第２図の構造と
変わっていない構造は、同じ参照番号で示し、説明を繰
り返さないことにする。

第８図では、第２の蛇行線３３０が追加されている。第
８図の検査セル３００は、第７図の検査セルＴ＋ないし
Ｔ１゜のどれをも表わせることに留意されたい。−例と
して、検査セル３００が検査セルＴ！の内部回路を表わ
すとした場合、行線３０２、列線３１２、第１の蛇行線
３２０および第２の蛇行線３３０は、それぞれ第７図の
行線２０２、列線２１２、第１の蛇行線２２０および第
２の蛇行線２３０と厳密に対応することになる。

第９図では、第２のトランジスタ３６０も追加されてい
る。この第２のトランジスタは、第１の電流運搬電極３
６２、第２の電流運搬電極３６４および制御電極３６６
を備えている。第１の電流運搬電極３６２は第１の蛇行
線３２０に接続され、制御電極３６６は第２の蛇行線３
３０に接続されている。トランジスタ３６０の第２の電
流運搬電極３６４はノード３８０に接続され、、ノード
３８０は第１のトランジスタ３５０の第２の電流運搬電
極３５４に接続されている。

第１のトランジスタ３５０とノード３８０と第２のトラ
ンジスタ３６０は、第１の蛇行線３２０と列線３１２の
間で直列電流経路を形成することに留意されたい。

当該の検査セルを使って欠陥監視接続を行なっていない
場合、第１のトランジスタ３５０と第２のトランジスタ
３８０が非導通であるため、第１の蛇行線３２０とノー
ド３８０と列線３１２は通常相互に電気的に絶縁される
ことになる。

この直列経路に沿った電気伝導を制御するには、第１の
トランジスタ３５０の制御電極３５６または第２のトラ
ンジスタ３６０の制御電極３６６のどちらかを使う。第
１のトランジスタ３５０の制御電極は、先に第３図に関
連して説明したように、行線３０２を使って活動化する
ことができる。第２のトランジスタ３６０は、第２の蛇
行線３３０を使って活動化することができる。

ここで指摘しておくべき重要な特徴は、第７図の蛇行線
２３０が個々の検査セルＴ１ないしＴＩ２それぞれの第
２の内部トランジスタの制御電極に接続されていること
である。したがって、蛇行線２３０に沿って活動化電位
を印加した場合、個々の検査セルＴ１ないしＴ＋□すべ
ての第２のトランジスタがオンになる。

第２の蛇行線３３０と第２のトランジスタ３６０を含む
ことに加えて、短絡監視構造３９０．３９４および３９
６が追加されている。これらの監視構造は、ノード３８
０に接続され、そこから突き出した導体からできている
。狭い間隔の導線間に短絡欠陥があるかどうか監視する
には、各短絡監視構造を、それぞれその長さの一部が行
線３０２、第１の蛇行線３２０、または第２の蛇行線３
３０のうちの１つと平行かつ近接するように設計する。

ノード３８０から突き出し、列線３１２と平行かつ近接
する長さを有する第４の短絡監視構造も形成できること
に留意されたい。短絡監視構造３９０．３９４．３９６
のそれらの線に平行かつ近接するこれらの長さを、それ
ぞれ破線３９１．３９５．３９７で表わす。

また、短絡監視構造３９０．３９４．３９６はそれぞれ
同じそれが平行かつ近接する導線と導体からできており
、同じ平面レベルにあることにも留意されたい。実際に
、短絡監視構造３９０１３９４．３９６は、第１０Ｂ図
に関して述べたものと類似の短絡監視構造を表わす。

次に、好ましい短絡監視構造についてさらに詳しく説明
する。第１の拡散蛇行線３２０に部分的に平行かつ近接
する監視構造３９０は、拡散レベルにあり拡散材料から
形成される。ポリシリコンの行線３０２に部分的に平行
かつ近接する監視構造３９４は、ポリシリコン・レベル
にありポリシリコン材料から形成される。最後に、金属
の第２の蛇行線３３０に平行かつ近接する短絡監視構造
３９６は、金属レベルにあり金属材料から形成される。

以上の各短絡監視回路により、２本の線が平行となり「
最小グラウンド・ルール間隔」で近接する領域が生じる
。

構造について説明したので、次に好ましい欠陥モニタの
動作について説明する。

第７図および第８図の好ましい欠陥モニタは、欠陥監視
に関して、先に第１図および第２図の欠陥モニタに関し
て述べたすべての欠陥監視動作を行なうことができる。

このことは、まず第２の蛇行線２３０が各検査セルＴ１
ないしＴＩ２の第２の内部トランジスタの制御電極に接
続されていることに気付けば、最も容易に理解できる。

第２の蛇行線２３０の長さに沿って活動化電位が印加さ
れた場合、個々の検査セルＴ１ないしＴＩ２すべての第
２の内部トランジスタがオンになり、その結果、（短絡
監視構造３９０．３９４および３９６以外の）有効な構
造、すなわち第２図に関して述べた欠陥モニタの構造が
生じる。

第７図および第８図の好ましい欠陥モニタを用いると、
密接して配置された平行な線相互間の短絡欠陥について
の欠陥検査が容易になる。この短絡欠陥の監視は、第１
の内部トランジスタ３５０と第２の内部トランジスタ３
６０のどちらか一方が導通していない場合、個々の行線
３０２、列線３１２、第１の蛇行線３２０および第２の
蛇行線３３０がすべて相互に電気的に絶縁されるはずだ
ということにもとづいて行なわれる。短絡監視構造の１
つと当該の線の１つとの間に短絡を生じるような加工の
ばらつきがあった場合、この電気的絶縁は保たれないこ
とになる。

短絡欠陥の検査を行なうには、検査する欠陥モニタ・セ
ルの列線に沿った電流の有無を検知する検知回路を接続
する。この検知回路は、好ましい実施例では、第６Ｂ図
に示すように、欠陥モニタと一緒に製造されるサポート
回路の一部となっている。検知回路の実際の回路は、そ
れ自体本発明の対象ではなく、また多数の回路構成が当
技術で周知なので、ここでは示さない。

次に第８図に移って、列線３１２に沿った電流を検知す
る検知回路があると仮定する。短絡監視構造３９４の検
査を行なうには、第１の蛇、行線３２０および第２の蛇
行線３３０に沿った電位を低にする。行線３０２に沿っ
た電位を高にして、第１のトランジスタ３５０を活動化
させ、ノード３８０を列線３１２に接続する。適切に製
造した欠陥モニタ・セルでは、ノード３８０が分離され
ているため、検知回路は電流を検知しないはずである。

しかし電流が検知された場合、「最小グラウンド・ルー
ル」間隔３９５内に短絡欠陥が存在することになる。

短絡監視構造３９６の検査を行なうには、第１の蛇行線
３２０に沿った電位を低にし、行線３０２に沿った電位
を高にして、やはりノード３８０をトランジスタ３５０
を介して列線３１２に接続させる。第２の蛇行線３３０
に沿って高電位を印加する。適切に製造した欠陥モニタ
・セルでは、ノード３８０が分離されているため、検知
回路は電流を検知しないはずである。しかし電流が検知
された場合、「最小グラウンド・ルール」間隔３９７内
に短絡欠陥が存在することになる。

最後に、短絡監視構造３９０の検査を行なうには、行線
３０２に沿った電位をやはり高のままとし、第２の蛇行
線３３０を低にし、第１の蛇行線３２０を高にする。欠
陥モニタ・セルが適切に製造されている場合、やはり検
知回路は電流を検知しないはずである。しかし電流が検
知された場合、「最小グラウンド・ルール」間隔３９１
内に短絡欠陥が存在することになる。

上記のいずれかの検査で短絡欠陥が指摘された場合、欠
陥モニタの当該の区域を拡大して、容易に肉眼観察を行
ない、適切な是正措置を決定することができる。包括的
検査を行なう場合は、製造されたアレイの各欠陥モニタ
・セルを検査すべきである。

短絡モニタ３９４と行線３０２はポリシリコン構造なの
で、短絡監視構造３９６と第２の蛇行線３３０は金属構
造であり、短絡監視製造３９０と第１の蛇行線３２０は
拡散構造である。この好ましい欠陥モニタを使うと、少
なくとも３種の相異なる平面レベル、材料および加工段
階の密接して配置された平行な線で短絡欠陥の監視を行
なうことができることに留意されたい。

従来技術の多数の手法では、各欠陥モニタは、加工欠陥
が最初に発生したことしか検知できなかった（すなわち
、「失敗」は「少なくとも１つの」欠陥が発生したこと
を示したが、「複数の」欠陥が発生したかどうかは示さ
なかった）。本発明では、そういうことはない。

本発明の欠陥モニタは、蛇行線に沿って接続されたいく
つかの行、列および検査セルを使って、有効にセグメン
トに分割されている。その結果、本発明の各欠陥モニタ
は、複数の欠陥を維持しそれらに関するデータを発生す
ることができる。−例として、第７図および第８図に示
した欠陥モニタは、多数の開路欠陥と短絡欠陥を容易に
維持し、なおかつそれらの欠陥の場合に関するデータを
発生する。

この複数欠陥監視能力に関して、統計的計算法を用いて
１セグメント当り（すなわち、行線、列線、蛇行線およ
びセル１個につき）１つの欠陥だけが発生する確率が高
くなるように、様々な構造の長さと幅と間隔を計算でき
ることを指摘しておく。

次に第９図に移ると、１′）の好ましい欠陥モニタ検査
セルの好ましい半導体設計レイアウト４００が示されて
いる。このレイアウトをすべての方向に反復すると、希
望する数の検査セルを含む欠陥モニタ・アレイが得られ
る。

第９図には、拡散材料から形成された第１の蛇行線４２
０、金属材料から形成された第２の蛇行線４３０１ポリ
シリコン材料から形成された行線４０２、および最後に
金属材料から形成された列線４１２が示されている。こ
れらの線はそれぞれ検査セルのレイアウト区域４００と
交差または近接していることに留意されたい。

レイアウト区域４００の下端には、ポリシリコンのレイ
アウト構造が拡散レイアウト構造と重なり合う場所に、
２個のトランジスタ４５０と４６０が形成されている。

トランジスタ４５０は第８図の第１の内部トランジスタ
３５０と対応し、トランジスタ４６０は第８図の第２の
内部トランジスタ３８０と対応する。トランジスタ４５
０と４６０の間の半導体レイアウト構造は、第８図の７
−ド３８０に対応する。この領域の上方でレイアウト領
域４００の中央にある半導体レイアウト構造は、短絡欠
陥監視構造に対応する。

さらに詳しく言うと、第１の蛇行線４２０に平行かつ近
接する短絡欠陥監視構造４９０が示されている。第１の
蛇行線４２０とこの短絡欠陥監視構造４９０は共に拡散
材料でできており、最小グラウンド・ルール間隔４９１
で分離されている。

また、第２の蛇行線４３０に平行かつ近接する第２の短
絡欠陥監視構造４９６も示されている。この短絡欠陥監
視構造４９６と第２の蛇行線４３０は共に金属材料でで
きており、最小グラウンド・ルール間隔４９７で分離さ
れている。最後に、行線４０２に平行かつ近接する第３
の短絡監視構造４９４が示されている。この短絡欠陥監
視構造４９４は共にポリシリコン材料からできており、
最小グラウンド・ルール間隔４９５で分離されている。

領域５００と５０１は、図面と垂直な方向に延びるコン
タクト・ホール構造を表わす。前述のように、拡散層と
ポリシリコン層と金属層は、それぞれ半導体構造の異な
る平面レベルにある。コンタクト・ホール５００と５０
１の目的は、短絡欠陥監視構造４９０．４９４．４９６
の間で電気的接続を行なうことである。電気的接続を行
なうコンタクト・ホール構造５００と５０１の他に、通
常は拡散、ポリシリコン、金属の各平面レベル間に絶縁
層も設けることを了解されたい。

Ｆ１発明の効果 結論として、本発明は、既知の欠陥の場所を大体決定で
き、迅速に肉眼観察を行ない適切な是正措置を速やかに
決定するのが容易になる、ユニークな半導体加工欠陥モ
ニタを提供する。本発明の１実施例では、いくつかの欠
陥監視動作が容易になる。第１に、接続性検査を用いて
、長い蛇行線を使って第１の平面レベル上に開路によっ
て生じた欠陥があるかどうか検査することができる。第
２に、連続性接続を用いて、長い蛇行線を行線および列
線と一緒に使って、第２および第３の平面レベルに開路
によって生じた欠陥があるかどうか検査することができ
る。第３に、導通検査を用いテ、異する導体レベルの間
にある絶縁層中に短絡によって生じた欠陥があるかどう
か検査することができる。上述した第２の好ましい欠陥
モニタ（第７図および第８図）を用いると他の欠陥監視
動作が容易になる。具体的にいうと、導通検査を用いて
、同じ平面レベルに平行かつ近接して配置された導線間
に短絡による欠陥が発生したかどうか検査することがで
きる。この検査動作は、拡散、ポリシリコン、金属の各
平面レベルで容易に行なわれることを示した。上記のい
ずれかの操作によって加工によって生じた欠陥が指摘さ
れると、その欠陥モニタと関連するアレイ・レイアウト
を使って、既知の欠陥の大体の場所を決定することがで
きる。そのため、既知の欠陥を迅速に肉眼観察し、した
がって適切な是正措置を速やかに決定するのが容易にな
る。この速やかな措置の決定により、ずっと製造を続け
る前に理想的でない加工条件を是正するための是正措置
を速やかに適用できるため、製造歩留りが上がる。

本発明の半導体加工欠陥モニタおよびそれに付随する多
くの利点が、以上の説明から理解できるはずである。し
かし、本発明は具体的に開示した実施例に限られるもの
ではなく、本発明の精神や範囲を逸脱したりその本質的
利点をすべて犠牲にすることなく、その部分の形状、構
造、配置に様々な変更を加えることができ、本願で記載
した形は本発明の好ましいまたは例示的な実施例にすぎ
ないことを認識されたい。

【図面の簡単な説明】

第１図は、本発明の半導体加工欠陥モニタの１実施例の
簡略化した回路図である。 第２図は、本発明の検査セルの１実施例の簡略化した概
略図である。 第３図は、第１図の欠陥モニタの長い導線中に発生した
開路欠陥の大体の場所をビット・マツプ解析を用いて突
きとめるやり方を示した図である。 第４図は、第１図の欠陥モニタの行列の行線中に発生し
た開路欠陥の大体の場所をビット・マツプ解析を用いて
突きとめるやり方を示した図である。 第５図は、行列の列線中に発生した開路欠陥の大体の場
所をビット・マツプ解析を用いて突きとめるやり方を示
した図である。 第６Ａ図および第６Ｂ図は、第１図の回路とさらに組み
合わせることができる、行デコーダ回路と列デコーダ回
路および検知回路の簡略化した構成図である。 第７図は、本発明の半導体加工欠陥モニタの好ましい実
施例の簡略化した回路図である。 第８図は、本発明の検査セルの好ましい実施例の簡略化
した概略図である。 第９図は、本発明の検査セルの好ましい実施例を製造す
るための半導体レイアウト・パターンの体加工欠陥モニ
タの簡略化したトポグラフ図および透視図である。 ２００・・・・行デコーダ回路、２０２．２０４．２０
６・・・・行線、２１０・・・・列デコーダ／検知回路
、２１２．２１４，２１６．２１８・・・・列線、２２
０．２３０・・・・蛇行線、２０３．２０５．２０７．
２１３．２１５．２１？、２１９．２２２．２２４．２
３２．２３４・・・・接触パッド、３００・・・・Ｔ１
ないしＴ１２検査セル、３５０．３６０・・・・内部ト
ランジスタ、３７０・・・・４ｍ、３８０・・・・ノー
ド、３９０．３９４．３９６・・・・短絡欠陥監視構造
、３９１．３９５．３９７・・・・最小グラウンド・ル
ール間隔、５００．５０１・・・・コンタクト・ホール
構造。 出願人　　インターナシｅナル・ビジネス・マシーンズ
・コーポレーション 復代理人　弁理士　　澤　　１）　俊　　夫侑２図 第４図 金Ｊ！蛇行線 第９図 第１０Ａ図 第１０Ｂ図 第１０Ｃ図

Claims (1)

1. 【特許請求の範囲】 少なくとも一本の導線と、 列デコーダ回路に接続できる複数の列線と、行デコーダ
   回路に接続できる複数の行線と、それぞれ上記導線の長
   手方向に沿った異なる場所に設けられ、それぞれ上記導
   線、上記列線の一本および上記行線の一本に接続された
   スイッチング手段を具備する複数の検査セルとを有し、
   上記検査セルの上記列線、上記行線および上記スイッチ
   ング手段を用いて上記導線の種々の長さ位置に対する選
   択的な電気的アクセスを行なえるようにしたことを特徴
   とする半導体加工欠陥モニタ回路。