JPS63266997A - 監視制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 監視ユニットにて、複数の被監視ユニットを監視制御す
る監視制御システムにおいて、伝送路の利用効率を向上
し、全部の被監視ユニットを制御する処理時間を短くす
る為に、制御信号送信の為の処理及び送信を行う第１の
信号処理回路と、応答信号受信と処理を行う第２の信号
処理回路とを設け、該第、１の信号処理回路で制御信号
送信中は該第２の信号処理回路で応答信号の処理を行い
、該第２の信号処理回路で応答信号受信中は該第１の信
号処理回路で制御信号の処理を行うようにしたものであ
る。

〔産業上の利用分野〕

本発明は、例えば、チャネル数の多い伝送装置のチャネ
ルユニットの監視制御等に使用する、監視ユニットにて
、伝送路を介して複数の被監視ユニットを監視制御する
監視制御システムの監視制御方式の改良に関する。

上記監視制御方式では、伝送路を効率よく利用し、全部
の被監視ユニット１〜ｎを監視制御する処理時間を短く
出来ることが望ましい。

〔従来の技術〕

以下従来例を図を用いて説明する。

第５図は従来例の監視ユニットのブロック図、第６図は
第５図の場合の処理のタイムチャートである。

図中１０”は監視ユニット、１４はスリーステートトラ
ンシーバ、１５は伝送路、２０はクロック発生器、２１
゛はマイクロプロセッサ（以下ＭＰＵと称す）、２３は
制御信号入力部、２４はデータ入力レジスタ、２５はＲ
ＡＭ、２６”はプログラムを内蔵しているＲ　ＯＭ、２
７は制御信号入力レジスタ、２８は応答信号出力レジス
タ、３１はデータ出力レジスタ、３２は表示信号出力部
を示す。

被監視ユニン）１，２，３．　　・・・ｎの制御信号が
、制御信号入力部２３に入力すると、ＭＰＵ２１”の、
ＲＯＭ２６’　の内蔵しているプログラムに従う制御に
より、被監視ユニット１．２，３゜・・・ｎに対する制
御信号をデータ入力レジスタ２４に取り込み、処理を行
い、制御信号入力レジスタ２７に入力し、スリーステー
トトランシーバ１４を介して制御信号を伝送路１５を介
して被監視ユニット！、２．３．　　・・・ｎに順次送
信する。

この制御信号に対応して被監視ユニット１．２゜３、・
・・ｎより順次送られてくる応答信号を、又ＭＰυ２１
°の、ＲＯＭ２６’　の内蔵しているプログラムに従う
制御により、スリーステートトランシーバ１４を介して
受信し、応答信号出力レジスタ２８に取り込み、処理を
行い、処理結果の信号をデータ出力レジスタ３１に送り
、表示信号出力部３２にて表示する。

このようにして監視ユニット１０°にて、被監視ユニッ
ｌ−１，２，３，・・・ｎの監視制御を行〔発明が解決
しようとする問題点〕 、しかしながら、この場合は、信号処理回路が１つであ
るので、ＭＰＵ２１°が各被監視ユニットに対して制御
信号を送信する為の処理及び制御信号の送信の、第６図
（Ａ）のＨレベルで示す間は、スリーステートトランシ
ーバ１４を下り方向伝送状態に、又各被監視ユニットよ
りの応答信号受信。

応答信号処理の第６図ＣＢ）のＨレベルで示す間は、ス
リーステートトランシーバ１４を上り方向伝送状態に切
り替えている。

従って、制御信号送信の為の処理時間、応答信号処理時
間の間は、伝送路１５は使用されておらず、伝送路１５
の利用効率が悪く又被監視ユニット１−ｎ迄を監視制御
する１フレームの時間は長くなる問題点がある。

〔問題点を解決するための手段〕

第１図は本発明の原理ブロック図である。

監視ユニット１０にて処理を行った制御信号は監視ユニ
ット１０内に設けられたトランシーバ１４を介して伝送
路１５に出力される。

伝送路１５には複数の被監視ユニット１．２゜・・・が
接続されており上記監視ユニット１０からの制御ｌ信号
を順次受信する。

これら被監視ユニット１，２．　　・・・よりの応答信
号はトランシーバ１４を介して監視ユニットｌＯで受信
され、所定の処理が行われる。

監視ユニット１０の内部に設けられた第１の信号処理回
路１２と第２の信号処理回路１３とは、同一のクロック
で動作し、共通のリセット回路１１でリセットされ、同
期がとられている。第１の信号処理回路１２は制御信号
を送信する為の処理及び送信を行う。−力筒２の信号処
理回路１３は、応答信号受信と処理を行う。

第１の信号処理回路１２又は該第２の信号処理回路１３
は、制御信号送信が終われば直ぐ応答信号受信に切り替
えるようトランジーバエ４を制御する。又、第１の信号
処理回路１２で制御信号送信中は該第２の信号処理回路
１３で応答信号の処理を行い、該第２の信号処理回路１
３で応答信号受信中は該第１の信号処理回路１２で制御
信号の処理を行うようにしている。

〔作用〕

制御信号を送信する為の処理及び送信を行う第１の信号
処理回路１２と、応答信号受信と処理を行う第２の信号
処理回路１３．との２つの信号処理回路は、同一のクロ
ックで動作し、共通のりセント回路１１でリセットされ
同期がとられる。

どちらかの信号処理回路により、制御信号送信が終われ
ば直ぐ応答信号受信に切り替え、又応答信号受信が終わ
れば直ぐ制御信号送信に切り替えるよう該トランシーバ
１４を制御し、該第１の信号処理回路１２で制御信号送
信中は該第２の信号処理回路１３で応答信号の処理を行
い、該第２の信号処理回路１３で応答信号受信中は該第
１の信号処理回路Ｉ２で制御信号の処理を行うようにし
ているので、伝送路１５は空き時間なく利用され利用効
率は向上し又被監視ユニット１−ｎ迄を監視制御する１
フレームの時間を短縮することが出来る。

〔実施例〕

以下本発明の実施例に付き図に従って説明する。

第２図は本発明の実施例の監視ユニットのブロック図、
第３図は第２図の処理のタイムチャート、第４図は第２
図の別の処理のタイムチャートである。

第２図では第１図の第１の信号処理回路１２を、ＭＰＵ
２１．データ入力レジスタ２４．ＲＡＭ２５、送信側処
理のプログラムを内蔵しているＲＯＭ２６．制御信号入
力レジスタ２７にて構成し、被監視ユニット１．２，３
．　　・・・ｎの制御信号が、制御信号人力部２３に入
力すると、ＭＰＵ２１の、ＲＯＭ２６の内蔵しているプ
ログラムに従う制御により、被監視ユニットＬ　　２，
３．　　・・・ｎに対する制御信号をデータ入力レジス
タ２４に取り込み、処理を行い、制御信号入力レジスタ
２７に入力し、スリーステートトランシーバ１４を介し
て制御信号を伝送路１５を介して被監視ユニソ）１，２
，３．　　・・・ｎに順次送信する。

又第２の信号処理回路１３を、ＭＰＵ２２．応答信号出
力レジスタ２８．受信側処理のプログラムを内蔵してい
るＲＯＭ２９．ＲＡＭ３０．データ出力レジスタ３１に
て構成し、制御信号に対応して被監視ユニッＩ−１，２
，３，・・・ｎより順次送られてくる応答信号を、又Ｍ
ＰＵ２２の、ＲＯＭ２９の内蔵しているプログラムに従
う制御により、スリーステートトランシーバ１４を介し
て受信し、応答信号出力レジスタ２８に取り込み、処理
を行い処理結果の信号をデータ出力レジスタ３１に送り
、表示信号出力部３２にて表示する。

又ＭＰＵ２１，２２はクロック発生器２０のクロックに
て動作し、又リセット回路１１にて同時にリセットされ
初期状態になるので、同期している。

又ＭＰＵ２１はＲＯＭ２６に内蔵しているプログラムに
より、制御信号の送信が終わる時、及び制御信号の処理
が終わる時のタイミングで、第３図（Ｃ）に示す切り替
え信号を出力し、スリーステートトランシーバ１４を下
り方向伝送、上り方向伝送に切り替える。

従って、信号処理回路１２による、制御信号送信の為の
処理は、第３図（Ａ）に示す、スリーステートトランシ
ーバ１４が上り方向伝送の間のＬレベルの時に行い、制
御信号送信は、第３図（Ａ）に示す、スリーステートト
ランシーバ１４が下り方向伝送の間のＨレベルの時に行
う。

又信号処理回路１３による、応答信号受信は、第３図（
Ｂ）に示す、スリーステートトランシーバ１４が上り方
向伝送の間のＨレベルの時に行い、応答信号処理は、第
３図（Ｂ）に示す、スリーステートトランシーバ１４が
下り方向伝送の間のＬレベルの時に行う。

従って、伝送路１５は空き時間なく有効に利用され、被
監視ユニット１〜ｎ迄を監視制御するｌフレームの時間
を短縮することが出来る。

尚信号処理回路１２にて、第４図（Ａ）のスリーステー
トトランシーバ１４が下り方向の状態のＬレベルの間に
、被監視ユニットｌ　−ｙ　ｎ迄の制御信号送信の為の
処理を連続して行い、スリーステートトランシーバ１４
が下り方向の状態のＨレベルの間に、被監視ユニッｔ−
ｔ−ｎ迄の制御信号送信を連続して行い、又信号処理回
路１３にて、第４図（Ｂ）のスリーステートトランシー
バ１４が上り方向の状態のＨレベルの間に、被監視ユニ
ット１〜ｎよりの応答信号受信を連続して行い、スリー
ステートトランシーバ１４が下り方向の状態のＬレベル
の間に、被監視ユニット１〜ｎよりの応答信号の処理を
連続して行うようにしてもよい。

このためには、スリーステートトランシーバ１４の下り
方向伝送状態、上り方向伝送状態の切り替えを行う切り
替え信号の送信を、第４図（Ｃ）に示す如く、被監視ユ
ニソ）　ｌ−ｎ迄の制御信号送信の為の処理を終わるタ
イミング及び被監視ユニット１〜ｎ迄の制御信号送信の
終わるタイミングで信号処理回路１２のプログラムにて
信号を出力して行う。

このようにしても、伝送路１５は空き時間なく有効に利
用され、被監視ユニソｌ−１−＝　ｎ迄を監視制御する
１フレームの時間を短縮することが出来る。

尚又、スリーステートトランシーバ１４の切り替え信号
は、信号処理回路１３のプログラムにて行うようにして
も勿論よい。

〔発明の効果〕

以上詳細に説明せる如く本発明によれば、伝送路を有効
に利用出来、被監視ユニット１〜ｎ迄を監視制御する１
フレームの時間を短縮することが出来る効果がある。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、 第２図は本発明の実施例の監視ユニットのブロック図、 第３図は第２図の処理のタイムチャート、第４図は第２
図の別の処理のタイムチャート、第５図は従来例の監視
ユニットのブロック図、第６図は第５図の処理のタイム
チャートである。 図において、 １．２．３．ｎは被監視ユニット、 １０．１０”　は監視ユニット、 １１はリセット回路、 １２．１３は信号処理回路、 １４はトランシーバ、スリーステートトランシーバ、 １５は伝送路、 ２０はクロック発生器、 ２１．２１’、・２２はマイクロプロセッサ、２３は制
御信号入力部、 ２４はデータ入力レジスタ、 ２５．３０はＲＡＭ。 ２６．２６’、２９はＲＯＭ。 ２７は制御信号入力レジスタ、 ２８は応答信号出力レジスタ、 ３１はデータ出力レジスタ、 ３２は表示信号出力部を示す。 ７も元例ｉア北ｆｆ’Ｊ　＝７哀晩ユニッＪｎズａ、７
り忍ｆｉ２ＵＪ １２図へ幻ｌ！−Ｑり４ムケイ−Ｆ 第ヲ斤 矛４図 イ芝米ザフ／７焦；ｐＬコー二、、）−ｔｙズ０ツク図
矛夕１図ｆ））（ｑ理りタ、（Ａチー−八。１り／図

Claims (1)

1. 【特許請求の範囲】 監視ユニット（１０）にて処理を行った制御信号を該監
   視ユニット（１０）内に設けたトランシーバ（１４）を
   介して伝送路（１５）に接続された複数の被監視ユニッ
   ト（１、２、・・・）に順次送信し、該複数の被監視ユ
   ニット（１、２、・・・）よりの応答信号を該トランシ
   ーバ（１４）を介して受信し処理を行う監視制御システ
   ムにおいて、 該監視ユニット（１０）に、同一のクロックで動作し、
   共通のリセット回路（１１）でリセットされ同期がとれ
   る、制御信号を送信する為の処理及び送信を行う第１の
   信号処理回路（１２）と、応答信号受信と処理を行う第
   ２の信号処理回路（１３）とを設け、 該第１の信号処理回路（１２）又は該第２の信号処理回
   路（１３）により、制御信号送信が終われば直ぐ応答信
   号受信に切り替えるよう該トランシーバ（１４）を制御
   し、 該第１の信号処理回路（１２）で制御信号送信中は該第
   ２の信号処理回路（１３）で応答信号の処理を行い、該
   第２の信号処理回路（１３）で応答信号受信中は該第１
   の信号処理回路（１２）で制御信号の処理を行うように
   したことを特徴とする監視制御方式。