JPH07202869A - 複数信号制御装置 - Google Patents
複数信号制御装置Info
- Publication number
- JPH07202869A JPH07202869A JP6000409A JP40994A JPH07202869A JP H07202869 A JPH07202869 A JP H07202869A JP 6000409 A JP6000409 A JP 6000409A JP 40994 A JP40994 A JP 40994A JP H07202869 A JPH07202869 A JP H07202869A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- control
- signals
- time
- receiving device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Mobile Radio Communication Systems (AREA)
- Communication Control (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【目的】 最小の制御遅れで複数の信号の同時制御を可
能とする複数信号制御装置を提供する。 【構成】 時間的に独立して出力される動作タイミング
信号Ｔ１，Ｔ２に同期して二つの信号受信装置１１，１
２が動作し、それぞれ外部信号の収集を行う。各外部信
号は時間的に独立した信号線を経てそれぞれ対応する信
号制御装置１４，１５に導かれ、ここで所定の処理が多
重的に実行される。その処理結果に基づいて生成された
制御信号Ｃ１，Ｃ２は、信号制御装置１４，１５に対応
する外部信号が受信されてから、本制御装置を制御する
ＣＰＵ（図示省略）の１信号の処理実行時間経過後に、
それぞれ信号受信装置１１，１２に送出される。これに
より個々の信号の制御遅れはＣＰＵの最大性能まで早ま
る。
能とする複数信号制御装置を提供する。 【構成】 時間的に独立して出力される動作タイミング
信号Ｔ１，Ｔ２に同期して二つの信号受信装置１１，１
２が動作し、それぞれ外部信号の収集を行う。各外部信
号は時間的に独立した信号線を経てそれぞれ対応する信
号制御装置１４，１５に導かれ、ここで所定の処理が多
重的に実行される。その処理結果に基づいて生成された
制御信号Ｃ１，Ｃ２は、信号制御装置１４，１５に対応
する外部信号が受信されてから、本制御装置を制御する
ＣＰＵ（図示省略）の１信号の処理実行時間経過後に、
それぞれ信号受信装置１１，１２に送出される。これに
より個々の信号の制御遅れはＣＰＵの最大性能まで早ま
る。
Description
【０００１】
【産業上の利用分野】本発明は、複数の衛星からの電波
を同時に受信する装置や、複数の製造ライン・プロセス
の同時制御装置等に用いられる複数信号制御装置に関す
る。
を同時に受信する装置や、複数の製造ライン・プロセス
の同時制御装置等に用いられる複数信号制御装置に関す
る。
【０００２】
【従来の技術】複数の信号の送受信、あるいは複数の製
造ライン等の制御を同時に行う装置では、個々の信号に
対して完全に同じ制御を行う場合であってもそれぞれ独
立した制御装置を用いるのが通常であった。しかしなが
ら、最近では、信号処理用にプログラムされるディジタ
ルプロセッサ（以下ＣＰＵ）の高性能化により、複数の
信号を単一ＣＰＵで制御できる複数信号制御装置も使用
されるようになってきている。
造ライン等の制御を同時に行う装置では、個々の信号に
対して完全に同じ制御を行う場合であってもそれぞれ独
立した制御装置を用いるのが通常であった。しかしなが
ら、最近では、信号処理用にプログラムされるディジタ
ルプロセッサ（以下ＣＰＵ）の高性能化により、複数の
信号を単一ＣＰＵで制御できる複数信号制御装置も使用
されるようになってきている。
【０００３】この複数信号制御装置のうち２信号制御の
場合の構成例を図３に示す。図中、３１，３２は外部信
号を収集する信号受信装置、３３は各信号受信装置３
１，３２の動作タイミング信号を発生するタイミング発
生回路、３４は信号制御装置、３５は信号の受信信号状
態を監視する信号監視装置である。これら各装置乃至回
路は、図示を省略したＣＰＵにより制御される。また、
Ｃ１，Ｃ２は制御信号、Ｓ１，Ｓ２は収集した受信信号
の推移状態あるいは制御状態を表す信号（以下監視信
号）、Ｔは動作タイミング信号を表している。
場合の構成例を図３に示す。図中、３１，３２は外部信
号を収集する信号受信装置、３３は各信号受信装置３
１，３２の動作タイミング信号を発生するタイミング発
生回路、３４は信号制御装置、３５は信号の受信信号状
態を監視する信号監視装置である。これら各装置乃至回
路は、図示を省略したＣＰＵにより制御される。また、
Ｃ１，Ｃ２は制御信号、Ｓ１，Ｓ２は収集した受信信号
の推移状態あるいは制御状態を表す信号（以下監視信
号）、Ｔは動作タイミング信号を表している。
【０００４】図３に示す構成の複数信号制御装置では、
信号の同時性を保持するため、動作タイミング信号Ｔを
用いて全信号をまとめて制御している。この場合、連続
的に正しく制御するためには、受信データの収集と信号
制御用の処理を同時に実施し、受信データ収集時間内に
全信号を処理する必要がある。したがって、受信データ
収集時間は、ＣＰＵが全信号を処理できる時間以上に選
ばれる。
信号の同時性を保持するため、動作タイミング信号Ｔを
用いて全信号をまとめて制御している。この場合、連続
的に正しく制御するためには、受信データの収集と信号
制御用の処理を同時に実施し、受信データ収集時間内に
全信号を処理する必要がある。したがって、受信データ
収集時間は、ＣＰＵが全信号を処理できる時間以上に選
ばれる。
【０００５】図４に受信データの収集開始からそれに基
づいた実際の制御が行われるまでの流れを示す。時刻ｔ
１〜ｔ３において収集されたデータの監視信号Ｓ１、Ｓ
２は、動作タイミング信号Ｔが出力された時刻ｔ３にお
いて信号制御装置３４に入力される。信号制御装置３４
は、全信号をまとめて処理し、制御信号Ｃ１、Ｃ２を送
出する。動作タイミング信号Ｔが出力された時刻ｔ５に
おいて前記制御信号Ｃ１、Ｃ２が信号受信装置３１、３
２に入力される。前記したように、受信データ収集時間
（ｔ１〜ｔ３）はＣＰＵが全信号を処理する時間以上に
選ばれる。また前記したように図４では信号制御用の処
理として表している時間（ｔ３〜ｔ５）も同時に受信デ
ータ収集が行われることから、時間ｔ３〜ｔ５もＣＰＵ
が全信号を処理する時間以上になる。したがって、受信
データの収集開始からそれに基づいた実際の制御が行わ
れるまでの時間（ｔ１〜ｔ５）、すなわち制御遅れは、
ＣＰＵが全信号を処理する時間の２倍となる。
づいた実際の制御が行われるまでの流れを示す。時刻ｔ
１〜ｔ３において収集されたデータの監視信号Ｓ１、Ｓ
２は、動作タイミング信号Ｔが出力された時刻ｔ３にお
いて信号制御装置３４に入力される。信号制御装置３４
は、全信号をまとめて処理し、制御信号Ｃ１、Ｃ２を送
出する。動作タイミング信号Ｔが出力された時刻ｔ５に
おいて前記制御信号Ｃ１、Ｃ２が信号受信装置３１、３
２に入力される。前記したように、受信データ収集時間
（ｔ１〜ｔ３）はＣＰＵが全信号を処理する時間以上に
選ばれる。また前記したように図４では信号制御用の処
理として表している時間（ｔ３〜ｔ５）も同時に受信デ
ータ収集が行われることから、時間ｔ３〜ｔ５もＣＰＵ
が全信号を処理する時間以上になる。したがって、受信
データの収集開始からそれに基づいた実際の制御が行わ
れるまでの時間（ｔ１〜ｔ５）、すなわち制御遅れは、
ＣＰＵが全信号を処理する時間の２倍となる。
【０００６】
【発明が解決しようとする課題】このように、単一ＣＰ
Ｕで複数の信号を制御する従来の複数信号制御装置で
は、動作タイミング信号Ｔを用いて全信号をまとめて制
御しているので、前記したように、受信データの収集開
始からそれに基づいた実際の制御が行われるまでの時
間、即ち制御遅れが、ＣＰＵが全信号を処理できる時間
の２倍以上もかかる欠点があった。しかもこの制御遅れ
は、処理する信号の数が増加するに従って累積的に長く
なり、処理効率の向上を阻む大きな要因となっていた。
Ｕで複数の信号を制御する従来の複数信号制御装置で
は、動作タイミング信号Ｔを用いて全信号をまとめて制
御しているので、前記したように、受信データの収集開
始からそれに基づいた実際の制御が行われるまでの時
間、即ち制御遅れが、ＣＰＵが全信号を処理できる時間
の２倍以上もかかる欠点があった。しかもこの制御遅れ
は、処理する信号の数が増加するに従って累積的に長く
なり、処理効率の向上を阻む大きな要因となっていた。
【０００７】
【課題を解決するための手段】本発明は、上記欠点を解
消するために、所定間隔で出力される動作タイミング信
号に同期して外部信号の収集を行う複数の信号受信装置
と、各信号受信装置で収集した外部信号を前記間隔で受
信信号として受信するとともに該受信信号に基づいて生
成された制御信号を当該信号受信装置に送出する信号処
理手段とを備え、各信号受信装置に導かれる信号線をそ
れぞれ時間的に独立させたものである。
消するために、所定間隔で出力される動作タイミング信
号に同期して外部信号の収集を行う複数の信号受信装置
と、各信号受信装置で収集した外部信号を前記間隔で受
信信号として受信するとともに該受信信号に基づいて生
成された制御信号を当該信号受信装置に送出する信号処
理手段とを備え、各信号受信装置に導かれる信号線をそ
れぞれ時間的に独立させたものである。
【０００８】上記信号処理手段は、例えば、個々の信号
受信装置に対応して設けられ該信号受信装置からの前記
受信信号の処理を実行するとともに該処理結果に基づい
て生成した制御信号を当該信号受信装置に送出する複数
の信号制御装置と、各信号制御装置の信号処理制御を行
うＣＰＵとを含み、各信号制御装置において前記受信信
号を受信後前記制御信号が送出されるまでの時間が前記
ディジタルプロセッサの１信号の処理時間であるものと
する。
受信装置に対応して設けられ該信号受信装置からの前記
受信信号の処理を実行するとともに該処理結果に基づい
て生成した制御信号を当該信号受信装置に送出する複数
の信号制御装置と、各信号制御装置の信号処理制御を行
うＣＰＵとを含み、各信号制御装置において前記受信信
号を受信後前記制御信号が送出されるまでの時間が前記
ディジタルプロセッサの１信号の処理時間であるものと
する。
【０００９】なお、上記構成の複数信号制御装置に、更
に、各信号受信装置における受信信号状態の推移を監視
する信号監視手段を設けても良い。
に、各信号受信装置における受信信号状態の推移を監視
する信号監視手段を設けても良い。
【００１０】
【作用】本発明の複数信号制御装置にあっては、時間的
に独立して出力される動作タイミング信号に同期して複
数の信号受信装置が動作し、それぞれ外部信号の収集を
行う。各信号は時間的に独立した信号線を経てそれぞれ
対応する信号制御装置に導かれ、ここで所定の処理が実
行される。その処理結果に基づいて生成された制御信号
は、ＣＰＵの１信号の処理実行時間経過後に当該信号受
信装置に送出される。これにより個々の信号が時間的に
独立して制御され、その制御遅れはＣＰＵの最大性能ま
で早まる。
に独立して出力される動作タイミング信号に同期して複
数の信号受信装置が動作し、それぞれ外部信号の収集を
行う。各信号は時間的に独立した信号線を経てそれぞれ
対応する信号制御装置に導かれ、ここで所定の処理が実
行される。その処理結果に基づいて生成された制御信号
は、ＣＰＵの１信号の処理実行時間経過後に当該信号受
信装置に送出される。これにより個々の信号が時間的に
独立して制御され、その制御遅れはＣＰＵの最大性能ま
で早まる。
【００１１】
【実施例】次に図面を参照して本発明の実施例を説明す
る。
る。
【００１２】図１は本発明の一実施例に係る複数信号制
御装置のブロック構成図であり、図３に示した従来装置
と同様、２信号制御の例を示す。図１において、１１は
第一の信号受信装置、１２は第二の信号受信装置、１３
はタイミング発生回路、１４は第一の信号制御装置、１
５は第二の信号制御装置、１６は信号監視装置であり、
これら装置乃至回路は図示を省略したＣＰＵにより制御
される。なお、Ｃ１，Ｃ２は制御信号、Ｓ１，Ｓ２，Ｓ
１’Ｓ２’は監視信号であり、その内容は従来装置の場
合と同様のものである。
御装置のブロック構成図であり、図３に示した従来装置
と同様、２信号制御の例を示す。図１において、１１は
第一の信号受信装置、１２は第二の信号受信装置、１３
はタイミング発生回路、１４は第一の信号制御装置、１
５は第二の信号制御装置、１６は信号監視装置であり、
これら装置乃至回路は図示を省略したＣＰＵにより制御
される。なお、Ｃ１，Ｃ２は制御信号、Ｓ１，Ｓ２，Ｓ
１’Ｓ２’は監視信号であり、その内容は従来装置の場
合と同様のものである。
【００１３】第一の信号制御装置１４は、第一の信号受
信装置１１からの監視信号Ｓ１を処理して、第一の信号
受信装置１１を制御するための制御信号Ｃ１を出力す
る。第二の信号制御装置１５は、第二の信号受信装置１
２からの監視信号Ｓ２を処理して、第二の信号受信装置
１２を制御するための制御信号Ｃ２を出力する。信号監
視装置１６は全信号を用いた処理、信号状態の表示等を
行う装置である。タイミング発生回路１３は、第一の信
号受信装置１１と第二の信号受信装置１２とを時間的に
独立に動作させるための動作タイミング信号Ｔ１，Ｔ２
を順次発生する。
信装置１１からの監視信号Ｓ１を処理して、第一の信号
受信装置１１を制御するための制御信号Ｃ１を出力す
る。第二の信号制御装置１５は、第二の信号受信装置１
２からの監視信号Ｓ２を処理して、第二の信号受信装置
１２を制御するための制御信号Ｃ２を出力する。信号監
視装置１６は全信号を用いた処理、信号状態の表示等を
行う装置である。タイミング発生回路１３は、第一の信
号受信装置１１と第二の信号受信装置１２とを時間的に
独立に動作させるための動作タイミング信号Ｔ１，Ｔ２
を順次発生する。
【００１４】第一の信号受信装置１１は、第一の信号制
御装置１４からの制御信号Ｃ１に基づいて外部から信号
Ａを受信する。動作タイミング信号Ｔ１が入力されたと
き、前回の動作タイミング信号から現在までの信号Ａの
受信信号状態を表す監視信号Ｓ１を第一の信号制御装置
１４へ出力する。また、信号監視装置１６からの信号要
求を受けたときには、それに応じた監視信号Ｓ１’を信
号監視装置１６へ出力する。
御装置１４からの制御信号Ｃ１に基づいて外部から信号
Ａを受信する。動作タイミング信号Ｔ１が入力されたと
き、前回の動作タイミング信号から現在までの信号Ａの
受信信号状態を表す監視信号Ｓ１を第一の信号制御装置
１４へ出力する。また、信号監視装置１６からの信号要
求を受けたときには、それに応じた監視信号Ｓ１’を信
号監視装置１６へ出力する。
【００１５】第二の信号受信装置１２は、第二の信号制
御装置１５からの制御信号Ｃ２に基づいて外部から信号
Ｂを受信する。動作タイミング信号Ｔ２が入力されたと
き、前回の動作タイミング信号から現在までの信号Ｂの
受信信号状態を表す監視信号Ｓ２を第二の信号制御装置
１５へ出力する。また、信号監視装置１６からの信号要
求を受けたときには、それに応じた監視信号Ｓ２’を信
号監視装置１６へ出力する。
御装置１５からの制御信号Ｃ２に基づいて外部から信号
Ｂを受信する。動作タイミング信号Ｔ２が入力されたと
き、前回の動作タイミング信号から現在までの信号Ｂの
受信信号状態を表す監視信号Ｓ２を第二の信号制御装置
１５へ出力する。また、信号監視装置１６からの信号要
求を受けたときには、それに応じた監視信号Ｓ２’を信
号監視装置１６へ出力する。
【００１６】図２は、本実施例による複数信号発生装置
の動作説明図であり、信号Ａ，Ｂの収集時間とその処理
時間との関係を示している。ここでは、動作タイミング
信号Ｔ１，Ｔ２は交互に等間隔で出力される場合の例に
ついて示している。
の動作説明図であり、信号Ａ，Ｂの収集時間とその処理
時間との関係を示している。ここでは、動作タイミング
信号Ｔ１，Ｔ２は交互に等間隔で出力される場合の例に
ついて示している。
【００１７】動作タイミング信号Ｔ１とＴ２との時間間
隔（ｔｉ〜ｔｉ＋１，ｉ＝１〜４）は、同時性をもって
正しく連続で制御する必要があることから、ＣＰＵが１
信号を処理できる時間以上の時間が選ばれる。従って、
受信データ収集時間、即ち動作タイミング信号Ｔ１また
はＴ２の出力間隔は、図４に示した従来装置の場合と同
様、ＣＰＵが全信号を処理できる時間以上の時間とな
る。
隔（ｔｉ〜ｔｉ＋１，ｉ＝１〜４）は、同時性をもって
正しく連続で制御する必要があることから、ＣＰＵが１
信号を処理できる時間以上の時間が選ばれる。従って、
受信データ収集時間、即ち動作タイミング信号Ｔ１また
はＴ２の出力間隔は、図４に示した従来装置の場合と同
様、ＣＰＵが全信号を処理できる時間以上の時間とな
る。
【００１８】信号Ａは、次の動作タイミング信号Ｔ１が
出力されるまでの時間（ｔ１〜ｔ３の間）に収集され
る。次の動作タイミング信号Ｔ１が出力されると、第一
の信号受信装置１１から監視信号Ｓ１が出力され、第一
の信号制御装置１４は、その信号Ｓ１を処理して制御信
号Ｃ１を出力する。動作タイミング信号Ｔ１の出力から
制御信号Ｃ１が出力されるまでの時間はＣＰＵが１信号
を処理するための時間である。上述したように、時点ｔ
３〜ｔ４はＣＰＵが１信号を処理するための時間以上に
選ばれているので、制御信号Ｃ１は時刻ｔ３〜ｔ４間に
出力される。この場合の制御遅れは、受信データ収集時
間と、ＣＰＵが１信号を処理するための時間との和とな
る。前述したように、従来装置の場合の制御遅れは受信
データ収集時間の２倍である。受信データ収集時間は、
ＣＰＵが全信号を処理できる時間以上に選ばれているか
ら、本実施例の構成による制御遅れは、ＣＰＵが全信号
を処理できる時間と、ＣＰＵが１信号を処理するための
時間との差以上短くなる。図２を参照すると、時点ｔ４
〜ｔ５以上、即ち、ＣＰＵが全２信号を処理するための
時間の１／２以上短くなっていることがわかる。
出力されるまでの時間（ｔ１〜ｔ３の間）に収集され
る。次の動作タイミング信号Ｔ１が出力されると、第一
の信号受信装置１１から監視信号Ｓ１が出力され、第一
の信号制御装置１４は、その信号Ｓ１を処理して制御信
号Ｃ１を出力する。動作タイミング信号Ｔ１の出力から
制御信号Ｃ１が出力されるまでの時間はＣＰＵが１信号
を処理するための時間である。上述したように、時点ｔ
３〜ｔ４はＣＰＵが１信号を処理するための時間以上に
選ばれているので、制御信号Ｃ１は時刻ｔ３〜ｔ４間に
出力される。この場合の制御遅れは、受信データ収集時
間と、ＣＰＵが１信号を処理するための時間との和とな
る。前述したように、従来装置の場合の制御遅れは受信
データ収集時間の２倍である。受信データ収集時間は、
ＣＰＵが全信号を処理できる時間以上に選ばれているか
ら、本実施例の構成による制御遅れは、ＣＰＵが全信号
を処理できる時間と、ＣＰＵが１信号を処理するための
時間との差以上短くなる。図２を参照すると、時点ｔ４
〜ｔ５以上、即ち、ＣＰＵが全２信号を処理するための
時間の１／２以上短くなっていることがわかる。
【００１９】信号Ｂについても、上記信号Ａの場合と動
作タイミングが異なるのみで、全く同様にして制御する
ことができる。この場合、図２から明らかなように、各
信号は時間的に全く独立に制御される。
作タイミングが異なるのみで、全く同様にして制御する
ことができる。この場合、図２から明らかなように、各
信号は時間的に全く独立に制御される。
【００２０】第一の信号受信装置１１、第二の信号受信
装置１２は、信号監視装置１６から信号を要求されたと
きには、そのときの監視信号Ｓ１’、Ｓ２’を出力する
機能を有しているので、同時に複数の信号データを入手
することもでき、信号監視装置１６は、従来装置と同
様、全信号を同時に収集することができる。従って、本
実施例によれば、制御遅れを最小にしながら全信号の同
時制御を行うことが可能となる。
装置１２は、信号監視装置１６から信号を要求されたと
きには、そのときの監視信号Ｓ１’、Ｓ２’を出力する
機能を有しているので、同時に複数の信号データを入手
することもでき、信号監視装置１６は、従来装置と同
様、全信号を同時に収集することができる。従って、本
実施例によれば、制御遅れを最小にしながら全信号の同
時制御を行うことが可能となる。
【００２１】なお、以上の例では、動作タイミング信号
Ｔ１，Ｔ２の出力間隔は等間隔であるが、信号を制御す
る上では必ずしも等間隔に限定する必要はないので、ラ
ンダム間隔である場合も本発明を実施することができ
る。
Ｔ１，Ｔ２の出力間隔は等間隔であるが、信号を制御す
る上では必ずしも等間隔に限定する必要はないので、ラ
ンダム間隔である場合も本発明を実施することができ
る。
【００２２】また、本実施例では、便宜上、２信号の場
合を例に挙げて説明したが、３信号以上の場合も同様の
説明が妥当する。さらに、第一の信号受信装置１１及び
第二の信号受信装置１２は、信号監視装置１６から信号
を要求されたときには、そのときの監視信号Ｓ１’，Ｓ
２’を出力する機能を有していることを前提に説明した
が、この機能が無くとも、信号の推移状態が予測できる
場合には、演算により同時の複数の信号データを入手す
ることもできるので、上記出力機能が無い構成であって
も本発明を実施することができる。
合を例に挙げて説明したが、３信号以上の場合も同様の
説明が妥当する。さらに、第一の信号受信装置１１及び
第二の信号受信装置１２は、信号監視装置１６から信号
を要求されたときには、そのときの監視信号Ｓ１’，Ｓ
２’を出力する機能を有していることを前提に説明した
が、この機能が無くとも、信号の推移状態が予測できる
場合には、演算により同時の複数の信号データを入手す
ることもできるので、上記出力機能が無い構成であって
も本発明を実施することができる。
【００２３】
【発明の効果】以上、詳細に説明したように、本発明の
複数信号制御装置では、複数の信号受信装置に導かれる
信号線がそれぞれ時間的に独立しているので、各信号の
処理が多重的に処理される効果がある。従って複数の信
号の同時処理も可能になる。
複数信号制御装置では、複数の信号受信装置に導かれる
信号線がそれぞれ時間的に独立しているので、各信号の
処理が多重的に処理される効果がある。従って複数の信
号の同時処理も可能になる。
【００２４】また、信号処理手段は、複数の信号受信装
置に対応する複数の信号制御装置と、各信号制御装置の
信号処理制御を行うＣＰＵとを含み、各信号制御装置に
おいて対応する信号受信装置から受信信号を受信後、制
御信号が送出されるまでの時間をＣＰＵの１信号の処理
時間としたので、制御遅れがＣＰＵの最大性能まで早ま
る効果がある。
置に対応する複数の信号制御装置と、各信号制御装置の
信号処理制御を行うＣＰＵとを含み、各信号制御装置に
おいて対応する信号受信装置から受信信号を受信後、制
御信号が送出されるまでの時間をＣＰＵの１信号の処理
時間としたので、制御遅れがＣＰＵの最大性能まで早ま
る効果がある。
【００２５】更に、各信号受信装置における受信信号状
態の推移を監視する信号監視手段を設けることにより複
数の信号の制御状態の把握が可能になる。
態の推移を監視する信号監視手段を設けることにより複
数の信号の制御状態の把握が可能になる。
【図１】本発明の一実施例に係る複数信号制御装置のブ
ロック構成図。
ロック構成図。
【図２】本実施例による制御遅れを説明するための動作
タイミング図。
タイミング図。
【図３】従来の複数信号制御装置のブロック構成図。
【図４】従来の装置による制御遅れを説明するための動
作タイミング図。
作タイミング図。
１１，１２，３１，３２ 信号受信装置 １４，１５ 信号制御装置 ３４ 信号制御装置 １３，３３ タイミング発生回路 １６，３５ 信号監視装置
Claims (3)
- 【請求項１】 所定間隔で出力される動作タイミング信
号に同期して外部信号の収集を行う複数の信号受信装置
と、各信号受信装置で収集した外部信号を前記間隔で受
信信号として受信するとともに該受信信号に基づいて生
成された制御信号を当該信号受信装置に送出する信号処
理手段とを備え、各信号受信装置に導かれる信号線がそ
れぞれ時間的に独立していることを特徴とする複数信号
制御装置。 - 【請求項２】 前記信号処理手段は、個々の信号受信装
置に対応して設けられ該信号受信装置からの前記受信信
号の処理を実行するとともに該処理結果に基づいて生成
した制御信号を当該信号受信装置に送出する複数の信号
制御装置と、各信号制御装置の信号処理制御を行うディ
ジタルプロセッサとを含み、各信号制御装置において前
記受信信号を受信後前記制御信号が送出されるまでの時
間が前記ディジタルプロセッサの１信号の処理時間であ
ることを特徴とする請求項１記載の複数信号制御装置。 - 【請求項３】 請求項１又は２記載の複数信号制御装置
において、各信号受信装置における受信信号状態の推移
を監視する信号監視手段を設けたことを特徴とする複数
信号制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6000409A JPH07202869A (ja) | 1994-01-07 | 1994-01-07 | 複数信号制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6000409A JPH07202869A (ja) | 1994-01-07 | 1994-01-07 | 複数信号制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07202869A true JPH07202869A (ja) | 1995-08-04 |
Family
ID=11473010
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6000409A Pending JPH07202869A (ja) | 1994-01-07 | 1994-01-07 | 複数信号制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07202869A (ja) |
-
1994
- 1994-01-07 JP JP6000409A patent/JPH07202869A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07202869A (ja) | 複数信号制御装置 | |
| JP2006304011A (ja) | インタフェース回路 | |
| JP3461428B2 (ja) | クロック無瞬断切替装置 | |
| JPS6116641A (ja) | 自動多重化遅延方式 | |
| JP2705683B2 (ja) | ネットワークの警報収集方法 | |
| JP2733569B2 (ja) | シリアル同期式通信方式 | |
| JPS62171349A (ja) | 通信制御装置 | |
| JP3239371B2 (ja) | 機器接続処理方式 | |
| KR100406967B1 (ko) | 병렬포트다중입력확장장치 | |
| JPH0591073A (ja) | 時分割多方向多重通信装置 | |
| JP2748840B2 (ja) | 無瞬断切換方法およびその装置 | |
| US7388880B2 (en) | Data transmission method, transmission circuit, and communication device | |
| JPS63266997A (ja) | 監視制御方式 | |
| JPH0324838A (ja) | 遠方監視制御装置 | |
| KR100427789B1 (ko) | 데이터 입출력 방법 | |
| JPH04248724A (ja) | 網管理方式 | |
| JPH08307404A (ja) | フレーム同期方法及びフレーム同期装置 | |
| JPH0519812A (ja) | 並列制御システム | |
| JP2000138679A (ja) | 分散制御システムにおける複数制御装置間の同期制御方法 | |
| JPH05158856A (ja) | データ転送方式 | |
| JPH0730562A (ja) | 共通シリアルバスによるデータ伝送方法およびその装置 | |
| JPS62131641A (ja) | 同時通信方式 | |
| JPS6051047A (ja) | 情報伝送方式 | |
| JPS5975734A (ja) | 伝送路アクセス装置 | |
| JPS60200648A (ja) | 回線切替方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030312 |