JPS6020205A - リモ−ト方式入出力装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は計算機制御装置に係シ、特に、時間を要する出
力データを連続して出力された場合でも前のデータを損
じることなく出力することのできるブ算セス入出力装置
忙関する。

〔発明の背景〕

プロセス入出力装置は計算機の制御によシメモリの内容
をプロセス機器へ出力信号として出力したシ、プロセス
機器の状態を入力信号としてメモリへ取シ込んだシする
ためのものであジインターフェイスおよび人出力制御部
とよシ構成されている。その接続社第１図に示すように
計ｎ機１とインターフェイス２７３Ｅ　ＣＰ　Ｕ　／（
ス４で、インターフェイス２と人出力制御部３がＰＩＯ
パス５によって結合されて−る。この入出力制御部３の
内部はユニット制御部６と各種のプロセス入出力部８と
によって構成されておシ、このユニット制御部６と各種
のプロセス入出力部８とはデータバス７で接続されてｈ
る。計！４１！１からのデータはインターフェイス２、
ユニット制御部６およびプロセス入出力部８を経て図示
されていない各種プロセス機器へ出力される。このプロ
セス入出力装置を構成する従来例の人出力制御部の構成
が第３図に示されている。リモート方式のプロセス入出
力装置においては信−？Ｊｌｊ！が長いため、連成シリ
、アル伝送としている。従ってラインレシーバ１１を経
て受信したシリアルデータは受信回路１２で並列データ
に変換されると共にアドレス部が分離される。

この並列データは受信レジスタ１４へ退避し、アドレス
信号は受信制御回路１３を経てＰＩ１０制御回路１５へ
接続され、受信レジスタ１４のデータ送出とＰＩｌｏを
選択するアドレスを同期させなからＰＩｌｏへ送出する
。又ＰＩＯ制御回路１５からは同時にデータ送出完了信
号を送信制御回路１６へ送シ、送信回路１７、ラインド
ライバー１８を経てＣＰＵへ終了の報告をする。

ＰＩ１０側ではアドレスデコーダ１９からの信号とＰＩ
Ｏ制御回路１５から出力されるセット信号との論理積信
号によ多出力レジスタ２０にデータをセットする。この
出力レジスタ２ｏにセットされたデータは出力レジスタ
２０にデータがなくなるまで発振器２１の発振周波数に
同期してパルス出力回路２２を経て各種プロセス機器に
出力される。

このような従来の入出力制御部にあっては、第２図（Ａ
）に示す如く、前のセット信号でセットされたＰＯ出力
を行っている間に後のセット信号がくると斜線で示され
たデータが欠落するという〔発明の目的〕 本発明の目的は、データの欠落を生じることのないリモ
ート方式入出力装置を提供することにある。

〔発明の概要〕

プロセス入出力装置の出力データには色々な種類のデー
タが含まれておシ、ディジタル出力のようＫ１１時に動
作を完了するものもあれば、パルス出力のようＫある程
度の時間を要するものもある。

計算機の動作をプロセス入出力装置側の動作完了後に行
なえば遅く動作完了する方に合わせなければならなくな
り、早く動作する出力の追従性に支＃をきたす。特にリ
モート方式においては計算機の出力と同時に動作完了し
てしまう方に望ましく、この場合データ出力し終わらな
いうちに次のデータが来てしまう様なことが起こシ得る
。そこで、本発明は、出力動作中ユニット制御部からの
データを一時的に保管し、出力動作終了時にプロセス人
出力部へデータを送出する中間レジスタを設けることに
よシデータの欠落をなくそうというものである。

〔発明の実施例〕

以下、本発明の実施例にづいて説明する。

第４図に本発明の一実施例が示されている。

図において、第３図図示従来例と同一の符号の付されて
いるものは同一の部品・同一の機能を有するものである
。本実施例が第３図図示従来例と異なる点は、受信レジ
スタ１４と出力レジスタ２０との間に中間レジスタ２３
が挿入接続されている点である。すなわち、リモート方
式のプロセス入出力装＠は通常シリアル伝送でインター
フェイスとＰＩ１０バスで接続されている。ＰＩ１０パ
スからの信号はラインレシーバ１１を経て受信回路１２
において並列データに変換すると共にアドレス部を分離
する。この並列データは受信レジスタ１４へ退避し、ア
ドレス部は受信制御回路１３を経てＰＩ１０制御回路１
５へ接続され、受信したデータを出力レジスタ２０にセ
ットする。

ここで受信レジスタ１４と出力レジスタ２００間に中間
レジスタ２３が設けられている。この中間レジスタ２３
は出力レジスタ２ｏのデータを出方し終るまで次に送ら
れてきたデータを保持するものである。すなわち、第２
図（Ｂ）に示すように最初データが送られてくるとＰＩ
１０制御回路１５からの８　Ｅ　Ｔ信・号により中間レ
ジスタ２３（几ＥＧ）にデータがセットされる出力レジ
スタ２０にデータのない場合は中間レジスタ２３のデー
タがただちに出方レジスタ２０（ＰＯ）へ出力される。

そこで出方レジスタ２ｏにデータがなくなるまで発振器
２１からの発振周波数に同期してパルス出力回路２２を
経てデータが出方される。

この出力途中で次のデータを受信した場合第２図（Ｂ）
の後半の如く中間レジスタ２３にデータが保たれており
、出力レジスタ２ｏの出力が完了した時に出力レジスタ
２ｏからのデータなしの信号によ＃）ＰＩ１０制御回路
１５からの信号で中間レジスタ２３から出力レジスタ２
ｏヘデータを移動させる。さらに中間レジスタ２３にデ
ータがあるうちに次のデータ受信した場合は中間レジス
タ２３のデータに次のデータを加算することでデータの
欠落を全くなくすることができる。この中間レジスタ２
３はプロセス出力部の数だけ保有しなければならないが
メモリで持つことも可能である。

尚受信終了を報告する手法は前述の従来例と同じで送信
制御回路１６、送信回路１７、ラインドライバー１８を
経てＣＰＵへ伝達する。

したがって、本実施Ｎによれば、プロセス入出力装置に
おいてＣＰＵからデータを受信し、プロセスへの出力に
時間ｔ−要するものであっても、ＣＰＵけプロセス入出
力装置の性質を意識させることなく動作させることがで
き、プロセス出力データの欠落もなく、他のプロセス入
出力データの追従性にも支障をきたすことのないリモー
ト方式入出力装置を実現できる。

〔発明の効果〕

以上説明したように、本発明によれば、データの欠落を
防止することができる。

【図面の簡単な説明】

第１図はプロセス入出力装置の構成図、第２図はデータ
の移動関係を示すタイムチャート、第３図は従来のリモ
ート方式入出力装置の構成図、第４図は本発明の実施例
を示す回路図である。 １・・・計算機、３・・・入出力制御部、６・・・ユニ
ット制御部、８・・・プルセス入出力部、１４・・・受
信レジス第田 莞２図 （Ａ）　（Ｂ） 第３図

Claims (1)

【特許請求の範囲】
1. １、計算機から各種の入出力データをブロックで受信し
   順次入出力部に分配するユニット制御部と該データに応
   じた入出力を行う各種のプロセス入出力部を備えたもの
   において、上記プロセス入出力部からの出力動作中上記
   ユニット制御部からのデータを一時的に保管し前記出力
   動作終了時に前記プロセス入出力部に送出する中間レジ
   スタを設けたことを特徴とするり９−ト方式会出力装置
   ・