JPS63266859A - 電子装置 - Google Patents

電子装置

Info

Publication number
JPS63266859A
JPS63266859A JP9986387A JP9986387A JPS63266859A JP S63266859 A JPS63266859 A JP S63266859A JP 9986387 A JP9986387 A JP 9986387A JP 9986387 A JP9986387 A JP 9986387A JP S63266859 A JPS63266859 A JP S63266859A
Authority
JP
Japan
Prior art keywords
lead
leads
resin
electronic device
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9986387A
Other languages
English (en)
Inventor
Yoshiji Kodaira
小平 好二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Eastern Japan Semiconductor Inc
Original Assignee
Hitachi Ltd
Hitachi Tohbu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Tohbu Semiconductor Ltd filed Critical Hitachi Ltd
Priority to JP9986387A priority Critical patent/JPS63266859A/ja
Publication of JPS63266859A publication Critical patent/JPS63266859A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電子装置、特に、リードの構造についての改
良に関し、例えば、樹脂封止型バ・ノケージを備えた面
付実装型のトランジスタ(以下、ミニ・モールド・トラ
ンジスタあるいはMPAK )ランジスタという。)に
利用して有効な技術に関する。
〔従来の技術〕
電子装置は、高密度実装を達成するため、その外形の小
型化が促進されており、その代表的な電子装置が、樹脂
封止型パッケージを備えたMPAKトランジスタである
。このトランジスタは、樹脂封止型パッケージの外形寸
法がきわめて小型化され、携帯用の電子チューナ、テー
プレコーダーの小型化に利用される。
このような小型化された樹脂封止型パノケージのMPA
K )ランジスタにおいては、そのリードにリード抜は
防止手段として、リードの厚み方向と直交する方向(幅
方向)に突出するように凸部が形成され、あるいはリー
ドに貫通孔が開けられる。
なお、樹脂封止型パンケージを備えているトランジスタ
を述べである例としては、株式会社工業調査会発行「電
子材料1981年11月号」昭和56年11月1日発行
 P24〜P46、がある。
〔発明が解決しようとする問題点〕
しかしながら、このようなMPAK l−ランジスタに
おけるリード抜は防止手段には次のような問題点がある
ことが本発明者によって明らかとされた。
すなわち、リードの厚み幅方向と直交する幅方向に凸部
を設ける手段は、樹脂封止型パッケージの小型化には不
都合である。なぜなら、全てのリードの先端部に設けら
れるため、隣り合うリード間の距離が凸部のため小さく
なり、リード間隔の縮小化に不向きであり、かつ、樹脂
封止型パンケージの小型化が達成できない。
また、リードに貫通孔を設ける手段は、リード自体の機
械的強度が弱くなるため、リードの幅(リードの厚さ方
向とリードの長手方向とに直交する方向)を細くできず
、結果的に、樹脂封止型パッケージの小型化が達成でき
ない。
本発明の目的は、樹脂封止型パンケージの小型化を達成
しつつ、リードの抜けを防止することができる電子装置
を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
〔問題点を解決するための手段〕
本原において開示される発明のうち代表的なものの概要
を説明すれば、次の通りである。
すなわち、樹脂封止型パッケージの内部において、リー
ドの厚み方向に抜は止め用の段差部を設けたものである
〔作用〕
前記した手段によれば、リードの厚み方向に設けた段差
部が、パッケージの内部において樹脂に喰い付くため、
リードの幅方向にリード抜は防止用の凸部を形成する必
要がない。その結果、この凸部の突出寸法だけ、隣接す
るリード間距離を縮小化することができるため、樹脂封
止型パッケージの外形寸法を小型化することができる。
また、リードに貫通孔を開けないため、リードの幅をそ
の機械的強度が必要最小限維持できる程度の最小寸法に
設定することができる。その結果、前記と同様に樹脂封
止型パッケージの外形寸法を小型化することができる。
〔実施例〕
第1FI!Jは本発明の一実施例であるMPAK)ラン
ジスタを示すパッケージを想像線で表した状態の斜視図
、第2図(al (b) (c)はそれに用いられるリ
ードフレームの製造工程を示す各断面図である。
本実施例において、電子装置としてのMPAKトランジ
スタ1は導電性を有する材料、例えば42アロイで形成
されているリード2を備えており、リード2は第1イン
ナリード2a、2bと、タブ3を有する第2インナリー
ド2Cとを備えている。
両第1インナリード2a、2bは第2インナリード2C
の両脇に互いに平行に並設されている。第2インナリー
ド2Cおよび両第1インナリード2a、2bにはアウタ
リード4a、4b、4Cが後記するパッケージ5の両側
面に互いに反対方向に突出するようにそれぞれ一体的に
連結されている。
第2インナリード2Cにはパッケージ5の内部において
タブ3が形成されており、タブ3の一端面(以下、上面
とする。)上にはトランジスタ素子を作り込まれたペレ
ット6が固定されている。そして、両インナリード2a
、2bとペレット6の表面電極(図示せず)との間には
ボンディングワイヤ7がそれぞれボンディングされてお
り、ペレット6の表面電極は各インナリード2a、2b
を経てアウタリード4a、4bにそれぞれ電気的に接続
されている。一般的に、第2インナリード2Cがトラン
ジスタのコレクタ電極となり、第1インナリード2a、
2bがベース電極、エミッタ電極となる。
そして、インナリード2a、2b、2Cの一端(以下、
先端という。)には、段差部8がインナリード2a、2
b、2Cの厚み方向に突出するように形成されている。
この段差部8は、各インナリードの長手方向に直交する
方向で、かつ、リードの厚み方向と同一の方向に突出す
るように形成された凸形状部からなる。そして、この凸
形状の段差部8はペレット6がポンディングされたリー
ド上面方向に、インナリード2a、2b、2cの先端部
を折り曲げられることによって成形されている。この成
形方法はリードフレームの打ち抜きプレス加工時に、第
2図falに示されているような上金型10と下金型1
1を用いて行うことによって同時成形することが可能で
ある。
すなわち、リード2の素材であるリードフレームとなる
べき金属板9を上金型10と下金型11の凸部11aと
で挟みつけた後、徐々にそれらの間に圧力を加えて行く
。上金型10には下金型11を収納する凹部10aが設
けており、まず、下金型の凸部11aがインナリード先
端部に対応する部分を切断して第2図(′b)の状態と
なる。次に、第2図felに示されているように、アウ
タリード側の切断を行う。この方法によれば、生産性の
低下を抑制しつつ、凸形状の段差部8を形成することが
できる。
このMPAK )ランジスタ1は、樹脂封止型パッケー
ジ5を備えており、パッケージ5は適当な樹脂を用いて
インナリード2a、2b、2c、タブ3、ペレット6、
段差部8およびボンディングワイヤ7を非気密封止する
ようにトランスファ成形方法等のような適当な手段によ
り一体成形されている 次に作用を説明する。
一般的に、前記のように構成されたMPAK+−ランジ
スタ1は顧客への出荷前にアウタリード4a、4b、4
Cを外枠等から切り離し、ガル・ウィング形状等に屈曲
成形するための成形工程(図示せず)を経る。この際、
インナリード2a、2b、2Cに対してパッケージ5か
ら引き抜く方向の応力が加えられる。また、出荷後も運
搬時や配線基板への実装時等において引き抜き応力が加
わる。そのため、インナリード2a、2b、2Cに何ら
かのリード抜は防止手段を設けておく必要が生じる。
そこで、本実施例においてはインナリード2a、2b、
2cの先端部に肉厚方向の段差部8をそれぞれ形成する
ことにより、リードの抜は止めを図っている。すなわち
、段差部8は樹脂封止型パッケージ5に食いつくため、
引き抜き力に抗してリード2a、2b、2Cの抜は止め
作用を実現することになる。
ところで、インナリードに設けられたリード抜は防止手
段が、リードの厚み方向に設けられた段差部でない場合
、すなわち、リードの幅方向に設けられた凸部である場
合、この凸部はすべてのインナリードの先端部に設けら
れるため、隣り合うインナリード間の距離が凸部の分だ
け短くなる。
つまり、絶縁距離を確保する必要上、アウタリードのピ
ンチを小さく設定することができず、その結果、樹脂封
止型パッケージの外形を小型化することができない。
また、インナリードに貫通孔を開設する場合、インナリ
ード自体の機械的強度が弱くなるため、リード幅を細く
できず、結果的に樹脂封止型パッケージの小型化を達成
することができない。
しかし、本実施例においては、リード抜は防止手段が、
リードの幅を変えることなく、リード2の厚み方向に突
出するように屈曲された段差部8で形成されるため、樹
脂封止型パッケージの小型化を達成させることができる
すなわち、段差部8はリード2の幅を変化させることな
く、リード2の厚み方向に形成されているため、リード
間隔を最小に設定することができる。そのため樹脂封止
型パッケージ5自体の小型化を実現することができる。
リードピッチを従来と同じとする場合は、リード幅方向
に凸部が設けられていないため、インナリード間距離が
実質的に大きくでき、リード間容量を小さく設定するこ
とができる。そのため、トランジスタの高速化および高
周波特性を向上させることができる。
ここで、段差部8は、リードフレームの上面側、すなわ
ちベレット6の固定される主面側に突出するように形成
するのが望ましい。なぜなら、リードフレームの下面に
段差部8が突出されていると、ワイヤボンダー等でリー
ドフレームを送るときにこの段差部がワイヤボンダーの
ヒートブロック等に引っ掛かりリードフレーム搬送がス
ムーズにできない。しかし、段差部8が上向きに突出さ
れていれば、これが引っ掛かることはない。
また、各リードにおける段差部8の位置関係が隣り合う
リードとの関係において前、後、前というように交互に
なっていると、ワイヤボンディング時のキャピラリーの
移動を邪魔することがないので確実にワイヤボンディン
グ作業を実施させることができる。
前記実施例によれば次の効果が得られる。
(1)  リードの厚み方向に段差部を設けて樹脂パッ
ケージに食いこませることにより、リードの幅方向にリ
ード抜は防止用の凸部を形成する必要がないため、この
凸部の突出寸法分だけ、隣接するり一ド間距離を短くす
ることができ、その結果、樹脂封止型パッケージの外形
寸法を小型化させることができる。
(2)  リードの厚み方向に設けられた段差部をペレ
ットが固定されたリードの主面側に突出させることによ
り、リードフレーム搬送時にワイヤボンダやペレットボ
ンダにおけるヒートブロック等に段差部が引っ掛かるこ
とを防止することができるため、ボンディング作業を妨
害しないで済む。
(3)  リードの厚み方向に設けられた段差部をリー
ド成形時にプレス加工で同時成形することにより、生産
性の低下を抑止しつつ段差部を形成することができるた
め、コスト増等を抑制することができる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
例えば、段差部はインナリードの先端部を肉厚方向に突
出するように屈曲させて成形するに限らず、第3図〜第
4図に示されているように形成してもよい。
第3図においては、インナリードの先端部に山形の段差
部8Aが、リードフレームのプレス加工時に膨出加工を
同時に施すことにより突設されている。
本実施例2において、第3図に示されているようにワイ
ヤ7を段差部8Aの肉寄りにボンディングすることによ
り、リードにおける耐湿性についてのリークバスを長く
確保することができるという利点も得られる。
第4図においては、インナリードの先端部に溝形状に形
成された段差部8Bが2条、長手方向に横断するように
配されてそれぞれ没設されている。
この段差部8Bはリードフレームにエツチング加工や切
削加工、押印加工等を施すことにより成形することがで
きる。
本実施例3においても、第4図に示されているようにワ
イヤ7を両段差部8B、8B間にボンディングすること
により、リークパスを長く確保することができる。
第5図においては、インナリードの先端部に小幅の溝形
状に形成された段差部8Cが複数条、中央部および両端
辺部に配されてそれぞれ没設されている。
本実施例4によれば、インナリードの全幅に対して段差
部8Cが横断さていないため、機械的強度の低下を抑制
することができる。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるMPAKトランジス
タに適用した場合について説明したが、それに限定され
るものではなく、半導体集積回路装置やその他の電子装
置全般に適用することができる。本発明は少なくとも樹
脂封止型パ・ノケージにリードが植設されている電子装
置全般に適用することができる。
〔発明の効果〕
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、次の通りである。
リードの厚み方向に段差部を設けて樹脂封止型パッケー
ジに食いこませることにより、リードの幅方向にリード
抜は防止用の凸部を形成する必要がないため、この凸部
の突出寸法骨だけ、隣接するり−ド間距離を短くするこ
とができ、樹脂封止型パッケージの外形寸法を小型化さ
せることができる。
【図面の簡単な説明】
第1図は本発明の一実施例であるMPAK )ランジス
タを示すパッケージを想像線で表した状態製造工程を示
す断面図である。 第3図、第4図および第5図は本発明の他の実施例をそ
れぞれ示す各拡大部分斜視図である。 1・・・MPAK )ランジスタ(電子装置)、2・・
・リード、2a、  2b、2C・・・インナリード、
3・・・タブ、4a、4b、4C・・・アウタリード、
5・・・樹脂封止パッケージ、6・・・ベレット、7・
・・ワイヤ、8.8A、8B、8C・・・段差部、9・
・・金属板(リードフレーム素材)、10・・・上金型
、11・・・下金型。

Claims (1)

  1. 【特許請求の範囲】 1、ペレットがボンディングされているタブと、ペレッ
    トにワイヤを介して電気的に接続されているリードと、
    ペレット、タブ、ワイヤおよびリードの一部を樹脂封止
    しているパッケージとを備えており、前記リードの一部
    にその厚さ方向に段差部が形成されていることを特徴と
    する電子装置。 2、段差部が、リードにおけるワイヤがボンディングさ
    れている側の主面に配設されている凹部または凸部から
    構成されていることを特徴とする特許請求の範囲第1項
    記載の電子装置。 3、凹部または凸部が、リードの打ち抜きプレス加工時
    に成形されることを特徴とする特許請求の範囲第2項記
    載の電子装置。 4、段差部が、パッケージの内部で終端するリードの先
    端部にリードの長手方向と直交する方向に突出するよう
    に屈曲された凸部から構成されていることを特徴とする
    特許請求の範囲第1項記載の電子装置。
JP9986387A 1987-04-24 1987-04-24 電子装置 Pending JPS63266859A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9986387A JPS63266859A (ja) 1987-04-24 1987-04-24 電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9986387A JPS63266859A (ja) 1987-04-24 1987-04-24 電子装置

Publications (1)

Publication Number Publication Date
JPS63266859A true JPS63266859A (ja) 1988-11-02

Family

ID=14258642

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9986387A Pending JPS63266859A (ja) 1987-04-24 1987-04-24 電子装置

Country Status (1)

Country Link
JP (1) JPS63266859A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007165714A (ja) * 2005-12-15 2007-06-28 Renesas Technology Corp 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007165714A (ja) * 2005-12-15 2007-06-28 Renesas Technology Corp 半導体装置

Similar Documents

Publication Publication Date Title
JPH08222681A (ja) 樹脂封止型半導体装置
JP2000307045A (ja) リードフレームおよびそれを用いた樹脂封止型半導体装置の製造方法
US5703396A (en) Plastic encapsulated semiconductor device having wing leads
JP3403699B2 (ja) 半導体装置および半導体装置の製造方法
JP2902919B2 (ja) 表面実装型半導体装置
JP2902918B2 (ja) 表面実装型半導体装置
JPS63266859A (ja) 電子装置
JPS63296252A (ja) 樹脂封止型半導体装置
JPS60161646A (ja) 半導体装置用リ−ドフレ−ム
US20020135050A1 (en) Semiconductor device
JP3305981B2 (ja) 半導体装置
JPH0529527A (ja) 半導体装置
JP2001135767A (ja) 半導体装置およびその製造方法
JPH0722542A (ja) 半導体装置および半導体装置の実装構造
KR200331876Y1 (ko) 반도체리드프레임의타이바와인너리드고정구조
KR0136688B1 (ko) 기판 접속용 도체홀을 갖는 반도체 패키지
JPH0236557A (ja) リードフレームおよびそれを用いた半導体装置
JPS63208257A (ja) リ−ドフレ−ム
JPS62219646A (ja) リ−ドフレ−ム
JP2803333B2 (ja) 半導体装置
JPH0642348Y2 (ja) 半導体装置
JP3115770B2 (ja) リ−ドフレームの製造方法
JPH06140551A (ja) 半導体装置
JPS6334289Y2 (ja)
JPH0453252A (ja) 半導体装置