JPH0453252A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0453252A
JPH0453252A JP16200390A JP16200390A JPH0453252A JP H0453252 A JPH0453252 A JP H0453252A JP 16200390 A JP16200390 A JP 16200390A JP 16200390 A JP16200390 A JP 16200390A JP H0453252 A JPH0453252 A JP H0453252A
Authority
JP
Japan
Prior art keywords
package
lead
lead frame
leads
external
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP16200390A
Other languages
English (en)
Other versions
JP2754875B2 (ja
Inventor
Takahiro Nakagai
中貝 高広
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2162003A priority Critical patent/JP2754875B2/ja
Publication of JPH0453252A publication Critical patent/JPH0453252A/ja
Application granted granted Critical
Publication of JP2754875B2 publication Critical patent/JP2754875B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3421Leaded components

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概 要] 特に樹脂封止されたパッケージを有する半導体装置に関
し、 障害の原因となる細くてビ・7チが狭い外部リードの変
形を防ぐことを目的とし、 チップと、リードフレームと、パッケージを有し、前記
チップは、リードフレームの、ステージにマウントされ
、内部リードにワイヤホンディングされているものであ
り、前記パッケージは、チップと内部リードが樹脂封止
されているものであり、前記リードフレームは、外部リ
ートの外方端部の下方に厚みが外部リー1この厚みより
も厚い膨出部を有し、かつ該膨出部がパッケージの側壁
とF壁に樹脂封着されて外部に突出しているものである
ように構成する。
部り−1を変形し難いものにすることが要請されている
〔産業上の利用分野〕
本発明は、半導体装置に係わり、特に樹脂封止されたパ
ッケージから導出された外部リードの変形が防止されて
なる半導体装置に関する。
近年、半導体装置の高集積化高機能化と、他方で進展し
ている実装密度を高めるための小型化薄型化によって、
半導体装置のパッケージから導出される外部リードの形
状は細く、本数は増大し、ピンチも狭いものになってき
ている。
−・方、パッケージは完成度の高く付加価値の大きい段
階でなされ、半導体装置のコストはパッケージのコスI
・で決まるといわれる程であり、パッケージに起因した
不具合を減らすことが重要となっている。
そのため、パッケージを行う組立工程中はもちろん、完
成品として取り扱われる際にも、外部リードの変形によ
る障害を低減すること、つまり外〔従来の技術〕 半導体装置は2.チップの保護、基板への搭載、取扱の
容易さなどの必要性から、一般にパッケージに封入され
て用いられる。
このパッケージには、パッケージから導出されるリード
端子の数や基板にどの様に実装されて用いられるかとい
ったことから、種々のパッケージが用いられる。導出さ
れるリード端子か少ないときには、S I P (Si
ngle  In−1ine  Package)とか
Z I P (Zigzag  l P)とかが多用さ
れ、中規模のときは、1.)IP (Dual  I 
P)とかS O、J(Small  0utline 
 、J−1ead P)などが用いられる。
さらに、リード端子が多くなれは、パッケージの2辺か
らでは間に合わず、4辺から導出する■〕L CC(P
 Iastic  Lcadless Chip Ca
rrier)とかQF P (Quad Flat P
)とい、ったパ・7ケーシが用いられる。
特に最近では、軽薄短小を実現するために表面実装が盛
んに進められており、パッケージもDIPなどのプリン
;・板のスルホールとかソケットなどに挿着される形態
からp r、 c cとかQFP、SOP (Smal
l  Ou口ine  P)などのパッケージ形態に移
行がなされている。
第4図はsopの−・例の一部切欠き斜視図である。
図中、1はチップ、2はリードフレーム、3はパッケー
ジである。
リードフレーム2は、Fe−Ni合金などの帯条をプレ
ス加工された枠状端子で、ダムバ24によって連設され
た端子の先端部が内部リード22(インリ”リード)、
ダムバ24に近い中間部が外部り−ド23(アウタリー
ド)と呼ばれる。そして、チップ1がリードフレーム2
のステージ21にマウントされ、チップIと内部リード
22の間がAu線などの細線によってインナリードボン
ディングされている。
そして、このチップ1と内部リー]S22などは、リー
ドフレーム2に支持されてモールド金型の中にセットさ
れる。そして、エポキシ系の熱硬化性樹脂などによって
トランスファモールドされ、いわゆるパッケージ3が構
成される。このような樹脂封止されたパッケージ3ば、
例えばセラミックパッケージなどと対比して、プラスチ
ックパッケージとも呼ばれている。
一方、外部リード23とそれに連なる内部リード22は
ダムパ24によって連設されている。そして、樹脂封止
が終わったあと、外部リード23とダムバ24との間で
切り落とされてリードフレーム2が取り去られる。
さらにそのあと、表面実装用に開発されたSOPの場合
などには、外部リード23はパッケージ3の側壁から外
部にクランク型に整形されて突出している。
こうして、イ±」二げられたプラスチックパッケージ型
の半導体装置は、表面実装される際には、外部リート2
3の先端の下面がプリント板などのバソドの士に載−7
かって、例えばはんだリフローによって一括はんだ付け
される。
ところで、−船室子部品に対する軽薄短小の要求と同様
に、半導体装置のパッケージ3においても、より小さく
、より薄く、より軽くする方向に進んでおり、パッケー
ジ3がますまずデツプ1の寸法に近づいている。
例えば、SOPに例をとると、従来のSOPに対してよ
り小型化を指向したSOPは、例えば、パッケージ3の
高さか1. rn、 m強と2分の1になったり、重さ
が3分の1になったりといった小型化、軽量化が進めら
れている。
それに伴って、当然パッケージ3から導出される外部リ
ード23も細くなり、ピッチも狭い形態になってきてい
る。
そのため1、外部リード23の変形に起因して、リード
同士の短絡とかリードの折損といった障害が間々起こる
そこで、リードの変形を防ぐために例えば外部リードの
先端をパッケージに穿設した四部に嵌め込んで動き難く
する提案などもなされている。
〔発明が解決しようとする課題〕
特にSOPなどの半導体装置の樹脂封止バソヶシの小型
化は、チップの寸法にまで限りなく近づいており、それ
に伴ってパッケージの側壁から導出される外部リートの
形状も細いものになってきている。例えばピッチは1.
.27mmから0.5mmといった狭いものになってお
り、外部リードの幅も0.3mmを割っている。
ごうして、外部リードは、樹脂封止が行われ゛ζダl、
バとの間でリードフレームが切り離される組立工程が終
わったあとは、先端が自由端となって支えるものがない
ために非常に変形し易い。
そのため、引続き行われる検査工程とが、輸送中や実装
作業中に外部リードが変形して、リードフレーム同士が
短絡するといった障害を起こす問題があった。
そこで、本発明は、外部リードが変形し難いよ・うに、
肉厚を厚くなした外部リードをパッケージの封止樹脂に
封着して支持してなる半導体装置を提供することを目的
としている。
〔課題を解決するための手段〕
」二で述べた課題は、 チップと、リードフレームと、パッケージを有し、 前記チップは、リードフレームの、ステージにマウント
され、内部リードにワイヤポンディングされているもの
であり、 前記パッケージは、チップと内部リードが樹脂封止され
ているものであり、 前記リードフレームは、外部リードの外方端部の下方に
、厚みが外部リードの厚みよりも厚い膨出部を有し、か
つ膨出部がパッケージの側壁と下壁に樹脂封着されて外
部に突出しているものであるように構成された半導体装
置によって解決される。
〔作 用〕
SOPなどの表面実装を目的としたパッケージを有する
半導体装置は、外部り−1・か細くピッチが狭くなる傾
向にあり、外部リードの変形に起因する障害が問題とな
っているが、本発明においては、この外部リードが容易
には変形しないようにしている。
すなわち、パッケージの側壁から導出した細い外部り−
lを例えばクランク型に整形していたのに替えて、本発
明では外部リードの肉厚を大きくして膨らませ、側面視
下方に膨出部を有する形状になるようにし、樹脂封止の
際に、この膨出部をパッケージの側壁と下壁で樹脂封着
して固定した状態で外部に突出するようにしている。
そして、表面実装に際しては、膨出部の下面をはんだイ
」けするようにしている。
こうすると、外部リード自体が変形し難い上に、。
パッケージの2つの壁に封着されて固定されているので
、従来のように外部リードの変形に起因した障害を防(
ことができる。
〔実施例〕
第1図は本発明の−・実施例の一部切欠き斜視図、第2
図は第1図の要部の一部切欠き拡大斜視図、第3図は本
発明の他の実施例の要部の一部切欠き拡大斜視図である
図中、1ばデツプ、2ばリードフレーム、21はステー
ジ、22は内部リード、23は外部リード、24はダム
バ、2a、2bば膨出部、3はパッケージである。
実施例:1 第1図〜第2図において、チップ1はリードフレーム2
のステージ21にマウントされており、チップ1と内部
リード22との間でワイヤポンディングされている。
リードフレーム2の外部リード23ば下方に膨出部2a
を有した形状になっている。このような形状のリードフ
レーム2ば、予め膨出部2aに対応する位置が膨出した
出っ張りを有するように整形された異形材の帯条を、プ
レス加工したリエソヂングしたりして製作される。
リードフレーム2は、外部り−ト″23とそれに連なる
内部リート22がタムハ24によって連設されている。
そして、膨出部2aが逃げるように穿設された金型によ
っ−でモールド成形すると、外部リード23の膨出部2
aが側壁と下壁に挿着される。
モールド成形したあとは、ダムハ24と外部り−ド23
との間で切り落とされる。そうすると、外部リード23
を整形しなくても表面実装ができるパッケージ3が形成
され、本発明になる半導体装置の一例ができ上がる。
表面実装に際しては、膨出部2aの下面にはんだ付けを
行えばよく、従来のS O))などと全く互換性をもっ
た実装ができる。
実施例:2 外部リード23は、下方に膨出部2aと、上方に膨出部
2bを有する形状になっている。このような形状のリー
ドフレーム2は、裏表に膨出部2aと膨出部2bの夫々
に対応した出っ張りを有するように整形された異形材の
帯条を用いて、実施例1と同様にして製作される。
モールド成形して得られたパッケージ3は、2つの膨出
部2a、2bがそれぞれ側壁と下壁、側壁と−に壁から
突出した構成になっている。
表面実装に際しては、膨出部2aの下面にはんだ付けを
行えば、実施例1と同様に従来の例えばSOPと全(互
換性を有する実装ができる。
さらに、プリント板などに実装する際に、パッケージ3
を引っ繰り返して膨出部2bの下面にはんだ付けを行う
表面実装もできる。
この引っ繰り返して実装することは、例えば実装するプ
リント板の配線の関係から、パッケージ3を引っ繰り返
して実装したいとの顧客の要請に応えるもので、従来は
外部リード23の曲げ方を逆方向に整形しなければなら
なかった手間隙を無くすることができる。
こ−では、パッケージの形態としてSOPを例に述べた
が、例えばQ F Pの場合ならば、外部リードの膨出
部に対応した位置に、予め方形に出っ張りを設けた異形
材の帯条を加工すればよく、種々の変形が可能である。
〔発明の効果〕
従来のSOPなどに見られるような樹脂封止されたパッ
ケージの外部リードにおいては、変形する危惧があるた
め取り扱いには細心の注意が必要であり、それでも尚か
っ外部リードの変形による障害が間々起こっていたのに
対して、本発明によれば、外部リードが機械的に強いの
で少々の外力によっては変形しない外部リードを有する
半導体装置が実現できる。
従って、本発明は、今後まずます小型化されて外部リー
ドが細くなりピソヂも狭くなるf頃向にある樹脂封止パ
・ノケージからなる半導体装置の製造工程や実装工程に
おける歩留り向」−に寄与するところが大である。
【図面の簡単な説明】
第1図は本発明の一実施例の−・部切欠き斜視図、第2
図は第1図の要部の要部尋一部切欠き拡大斜視図、 第3図は本発明の他の実施例の要部の−・部切欠き拡大
斜視図、 第4図はsopの一例の一部切欠き斜視図、である。 図において、 1はチップ、 2はリードフレーム、 22は内部リード、 2a、2bば膨出部、 3ばパッケージ、 である。 21はステージ、 23は外部リード、

Claims (1)

  1. 【特許請求の範囲】 1)チップ(1)と、リードフレーム(2)と、パッケ
    ージ(3)を有し、 前記チップ(1)は、前記リードフレーム(2)の、ス
    テージ(21)にマウントされ、内部リード(22)に
    ワイヤボンディングされているものであり、前記パッケ
    ージ(3)は、前記チップ(1)と前記内部リード(2
    2)が樹脂封止されているものであり、前記リードフレ
    ーム(2)は、外部リード(23)の外方端部の下方に
    、厚みが該外部リード(23)の厚みよりも厚い膨出部
    (2a)を有し、かつ該膨出部(2a)が前記パッケー
    ジ(3)の側壁と下壁に樹脂封着されて外部に突出して
    いるものである ことを特徴とする半導体装置。 2)前記リードフレーム(2)は、外部リード(23)
    の外方端部の下方と上方のそれぞれに、厚みが該外部リ
    ード(23)の厚みよりも厚い膨出部(2a、2b)を
    有し、かつ該膨出部(2a、2b)が前記パッケージ(
    3)の側壁と下壁と上壁に樹脂封着されて外部に突出し
    ているものである 請求項1記載の半導体装置。
JP2162003A 1990-06-20 1990-06-20 半導体装置 Expired - Lifetime JP2754875B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2162003A JP2754875B2 (ja) 1990-06-20 1990-06-20 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2162003A JP2754875B2 (ja) 1990-06-20 1990-06-20 半導体装置

Publications (2)

Publication Number Publication Date
JPH0453252A true JPH0453252A (ja) 1992-02-20
JP2754875B2 JP2754875B2 (ja) 1998-05-20

Family

ID=15746194

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2162003A Expired - Lifetime JP2754875B2 (ja) 1990-06-20 1990-06-20 半導体装置

Country Status (1)

Country Link
JP (1) JP2754875B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5493151A (en) * 1993-07-15 1996-02-20 Kabushiki Kaisha Toshiba Semiconductor device, lead frame and method for manufacturing semiconductor devices
US6979886B2 (en) * 2002-01-31 2005-12-27 Siliconware Precision Industries Co., Ltd. Short-prevented lead frame and method for fabricating semiconductor package with the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5493151A (en) * 1993-07-15 1996-02-20 Kabushiki Kaisha Toshiba Semiconductor device, lead frame and method for manufacturing semiconductor devices
US5665651A (en) * 1993-07-15 1997-09-09 Kabushiki Kaisha Toshiba Process for encapsulating a semiconductor device and lead frame
US6979886B2 (en) * 2002-01-31 2005-12-27 Siliconware Precision Industries Co., Ltd. Short-prevented lead frame and method for fabricating semiconductor package with the same
US7410835B2 (en) 2002-01-31 2008-08-12 Siliconware Precision Industries Co., Ltd. Method for fabricating semiconductor package with short-prevented lead frame

Also Published As

Publication number Publication date
JP2754875B2 (ja) 1998-05-20

Similar Documents

Publication Publication Date Title
US6084292A (en) Lead frame and semiconductor device using the lead frame
US6753599B2 (en) Semiconductor package and mounting structure on substrate thereof and stack structure thereof
US20090045491A1 (en) Semiconductor package structure and leadframe thereof
JPH0453252A (ja) 半導体装置
WO2020112490A1 (en) Integrated circuit package including inward bent leads
JP5181537B2 (ja) モールドパッケージ
KR910000018B1 (ko) 리이드프레임을 갖춘 반도체장치 및 그 제조방법
JP2737373B2 (ja) リードフレーム及び集積回路の製造方法
CN218101253U (zh) 用于半导体器件的预模制引线框架和半导体器件
JP2001135767A (ja) 半導体装置およびその製造方法
JPH0653399A (ja) 樹脂封止型半導体装置
KR100819794B1 (ko) 리드프레임 및, 그것을 이용한 반도체 패키지 제조 방법
KR0129196B1 (ko) 별도의 실장용 리드를 갖는 반도체 패키지
KR100493038B1 (ko) 내부리드 끝단의 성능을 개선한 리드프레임 및 그 제조방법
US20130075885A1 (en) Lead frame and packaging method
JPH11233709A (ja) 半導体装置およびその製造方法ならびに電子装置
JP2527503B2 (ja) リ―ドフレ―ムおよびその製造方法
JP2504194B2 (ja) 樹脂封止型半導体装置の製造方法
JP3853235B2 (ja) リードフレーム
JPH0661378A (ja) 半導体装置
JPS63208257A (ja) リ−ドフレ−ム
KR200148118Y1 (ko) 적층형 반도체 패키지
JP3076948B2 (ja) リードフレームおよびこれを用いた半導体装置の製造方法
JPH05259357A (ja) フラットパッケージ半導体装置用リードフレーム
JPH08167688A (ja) リードフレーム