JPH02205352A - リードフレームおよびそれを用いた半導体装置 - Google Patents
リードフレームおよびそれを用いた半導体装置Info
- Publication number
- JPH02205352A JPH02205352A JP2534489A JP2534489A JPH02205352A JP H02205352 A JPH02205352 A JP H02205352A JP 2534489 A JP2534489 A JP 2534489A JP 2534489 A JP2534489 A JP 2534489A JP H02205352 A JPH02205352 A JP H02205352A
- Authority
- JP
- Japan
- Prior art keywords
- leads
- lead frame
- lead
- package
- section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 239000008188 pellet Substances 0.000 claims abstract description 17
- 239000011295 pitch Substances 0.000 abstract 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 9
- 239000011889 copper foil Substances 0.000 description 8
- 230000000694 effects Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000005219 brazing Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 238000004080 punching Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 241000272168 Laridae Species 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910001128 Sn alloy Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- JVPLOXQKFGYFMN-UHFFFAOYSA-N gold tin Chemical compound [Sn].[Au] JVPLOXQKFGYFMN-UHFFFAOYSA-N 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、リードフレームおよびそれを用いた半導体装
置に関し、特に、樹脂封止形半導体装置の多ビン化に適
用して有効な技術に関するものである。
置に関し、特に、樹脂封止形半導体装置の多ビン化に適
用して有効な技術に関するものである。
コンピュータを始めとする各種電子機器の多機能化、小
形化に伴い、半導体ペレットを封止するパッケージの多
ピン化および小形化が急速に進行している。
形化に伴い、半導体ペレットを封止するパッケージの多
ピン化および小形化が急速に進行している。
表面実装形半導体装置の一種であるQFP(quad
flat package) は、多ビン化や小形化
に適した樹脂封止形半導体装置として特に注目されてお
り、例えば入出力端子数200ビン以上、リード(アウ
ターリード部)間ピッチ0.5市前後のものが実用化さ
れつつある。上記QFPの多ビン化技術については、例
えば昭和63年12月12日、日経BP社発行、「日経
エレクトロニクスJP141〜P154に詳細な説明が
ある。
flat package) は、多ビン化や小形化
に適した樹脂封止形半導体装置として特に注目されてお
り、例えば入出力端子数200ビン以上、リード(アウ
ターリード部)間ピッチ0.5市前後のものが実用化さ
れつつある。上記QFPの多ビン化技術については、例
えば昭和63年12月12日、日経BP社発行、「日経
エレクトロニクスJP141〜P154に詳細な説明が
ある。
本発明者の検討によれば、上記した従来のQFPは、リ
ード間ピッチをさらに狭小化するには限界があるため、
例えば300〜400ピン以上の超多ピンを実現するこ
とは極めて困難である。
ード間ピッチをさらに狭小化するには限界があるため、
例えば300〜400ピン以上の超多ピンを実現するこ
とは極めて困難である。
すなわち、QFPを始めとする樹脂封止形半導体装置は
、一般にリードフレームのタブ(グイパッド部)に半導
体ペレットを銀ペーストなどで接合し、ペレットのポン
ディングパッドとリードフレームのインナーリード部と
を金などのワイヤで電気的に接続した後、トランスファ
モールドでパッケージを成形し、続いてアウターリード
部を折り曲げ形成して組立てられる。
、一般にリードフレームのタブ(グイパッド部)に半導
体ペレットを銀ペーストなどで接合し、ペレットのポン
ディングパッドとリードフレームのインナーリード部と
を金などのワイヤで電気的に接続した後、トランスファ
モールドでパッケージを成形し、続いてアウターリード
部を折り曲げ形成して組立てられる。
上記リードフレームは、銅などの薄板をエツチングやプ
レスで加工したものであるが、リードをパターン形成す
る際の加工精度は、リードフレームの板厚によって規定
されるため、リード間ピッチを狭小化するためには、そ
の板厚を薄くしなければならない。
レスで加工したものであるが、リードをパターン形成す
る際の加工精度は、リードフレームの板厚によって規定
されるため、リード間ピッチを狭小化するためには、そ
の板厚を薄くしなければならない。
ところが、リードフレームの板厚を薄くすると、その強
度が低下して容易に変形し易(なるため、搬送時のハン
ドリングが困難になったり、モールド時のレジン流動に
よるインナーリード部の逃げ(ロケーション)に起因す
るリード間の短絡が発生し易くなったりする。このよう
な理由から、現状のパッケージ組立て技術では、リード
フレームの板厚は150μm程度が限界であり、従って
、例えば外径寸法が40mm口程度0パッケージの場合
、その入出力端子数は、200〜250ピン程度が限界
となる。
度が低下して容易に変形し易(なるため、搬送時のハン
ドリングが困難になったり、モールド時のレジン流動に
よるインナーリード部の逃げ(ロケーション)に起因す
るリード間の短絡が発生し易くなったりする。このよう
な理由から、現状のパッケージ組立て技術では、リード
フレームの板厚は150μm程度が限界であり、従って
、例えば外径寸法が40mm口程度0パッケージの場合
、その入出力端子数は、200〜250ピン程度が限界
となる。
本発明は、上記した問題点に着目してなされたものであ
り、その目的は、樹脂封止形半導体装置のパッケージの
多ビン化を促進することができる技術を提供することに
ある。
り、その目的は、樹脂封止形半導体装置のパッケージの
多ビン化を促進することができる技術を提供することに
ある。
また、本発明の他の目的は、樹脂封止形半導体装置のパ
ッケージを小形化を促進することができる技術を提供す
ることにある。
ッケージを小形化を促進することができる技術を提供す
ることにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。
明細書の記述および添付図面から明らかになるであろう
。
本願にふいて開示される発明のうち、代表的なものの概
要を簡単に説明すれば、次のとおりである。
要を簡単に説明すれば、次のとおりである。
すなわち、請求項1記載の発明は、絶縁板の一面にリー
ドをパターン形成したインナー部と、枠部の内周に沿っ
てリードをパターン形成したアウター部とを別個に形成
し、上記インナー部の+J−ドとアウター部のリードと
を接合したリードフレームである。
ドをパターン形成したインナー部と、枠部の内周に沿っ
てリードをパターン形成したアウター部とを別個に形成
し、上記インナー部の+J−ドとアウター部のリードと
を接合したリードフレームである。
請求項2記載の発明は、前記インナー部の絶縁板に半導
体ペレットを接合し、この半導体ペレットのボンディン
グバットと上記インナー部のリードとをワイヤを介して
電気的に接続した樹脂封止形の半導体装置である。
体ペレットを接合し、この半導体ペレットのボンディン
グバットと上記インナー部のリードとをワイヤを介して
電気的に接続した樹脂封止形の半導体装置である。
請求項1.2記載の発明によれば、インナー部のリード
が絶縁板により補強され、その変形が防止されるので、
リードの板厚を薄くすることができる。従って、リード
の微細加工が可能となり、リード間ピッチを狭小化する
ことができるので、パッケージの多ビン化や小形化を実
現することができる。
が絶縁板により補強され、その変形が防止されるので、
リードの板厚を薄くすることができる。従って、リード
の微細加工が可能となり、リード間ピッチを狭小化する
ことができるので、パッケージの多ビン化や小形化を実
現することができる。
第1図は、本発明の一実施例であるリードフレームの平
面図、第2図は、このリードフレームのアウター部を示
す平面図、第3図は、このリードフレームのインナー部
を示す拡大平面図、第4図は、このリードフレームを用
いて製造した半導体装置の断面図である。
面図、第2図は、このリードフレームのアウター部を示
す平面図、第3図は、このリードフレームのインナー部
を示す拡大平面図、第4図は、このリードフレームを用
いて製造した半導体装置の断面図である。
第1図に示す本実施例のリードフレーム1は、アウター
部2とその内側のインナー部3とで構成されている。
部2とその内側のインナー部3とで構成されている。
アウター部2は、第2図に示すように、四角枠状をなす
枠部4と、その内周に沿ってパターン形成された複数の
リード2aと、これらのり−ド2aを支持するダム5と
を一体に形成したものである。このアウター部2は、例
えば厚さ150μmの銅箔をプレスで打ち抜いて製造し
たものである。
枠部4と、その内周に沿ってパターン形成された複数の
リード2aと、これらのり−ド2aを支持するダム5と
を一体に形成したものである。このアウター部2は、例
えば厚さ150μmの銅箔をプレスで打ち抜いて製造し
たものである。
インナー部3は、第3図に示すように、絶縁板6と、そ
の外周に沿ってパターン形成されたリード3aとで構成
されている。
の外周に沿ってパターン形成されたリード3aとで構成
されている。
絶縁板6は、例えば厚さ20〜30μmのポリイミド樹
脂からなり、その中央部が半導体ペレット7を搭載する
グイパッド部(タブ)となっている。この絶縁板6には
、その外周に沿ってスリット8が形成され、このスリッ
ト8から露出したリード3a上に後述するワイヤの一端
がボンディングされるようになっている。
脂からなり、その中央部が半導体ペレット7を搭載する
グイパッド部(タブ)となっている。この絶縁板6には
、その外周に沿ってスリット8が形成され、このスリッ
ト8から露出したリード3a上に後述するワイヤの一端
がボンディングされるようになっている。
リード3aは、前記アウター部2よりも薄い、例えば厚
さ50〜70μmの銅箔からなり、その線幅は、アウタ
ー部2のリード2aの線幅よりも狭くなっている。また
、リード3aの先端側(グイパッド部側)のピッチは、
リード2aのピッチよりも狭くなっている。
さ50〜70μmの銅箔からなり、その線幅は、アウタ
ー部2のリード2aの線幅よりも狭くなっている。また
、リード3aの先端側(グイパッド部側)のピッチは、
リード2aのピッチよりも狭くなっている。
上記インナー部2は、例えばパンチングでスリット8を
形成したポリイミド樹脂板に銅箔をラミネートした後、
この銅箔をエツチングしてリード3aをパターン形成し
たものである。この銅箔は、前記のように、アウター部
2を構成する銅箔よりも遥かに薄いため、リード3aの
線幅やピッチがアウター部2のリード2aよりも遥かに
微細であっても、高い加工精度でエツチングを行うこと
ができる。
形成したポリイミド樹脂板に銅箔をラミネートした後、
この銅箔をエツチングしてリード3aをパターン形成し
たものである。この銅箔は、前記のように、アウター部
2を構成する銅箔よりも遥かに薄いため、リード3aの
線幅やピッチがアウター部2のリード2aよりも遥かに
微細であっても、高い加工精度でエツチングを行うこと
ができる。
本実施例のリードフレーム1は、上記アウター部2のリ
ード2aの端部と、インナー部3のIJ +ド3aの端
部とを重ね合わせ、これら端部同士をろう接、または熱
圧接で接合したものであり、アウター部2のリード2a
が従来のリードフレームのアウターリード部に相当し、
インナー部′3のリード3aがインナーリード部に相当
する構成になっている。
ード2aの端部と、インナー部3のIJ +ド3aの端
部とを重ね合わせ、これら端部同士をろう接、または熱
圧接で接合したものであり、アウター部2のリード2a
が従来のリードフレームのアウターリード部に相当し、
インナー部′3のリード3aがインナーリード部に相当
する構成になっている。
このリードフレーム1は、前記した各部によって構成さ
れる単位フレームを複数配設した、例えば7連のものを
一体形成してなり、枠部4の所定箇所には、リードフレ
ーム1の搬送時や位置決め時のガイドとなるガイド孔9
がプレスなどによって形成されている。
れる単位フレームを複数配設した、例えば7連のものを
一体形成してなり、枠部4の所定箇所には、リードフレ
ーム1の搬送時や位置決め時のガイドとなるガイド孔9
がプレスなどによって形成されている。
第4図は、上記リードフレーム1を用いて製造した半導
体装置の一例である。
体装置の一例である。
この半導体装置は、例えばQFPであり、パッケージ1
0は、例えばシリコーン変性エポキシ樹脂にシリカなど
のフィラーを充填してその熱膨張係数をシリコンの熱膨
張係数に近づけた樹脂をトランスファモールドしたもの
である。
0は、例えばシリコーン変性エポキシ樹脂にシリカなど
のフィラーを充填してその熱膨張係数をシリコンの熱膨
張係数に近づけた樹脂をトランスファモールドしたもの
である。
パッケージ10の内部には、シリコン単結晶からなる半
導体ペレット7が封止されている。このペレット7は、
接着剤11を介して絶縁板6の中央部上面に搭載されて
いる。ペレット7は、その上面が集積回路形成面をなし
、この集積回路形成面には、例えばゲートアレイなどの
論理LSI(図示せず)が形成されている。
導体ペレット7が封止されている。このペレット7は、
接着剤11を介して絶縁板6の中央部上面に搭載されて
いる。ペレット7は、その上面が集積回路形成面をなし
、この集積回路形成面には、例えばゲートアレイなどの
論理LSI(図示せず)が形成されている。
ペレット7の外周に沿って配設されたポンディングパッ
ド12と、パッケージ10内に埋設されたインナー部3
のスリット8から露出したリード3aとの間には、金や
アルミニウムからなるワイヤ13がボンディングされて
いる。
ド12と、パッケージ10内に埋設されたインナー部3
のスリット8から露出したリード3aとの間には、金や
アルミニウムからなるワイヤ13がボンディングされて
いる。
インナー部3のリード3aの端部は、例えば金−錫合金
からなるろう材14を介してリード2aの一端に接合さ
れている。リード2aの他端は、パッケージ10の側面
から外方に延在され、例えばガルウィング状に折り曲げ
られている。
からなるろう材14を介してリード2aの一端に接合さ
れている。リード2aの他端は、パッケージ10の側面
から外方に延在され、例えばガルウィング状に折り曲げ
られている。
上記した構成からなる本実施例によれば、次のような効
果を得ることができる。
果を得ることができる。
(1)、リードフレーム1をアウター部2とインナー部
3とに分け、インナー部3のリード3aの厚さをアウタ
ー部2のリード2aの厚さよりも遥かに薄くしたので、
リード3aをパターン形成する際、高い加工精度が得ら
れる。
3とに分け、インナー部3のリード3aの厚さをアウタ
ー部2のリード2aの厚さよりも遥かに薄くしたので、
リード3aをパターン形成する際、高い加工精度が得ら
れる。
(2)、薄いリード3aを絶縁板6で補強したので、搬
送時などにおけるリード3aの変形を有効に防止するこ
とができる。また、リード3aは、一端が絶縁板6にラ
ミネートされ、他端が厚いリード2aにろう接されてい
るので、モールド時のレジン流動などによってリード3
a間が短絡する虞れもない。
送時などにおけるリード3aの変形を有効に防止するこ
とができる。また、リード3aは、一端が絶縁板6にラ
ミネートされ、他端が厚いリード2aにろう接されてい
るので、モールド時のレジン流動などによってリード3
a間が短絡する虞れもない。
(3)、上記(1〕、(2)により、リード3a間ピッ
チを狭小化することができるので、QFPの多ピン化、
小形化を促進することができる。
チを狭小化することができるので、QFPの多ピン化、
小形化を促進することができる。
以上、本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本発明は前記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
具体的に説明したが、本発明は前記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
前記実施例では、絶縁板に銅箔をラミネートした後、こ
の銅箔をエツチングしてインナー部のリードをパターン
形成したが、例えば蒸着法や電着法を用いて絶縁板の表
面に導電性薄膜を被着し、この導電性薄膜をエツチング
してインナー部のリードをパターン形成してもよい。
の銅箔をエツチングしてインナー部のリードをパターン
形成したが、例えば蒸着法や電着法を用いて絶縁板の表
面に導電性薄膜を被着し、この導電性薄膜をエツチング
してインナー部のリードをパターン形成してもよい。
また、パッケージ形態は、表面実装方式やピン挿入方式
の各種樹脂パッケージに広く適用することができる。
の各種樹脂パッケージに広く適用することができる。
本願にふいて開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
。
て得られる効果を簡単に説明すれば、下記の通りである
。
すなわち、絶縁板の一面にリードをパターン形成したイ
ンナー部と、枠部の内周に沿ってリードをパターン形成
したアウター部とが別個に形成されたリードフレームを
使用し、上記インナー部の絶縁板に半導体ペレットを接
合するとともに、この半導体ペレットのボンディングバ
ットと上記インナー部のリードとをワイヤを介して電気
的に接続した樹脂封止形の半導体装置とすることにより
、インナー部のリードをアウター部のリードよりも薄く
することができるので、リード間ピッチの狭小化が可能
となり、パッケージの多ビン化や小形化を実現すること
ができる。
ンナー部と、枠部の内周に沿ってリードをパターン形成
したアウター部とが別個に形成されたリードフレームを
使用し、上記インナー部の絶縁板に半導体ペレットを接
合するとともに、この半導体ペレットのボンディングバ
ットと上記インナー部のリードとをワイヤを介して電気
的に接続した樹脂封止形の半導体装置とすることにより
、インナー部のリードをアウター部のリードよりも薄く
することができるので、リード間ピッチの狭小化が可能
となり、パッケージの多ビン化や小形化を実現すること
ができる。
第1図は本発明の一実施例であるリードフレームの平面
図、 第2図はこのリードフレームのアウター部を示す平面図
、 第3図はこのリードフレームのインナー部を示す拡大平
面図、 第4図はこのリードフレームを用いて製造した半導体装
置の断面図である。 1・・・リードフレーム、2・・・アウター部、3・・
・インナー部、2a、3a・・・リード、4・・・枠部
、5・・・ダム、6.6a、6b。 工5・・・絶縁板、7・・・半導体ペレット、8・・・
スリット、9・・・ガイド孔、10・・・パッケージ、
11・・・接着剤、12・・・ポンディングパッド、1
3・・・ワイヤ、14・・・ろう材。 代理人 弁理士 筒 井 大 和 第 3 図 a 7: キ91イ本ツマレγト
図、 第2図はこのリードフレームのアウター部を示す平面図
、 第3図はこのリードフレームのインナー部を示す拡大平
面図、 第4図はこのリードフレームを用いて製造した半導体装
置の断面図である。 1・・・リードフレーム、2・・・アウター部、3・・
・インナー部、2a、3a・・・リード、4・・・枠部
、5・・・ダム、6.6a、6b。 工5・・・絶縁板、7・・・半導体ペレット、8・・・
スリット、9・・・ガイド孔、10・・・パッケージ、
11・・・接着剤、12・・・ポンディングパッド、1
3・・・ワイヤ、14・・・ろう材。 代理人 弁理士 筒 井 大 和 第 3 図 a 7: キ91イ本ツマレγト
Claims (1)
- 【特許請求の範囲】 1、絶縁板の一面にリードをパターン形成したインナー
部と、枠部の内周に沿ってリードをパターン形成したア
ウター部とを別個に形成し、前記インナー部のリードと
前記アウター部のリードとを接合してなるリードフレー
ム。 2、請求項1記載のリードフレームを用いた樹脂封止形
の半導体装置であって、前記インナー部の絶縁板に半導
体ペレットを接合し、前記半導体ペレットのボンディン
グパットとインナー部のリードとをワイヤを介して電気
的に接続してなる半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2534489A JPH02205352A (ja) | 1989-02-03 | 1989-02-03 | リードフレームおよびそれを用いた半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2534489A JPH02205352A (ja) | 1989-02-03 | 1989-02-03 | リードフレームおよびそれを用いた半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02205352A true JPH02205352A (ja) | 1990-08-15 |
Family
ID=12163271
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2534489A Pending JPH02205352A (ja) | 1989-02-03 | 1989-02-03 | リードフレームおよびそれを用いた半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02205352A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03145145A (ja) * | 1989-10-30 | 1991-06-20 | Ibiden Co Ltd | 電子部品搭載用基板 |
-
1989
- 1989-02-03 JP JP2534489A patent/JPH02205352A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03145145A (ja) * | 1989-10-30 | 1991-06-20 | Ibiden Co Ltd | 電子部品搭載用基板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5014113A (en) | Multiple layer lead frame | |
TWI453838B (zh) | 具有散熱器之無引線封裝 | |
US20090004774A1 (en) | Method of multi-chip packaging in a tsop package | |
US6753599B2 (en) | Semiconductor package and mounting structure on substrate thereof and stack structure thereof | |
JPH08186151A (ja) | 半導体装置及びその製造方法 | |
KR100226335B1 (ko) | 플라스틱 성형회로 패키지 | |
US6753597B1 (en) | Encapsulated semiconductor package including chip paddle and leads | |
EP0458469A1 (en) | Composite lead frame and semiconductor device using the same | |
JPH05267555A (ja) | 半導体装置およびその製造方法並びにそれに使用されるリードフレームおよびその製造方法 | |
JP3029736B2 (ja) | 混成集積回路装置の製造方法 | |
JP2003023133A (ja) | リードフレームおよびそれを用いた樹脂封止型半導体装置ならびにその製造方法 | |
JPH0817870A (ja) | 半導体装置 | |
JPH02205352A (ja) | リードフレームおよびそれを用いた半導体装置 | |
JPH11297917A (ja) | 半導体装置及びその製造方法 | |
KR20020085102A (ko) | 칩 적층형 반도체 패키지 | |
JP3576228B2 (ja) | 表面実装型半導体装置 | |
JPH03104141A (ja) | 半導体装置 | |
JPH07183425A (ja) | 半導体装置とその製造方法 | |
JPH03161957A (ja) | 半導体装置 | |
JP3153185B2 (ja) | 半導体装置 | |
JPH02180061A (ja) | リードフレームおよび半導体装置 | |
JP2927066B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
KR200159861Y1 (ko) | 반도체 패키지 | |
JPH0214558A (ja) | 半導体集積回路装置 | |
JPH03237747A (ja) | 半導体装置 |