JPS63263808A - 双方向性増幅器 - Google Patents
双方向性増幅器Info
- Publication number
- JPS63263808A JPS63263808A JP9880887A JP9880887A JPS63263808A JP S63263808 A JPS63263808 A JP S63263808A JP 9880887 A JP9880887 A JP 9880887A JP 9880887 A JP9880887 A JP 9880887A JP S63263808 A JPS63263808 A JP S63263808A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- signal
- terminal
- transistors
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000002457 bidirectional effect Effects 0.000 title claims description 6
- 239000003990 capacitor Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は双方向性信号増幅器に関する。
従来の双方向性信号増幅器は、第３図に示すように、２
つの信号増幅器１および２と、２つのスイッチ３および
４より構成され、信号を端子１０よシ入力して端子１１
より出力したいときには、スイッチ３の端子ｌＯと信号
増幅器１の入力６とをシ＊−） Ｌ、、かつスイッチ４
の端子１１と信号増幅器１の出カフとをシラートし、ま
た、信号を端子１１から入力して端子１０よプ出力した
いときには、スイッチ４の端子１１と信号増幅器２の入
カフとをシｖｒ−トし、かつスイッチ３の端子１０と信
号増幅器２の出力８とをショートさせている。
つの信号増幅器１および２と、２つのスイッチ３および
４より構成され、信号を端子１０よシ入力して端子１１
より出力したいときには、スイッチ３の端子ｌＯと信号
増幅器１の入力６とをシ＊−） Ｌ、、かつスイッチ４
の端子１１と信号増幅器１の出カフとをシラートし、ま
た、信号を端子１１から入力して端子１０よプ出力した
いときには、スイッチ４の端子１１と信号増幅器２の入
カフとをシｖｒ−トし、かつスイッチ３の端子１０と信
号増幅器２の出力８とをショートさせている。
上述した従来の双方向性信号増幅器は、信号の流れの方
向を切り換えるためには、スイッチを２つ使用しなけれ
ばならず、また、仮に電子スイッチを用いたとしても、
ＩＣ化しようとすると、スイッチの部分を同−ＩＣ上に
搭載することが難しく、増幅器の人出端子を外に出す必
要もあり、ビン数の増大になるという欠点がある。
向を切り換えるためには、スイッチを２つ使用しなけれ
ばならず、また、仮に電子スイッチを用いたとしても、
ＩＣ化しようとすると、スイッチの部分を同−ＩＣ上に
搭載することが難しく、増幅器の人出端子を外に出す必
要もあり、ビン数の増大になるという欠点がある。
上述した従来の双方向性信号増幅器に対し、本発明は、
外から直流電圧を与えることによって信号の方向性を切
り換ることができるという独創的内容を有する。
外から直流電圧を与えることによって信号の方向性を切
り換ることができるという独創的内容を有する。
本発明のトランジスタ回路は第１トランジスタと第２ト
ランジスタを含み、該第１トランジスタのコレクタに第
１の負荷が接続され、第１．第２トランジスタの共通エ
ミッタは第１のインピーダンスを介して接地され、この
共通エミッタは第２のインピーダンスを介して第１の入
出力端子に接続された第１差動回路と、 第３トランジスタと第４トツンジスタを含み、第４トラ
ンジスタのコレクタには第２の負荷が接続され、第３．
第４トランジスタの共通エミッタは第３のインピーダン
スを介して接地され、この共通エミッタは第４のインピ
ーダンスを介して第２の入出力端子に接続された第２差
動回路と、第２トランジスタのベースにコレクタが接続
され、かつエミッタが接地された第５トランジスタと、 第３トランジスタのペースにコレクタが接続されかつエ
ミッタが接地された第６トランジスタとを有し、第１ト
ランジスタのコレクタは第３トランジスタのペースに接
続され、かつ第４トランジスタのコレクタは第２トラン
ジスタのベースに接続され、 さらに、第１．第４．第５．第６の各トランジスタのベ
ースには、外部入力端子の信号に応答して第１および第
５の各トランジスタまたは第４および第６の各トランジ
スタの一方の組を排他的にオンオフするような制御信号
を供給する制御回路を設けたことを特徴とする。
ランジスタを含み、該第１トランジスタのコレクタに第
１の負荷が接続され、第１．第２トランジスタの共通エ
ミッタは第１のインピーダンスを介して接地され、この
共通エミッタは第２のインピーダンスを介して第１の入
出力端子に接続された第１差動回路と、 第３トランジスタと第４トツンジスタを含み、第４トラ
ンジスタのコレクタには第２の負荷が接続され、第３．
第４トランジスタの共通エミッタは第３のインピーダン
スを介して接地され、この共通エミッタは第４のインピ
ーダンスを介して第２の入出力端子に接続された第２差
動回路と、第２トランジスタのベースにコレクタが接続
され、かつエミッタが接地された第５トランジスタと、 第３トランジスタのペースにコレクタが接続されかつエ
ミッタが接地された第６トランジスタとを有し、第１ト
ランジスタのコレクタは第３トランジスタのペースに接
続され、かつ第４トランジスタのコレクタは第２トラン
ジスタのベースに接続され、 さらに、第１．第４．第５．第６の各トランジスタのベ
ースには、外部入力端子の信号に応答して第１および第
５の各トランジスタまたは第４および第６の各トランジ
スタの一方の組を排他的にオンオフするような制御信号
を供給する制御回路を設けたことを特徴とする。
次に本発明について図面を参照して説明する。
第１図は本発明の第１の実施例を示す回路図であり、６
つのトランジスタ１０７，１０８，１０９゜１１０．１
１１および１１２と、６つの負荷１０１゜１０２．１０
３，１０４，１０５および１０６と、制御回路１１３よ
シ構成されている。
つのトランジスタ１０７，１０８，１０９゜１１０．１
１１および１１２と、６つの負荷１０１゜１０２．１０
３，１０４，１０５および１０６と、制御回路１１３よ
シ構成されている。
制御回路１１３は、外部入力端子１１６に入力される信
号に応じてトランジスタ１０７，１１１とトランジスタ
１１０，１１２のいずれか２つのトランジスタをオン、
オフする。今、トランジスタ１０７．１１１がオンする
ように外部入力端子１１６に信号が入力されたとして、
信号源１１７が端子１１４に接続され、端子１１４に入
力信号は、負荷１０１，１０２，１０４と、トランジス
タ１０７とにより構成される増幅器で増幅されその利得
は負荷１０１，１０２の抵抗値をＲ、ｏ、 、 Ｒ、、
、とすると、几１ｏ鵞／几ｔｏｔとなる。
号に応じてトランジスタ１０７，１１１とトランジスタ
１１０，１１２のいずれか２つのトランジスタをオン、
オフする。今、トランジスタ１０７．１１１がオンする
ように外部入力端子１１６に信号が入力されたとして、
信号源１１７が端子１１４に接続され、端子１１４に入
力信号は、負荷１０１，１０２，１０４と、トランジス
タ１０７とにより構成される増幅器で増幅されその利得
は負荷１０１，１０２の抵抗値をＲ、ｏ、 、 Ｒ、、
、とすると、几１ｏ鵞／几ｔｏｔとなる。
この増幅器で増幅された信号は、トランジスタ１０９と
負荷１０５によって構成されるエミッタフォロアを通っ
て、トランジスタ１０９のエミッタより出力され、負荷
１０６を通りて端子１１５に出力される。
負荷１０５によって構成されるエミッタフォロアを通っ
て、トランジスタ１０９のエミッタより出力され、負荷
１０６を通りて端子１１５に出力される。
トランジスタ１０７と１１１はオン、トランジスタ１１
０と１１２はオフであるので、トランジスタ１０Ｂのペ
ースは、トランジスタ１１１の飽和電圧レベルであシ、
トランジスタ１０７と差動回路を形成しているため、ト
ランジスタ１０８はオフ、トランジスタ１０９はトラン
ジスタ１１０がオフのためオンとなる。
０と１１２はオフであるので、トランジスタ１０Ｂのペ
ースは、トランジスタ１１１の飽和電圧レベルであシ、
トランジスタ１０７と差動回路を形成しているため、ト
ランジスタ１０８はオフ、トランジスタ１０９はトラン
ジスタ１１０がオフのためオンとなる。
次に、トランジスタ１０７，１１１がオフで、トランジ
スタ１１０，１１２がオンするように、外部入力端子１
１６に信号が入力されたとする。信号源１１７は端子１
１４からはずし、端子１１５に接続する。
スタ１１０，１１２がオンするように、外部入力端子１
１６に信号が入力されたとする。信号源１１７は端子１
１４からはずし、端子１１５に接続する。
この場合には、トランジスタ１１０，１１２がオンして
いるので、トランジスタ１０９０ペースはトランジスタ
１１２の飽和電圧レベルであり、トランジスタ１０９は
トランジスタ１１０と差動回路を形成しているので、ト
ランジスタ１０９はオフとなる。
いるので、トランジスタ１０９０ペースはトランジスタ
１１２の飽和電圧レベルであり、トランジスタ１０９は
トランジスタ１１０と差動回路を形成しているので、ト
ランジスタ１０９はオフとなる。
従って、端子１１５に入力される入力信号は、負荷１０
３，１０５，１０６とトランジスタ１１０よシなる増幅
器で増幅され、トランジスタ１０８のベースに入力され
る。トランジスタ１０７はオフのため、トランジスタ１
０８はオンとなる。従ってトランジスタ１０８のベース
に入力された信号は、トランジスタ１０８と負荷１０４
とで構成されるエミッタフォロアを通って、トランジス
タ１０８のエミッタに出力され、負荷１０１を通って端
子１０４に出力される。
３，１０５，１０６とトランジスタ１１０よシなる増幅
器で増幅され、トランジスタ１０８のベースに入力され
る。トランジスタ１０７はオフのため、トランジスタ１
０８はオンとなる。従ってトランジスタ１０８のベース
に入力された信号は、トランジスタ１０８と負荷１０４
とで構成されるエミッタフォロアを通って、トランジス
タ１０８のエミッタに出力され、負荷１０１を通って端
子１０４に出力される。
以上のようにして、外部入力端子１１６に入力する信号
に♂じて、信号が端子１１４から端子１１５へ、また端
子１１５から端子１１４の双方向に増幅される。
に♂じて、信号が端子１１４から端子１１５へ、また端
子１１５から端子１１４の双方向に増幅される。
第２図は、本発明の第２の実施例の回路図であ）、差動
回路２２７，２２８，２２９と、トランジスタ２１５，
２１６と、抵抗器２０１，２０２，２０３゜２０４．２
０５，２０６，２０７，２０８，２０９，２１０゜２２
９と、コンデンサ２２１，２２３と、コイル２２２と、
定電流源２１９．信号源２３０．電圧源２２０．端子２
２４，２２５．外部入力端子２２６よ多構成される。
回路２２７，２２８，２２９と、トランジスタ２１５，
２１６と、抵抗器２０１，２０２，２０３゜２０４．２
０５，２０６，２０７，２０８，２０９，２１０゜２２
９と、コンデンサ２２１，２２３と、コイル２２２と、
定電流源２１９．信号源２３０．電圧源２２０．端子２
２４，２２５．外部入力端子２２６よ多構成される。
電圧源２２０の電圧をｖｌとし、外部入力端子２２６に
Ｖｌ＜Ｖ２なる電圧■２を印加すると、トランジスタ２
１８がオフし、トランジスタ２１７はオンするため、ト
ランジスタ２１１と２１５のベースにはそれぞれバイア
ス電圧が与えられ、一方トランジスタ２１８はオフして
いるので、トランジスタ２１４と２１６のベースには電
圧は与えられないのでトランジスタ２１１と２１５はオ
ン、トランジスタ２１４と２１６はオフとなる。
Ｖｌ＜Ｖ２なる電圧■２を印加すると、トランジスタ２
１８がオフし、トランジスタ２１７はオンするため、ト
ランジスタ２１１と２１５のベースにはそれぞれバイア
ス電圧が与えられ、一方トランジスタ２１８はオフして
いるので、トランジスタ２１４と２１６のベースには電
圧は与えられないのでトランジスタ２１１と２１５はオ
ン、トランジスタ２１４と２１６はオフとなる。
このとき、信号源２３０が端子２２４に接続されると、
端子２２４に入力される入力信号は、トランジスタ２１
１と、抵抗器２０１，２０２，２０４と、コンデンサ２
２１と、コイル２２２とＫよ多構成される増幅器で増幅
され、この増幅器の出力は、トランジスタ２１３０ペー
スに入力される。
端子２２４に入力される入力信号は、トランジスタ２１
１と、抵抗器２０１，２０２，２０４と、コンデンサ２
２１と、コイル２２２とＫよ多構成される増幅器で増幅
され、この増幅器の出力は、トランジスタ２１３０ペー
スに入力される。
トランジスタ２１４はオフのため、トランジスタ２１３
と抵抗器２０３はエミッタ７オロアとして動作し、この
エミッタ７オロアの出力点は抵抗器２０６を介して端子
２２５に出力される。この際抵抗器２０１，２０４の各
抵抗値を几別、几冨０４とシ、コンデンサ２２１．コイ
ル２２２の各位を０２！１ ＋ Ｉ’ ２０とし、端子
２２４に入力される入力信号の電圧Ｖ・とすると、端子
２２５の出力電圧Ｖｉは（ω＝２πｆ、ｆは入力信号の
周波数）となシ、入力信号に対し、イコライズ特性をも
たすことができる。
と抵抗器２０３はエミッタ７オロアとして動作し、この
エミッタ７オロアの出力点は抵抗器２０６を介して端子
２２５に出力される。この際抵抗器２０１，２０４の各
抵抗値を几別、几冨０４とシ、コンデンサ２２１．コイ
ル２２２の各位を０２！１ ＋ Ｉ’ ２０とし、端子
２２４に入力される入力信号の電圧Ｖ・とすると、端子
２２５の出力電圧Ｖｉは（ω＝２πｆ、ｆは入力信号の
周波数）となシ、入力信号に対し、イコライズ特性をも
たすことができる。
次に、外部入力端子２２６にＶｌ＞Ｖ３なる電圧ｖ３を
印加すると、トランジスタ２１８がオンし、トランジス
タ２１７がオフするため、トランジスタ２１４と２１６
のそれぞれのベースにバイアス電圧が与えられ、一方ト
ランジスタ２１７はオフしているので、トランジスタ２
１１と２１５のベースにはバイアス電圧は与えられない
のでトランジスタ２１４と２１６はオン、トランジスタ
２１１と２１５はオフとなる。
印加すると、トランジスタ２１８がオンし、トランジス
タ２１７がオフするため、トランジスタ２１４と２１６
のそれぞれのベースにバイアス電圧が与えられ、一方ト
ランジスタ２１７はオフしているので、トランジスタ２
１１と２１５のベースにはバイアス電圧は与えられない
のでトランジスタ２１４と２１６はオン、トランジスタ
２１１と２１５はオフとなる。
このとき信号源２３０が端子２２５に接続されると、端
子２２５に入力される入力信号は、トランジスタ２１４
と、抵抗器２０６，２０３，２０５と、コンデンサ２２
３よりなる増＋［器で増幅され、この増幅器の出力点は
トランジスタ２１２０ベースに入力されるう トランジスタ２１１はオフのため、トランジスタ２１２
と抵抗器２０２はエミッタフォロアとして動作し、この
エミッタフォロアの出力点は抵抗器２０１を介して端子
２２４に出力される。この際、抵抗！２０６，２０５の
各抵抗値をＲ，ｏ、、几ｗａｓとし、コンデンサ２２３
の値を０２２９とし、端子２２５に入力される入力信号
の電圧をｖｉｎとすると、端・子２２４の出力電圧Ｖ。
子２２５に入力される入力信号は、トランジスタ２１４
と、抵抗器２０６，２０３，２０５と、コンデンサ２２
３よりなる増＋［器で増幅され、この増幅器の出力点は
トランジスタ２１２０ベースに入力されるう トランジスタ２１１はオフのため、トランジスタ２１２
と抵抗器２０２はエミッタフォロアとして動作し、この
エミッタフォロアの出力点は抵抗器２０１を介して端子
２２４に出力される。この際、抵抗！２０６，２０５の
各抵抗値をＲ，ｏ、、几ｗａｓとし、コンデンサ２２３
の値を０２２９とし、端子２２５に入力される入力信号
の電圧をｖｉｎとすると、端・子２２４の出力電圧Ｖ。
′は、
（ω＝２πｆ、ｆは入力信号の周波数）となり、入力信
号に対し、先の入力信号と異なるイコライズ特性をもた
すことができる。すなわち、外部入力信号の方向が変化
するだけで異なるイコライズ特性をもたすことができる
。
号に対し、先の入力信号と異なるイコライズ特性をもた
すことができる。すなわち、外部入力信号の方向が変化
するだけで異なるイコライズ特性をもたすことができる
。
以上、説明してきたように１本発明は、外から直流電圧
を印加することにより、信号の流れの方向を切シ換える
ことができるので、外側にメカスイッチを付ける必要も
なく部品数の削減できるため、ＩＣ化に適した回路とな
りておシ、かつ増幅器の入出力端子は共用となっている
ため、ピン数を削減することもできる。さらに、負荷イ
ンピーダンスをかえることにより、増幅器の電圧利得の
みならず、周波数特性を変えてやることができ、信号の
方向で、異なる周波数特性をもたせることもできるとい
う効果がある。
を印加することにより、信号の流れの方向を切シ換える
ことができるので、外側にメカスイッチを付ける必要も
なく部品数の削減できるため、ＩＣ化に適した回路とな
りておシ、かつ増幅器の入出力端子は共用となっている
ため、ピン数を削減することもできる。さらに、負荷イ
ンピーダンスをかえることにより、増幅器の電圧利得の
みならず、周波数特性を変えてやることができ、信号の
方向で、異なる周波数特性をもたせることもできるとい
う効果がある。
第１図は本発明の第１の実施例を示す回路図、第２図は
本発明の第２の実施例を示す回路図および第３図は従来
例を示す回路図である。 １．２・・・・・・信号増幅器、３，４・・・・・・ス
イッチ、１０７．１０８，１０９，１１０，１１１，１
１２，２１１゜２１２．２１３，２１４，２１５，２１
６，２１７，２１８・・・・・・トランジスタ、１０１
，１０２，１０３，１０４，１０５゜１０６．２０１，
２０２，２０３，２０４，２０５，２０６゜２０７．２
０８，２０９，２１０，２２９・・・・・・抵抗器、２
２１゜２２３・・・・・・コンデンサ、２２２・・・・
・・コイル、２１９・・・・・・定電流源、２２０・・
・・・・電圧源、１１７，２３０・・・・・・信号源、
１１３・・・・・・制御回路、１０，１１，１１４゜１
１５．２２４，２２５・・・・・・端子、５，７・・・
・・・入力、４゜６・・・・・・出力、１１６，２２６
・・・・・・外部入力端子。
本発明の第２の実施例を示す回路図および第３図は従来
例を示す回路図である。 １．２・・・・・・信号増幅器、３，４・・・・・・ス
イッチ、１０７．１０８，１０９，１１０，１１１，１
１２，２１１゜２１２．２１３，２１４，２１５，２１
６，２１７，２１８・・・・・・トランジスタ、１０１
，１０２，１０３，１０４，１０５゜１０６．２０１，
２０２，２０３，２０４，２０５，２０６゜２０７．２
０８，２０９，２１０，２２９・・・・・・抵抗器、２
２１゜２２３・・・・・・コンデンサ、２２２・・・・
・・コイル、２１９・・・・・・定電流源、２２０・・
・・・・電圧源、１１７，２３０・・・・・・信号源、
１１３・・・・・・制御回路、１０，１１，１１４゜１
１５．２２４，２２５・・・・・・端子、５，７・・・
・・・入力、４゜６・・・・・・出力、１１６，２２６
・・・・・・外部入力端子。
Claims (1)
- 【特許請求の範囲】 第１トランジスタと第２トランジスタを含み、該第１ト
ランジスタのコレクタに第１の負荷が接続され、第１、
第２トランジスタの共通エミッタは第１のインピーダン
スを介して接地され、該共通エミッタは第２のインピー
ダンスを介して第１の入出力端子に接続された第１差動
回路と、第３トランジスタと第４トランジスタを含み、
該第４トランジスタのコレクタには第２の負荷が接続さ
れ、第３、第４トランジスタの共通エミッタは第３のイ
ンピーダンスを介して接地され、該共通エミッタは第４
のインピーダンスを介して第２の入出力端子に接続され
た第２差動回路と、前記第２トランジスタのベースにコ
レクタが接続され、かつエミッタが接地された第５トラ
ンジスタと、 前記第３トランジスタのベースにコレクタが接続されか
つエミッタが接地された第６トランジスタ とを有し、前記第１トランジスタのコレクタは前記第３
トランジスタのベースに接続され、かつ前記第４トラン
ジスタのコレクタは前記第２トランジスタのベースに接
続され、 さらに、前記第１、第４、第５、第６の各トランジスタ
のベースには、外部入力端子の信号に応答して第１およ
び第５の各トランジスタまたは第４および第６の各トラ
ンジスタの一方の組を排他的にオンオフするような制御
信号を供給する制御回路を設けたことを特徴とする双方
向性増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62098808A JPH07118620B2 (ja) | 1987-04-21 | 1987-04-21 | 双方向性増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62098808A JPH07118620B2 (ja) | 1987-04-21 | 1987-04-21 | 双方向性増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63263808A true JPS63263808A (ja) | 1988-10-31 |
| JPH07118620B2 JPH07118620B2 (ja) | 1995-12-18 |
Family
ID=14229635
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62098808A Expired - Lifetime JPH07118620B2 (ja) | 1987-04-21 | 1987-04-21 | 双方向性増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07118620B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018515037A (ja) * | 2015-05-07 | 2018-06-07 | クアルコム，インコーポレイテッド | 出力カプラを有する低雑音増幅器モジュール |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5696512A (en) * | 1979-12-29 | 1981-08-04 | Fujitsu Ltd | Duplex cable driving circuit |
-
1987
- 1987-04-21 JP JP62098808A patent/JPH07118620B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5696512A (en) * | 1979-12-29 | 1981-08-04 | Fujitsu Ltd | Duplex cable driving circuit |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018515037A (ja) * | 2015-05-07 | 2018-06-07 | クアルコム，インコーポレイテッド | 出力カプラを有する低雑音増幅器モジュール |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07118620B2 (ja) | 1995-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950022046A (ko) | 가변 이득 전압 신호 증폭기 및 그 이용 방법 | |
| JPS62199105A (ja) | 集積型低周波数電力増幅器 | |
| US4227095A (en) | Deviation driver circuit | |
| US4879522A (en) | Integrated complementary push-pull B final stage | |
| JPS6184913A (ja) | 高域通過回路装置 | |
| JPS63263808A (ja) | 双方向性増幅器 | |
| JPS59207712A (ja) | 増幅器 | |
| US3399277A (en) | Signal translating circuit | |
| JPH0527282B2 (ja) | ||
| US6556078B2 (en) | Integrated low-corner frequency high pass filter circuit | |
| JPH0225286B2 (ja) | ||
| JPS6199405A (ja) | Ｄｃオフセツト電圧補正回路 | |
| JPH1079642A (ja) | フィルタ回路 | |
| JPS6336747Y2 (ja) | ||
| JPH084731Y2 (ja) | 周波数特性選択回路 | |
| KR890007654Y1 (ko) | 공진 차동 증폭회로 | |
| JP2752019B2 (ja) | 液晶表示装置用ガンマ補正回路 | |
| JPS62154807A (ja) | 差動増幅回路 | |
| JPS62118621A (ja) | 差動増幅回路 | |
| JPS6229924B2 (ja) | ||
| JPH048006A (ja) | 利得切替増幅回路 | |
| JPS58106909A (ja) | フイルタ回路 | |
| JPS6259485B2 (ja) | ||
| JPH0380706A (ja) | 演算増幅器 | |
| JPS6096905A (ja) | トランジスタ回路 |