JP2018515037A - 出力カプラを有する低雑音増幅器モジュール - Google Patents

出力カプラを有する低雑音増幅器モジュール Download PDF

Info

Publication number
JP2018515037A
JP2018515037A JP2017557171A JP2017557171A JP2018515037A JP 2018515037 A JP2018515037 A JP 2018515037A JP 2017557171 A JP2017557171 A JP 2017557171A JP 2017557171 A JP2017557171 A JP 2017557171A JP 2018515037 A JP2018515037 A JP 2018515037A
Authority
JP
Japan
Prior art keywords
signal
output
output terminal
output terminals
lna
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017557171A
Other languages
English (en)
Other versions
JP2018515037A5 (ja
Inventor
ライ・カン・リュン
ケヴィン・シ・ホアイ・ワン
ドンリン・パン
チーウチャーン・ナラソン
Original Assignee
クアルコム，インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by クアルコム，インコーポレイテッド filed Critical クアルコム，インコーポレイテッド
Publication of JP2018515037A publication Critical patent/JP2018515037A/ja
Publication of JP2018515037A5 publication Critical patent/JP2018515037A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0277—Selecting one or more amplifiers from a plurality of amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/62—Two-way amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B17/00—Monitoring; Testing
    • H04B17/20—Monitoring; Testing of receivers
    • H04B17/21—Monitoring; Testing of receivers for calibration; for correcting measurements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W24/00—Supervisory, monitoring or testing arrangements
    • H04W24/02—Arrangements for optimising operational condition
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/111—Indexing scheme relating to amplifiers the amplifier being a dual or triple band amplifier, e.g. 900 and 1800 MHz, e.g. switched or not switched, simultaneously or not
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/20—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F2203/21—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F2203/211—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H03F2203/21106—An input signal being distributed in parallel over the inputs of a plurality of power amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/20—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F2203/21—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F2203/211—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H03F2203/21142—Output signals of a plurality of power amplifiers are parallel combined to a common output
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/20—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F2203/21—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F2203/211—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H03F2203/21145—Output signals are combined by switching a plurality of paralleled power amplifiers to a common output

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Transceivers (AREA)
  • Amplifiers (AREA)

Abstract

出力カプラを有する増幅器モジュールを開示する。増幅器モジュールは、複数の入力端子と2つ以上の出力端子とを含んでもよい。各入力端子は、独立した増幅器の入力に結合されてもよい。独立した増幅器からの出力が、2つ以上の出力端子に結合されてもよい。増幅器モジュールは、2つ以上の出力端子を互いに結合するための出力カプラを含んでもよい。信号が、第1の出力端子によって受信されてもよく、出力カプラによって第2の出力端子に結合されてもよい。いくつかの実施形態では、2つ以上の出力端子が互いに結合されるときに、独立した増幅器は、非アクティブ化されるか、あるいは最小ゲイン構成において動作してもよい。

Description

例示的な実施形態は、概して増幅器に関し、具体的には出力カプラを有する構成可能な低雑音増幅器に関する。
ワイヤレス通信システムにおけるワイヤレスデバイス(たとえば、携帯電話またはスマートフォン)は、データを送受信して二方向通信を行う場合がある。ワイヤレスデバイスは、データ送信用のトランスミッタとデータ受信用のレシーバとを含んでもよい。データ送信の場合、トランスミッタは、データを含む無線周波数(RF)キャリア信号を変調して変調されたRF信号を生成し、変調されたRF信号を増幅して適切な出力電力レベルを有する送信RF信号を生成し、送信RF信号をアンテナを介して、たとえば基地局などの別のデバイスに送信してもよい。データ受信の場合、レシーバは、アンテナを介して受信RF信号を取得してもよく、受信RF信号を増幅し処理して、他のデバイスによって送られたデータを復元してもよい。
ワイヤレスデバイスは、複数の周波数帯域内で動作する場合がある。たとえば、ワイヤレスデバイスは、第1の周波数帯域内でおよび/または第2の周波数帯域内でRF信号を送信しおよび/または受信する場合がある。ワイヤレスデバイスは、複数の周波数帯域および/またはダイバーシティ動作をサポートするために、複数のトランシーバを含んでもよい。各トランシーバは、独立した局部発振器によるそれぞれに異なる周波数帯域内で動作するように調整される場合がある独立したトランスミッタとレシーバを含んでもよい。
レシーバを較正する場合、近くに位置する1つまたは複数のレシーバの局部発振器周波数に類似した特性(たとえば、周波数)を有する1つまたは複数の較正信号が必要になることがある。信号生成器を実装して較正信号を生成すると、関連する集積回路のダイサイズが大きくなり(したがって、コストが増し)、レシーバの設計に複雑な較正信号回路経路指定が導入される場合がある。
したがって、ワイヤレスデバイスのレシーバを較正するための較正信号を生成するための低コストでダイ効率的な手法が必要である。
本実施形態は例として示され、添付の図面の図によって限定されるものではない。同様の番号は、図面および明細書の全体にわたって、同様の要素を参照する。
いくつかの例示的な実施形態によるワイヤレス通信システムと通信するワイヤレスデバイスを示す図である。 図1のワイヤレスデバイスの例示的な構成のブロック図である。 図1のワイヤレスデバイスによってサポートされる場合がある3つの例示的なバンドグループを示すバンド図である。 図2のワイヤレスデバイスの別の実施形態であるワイヤレスデバイスを示す図である。 例示的な実施形態による図1のワイヤレスデバイスのLNAモジュールおよびトランシーバモジュールを示すブロック図である。 例示的な実施形態によるLNAモジュールのブロック図である。 例示的な実施形態による図6Aのカプラのブロック図である。 例示的な実施形態によるLNAモジュールを作動させるための例示的な動作を示す例示的なフローチャートである。
以下の説明では、本開示を完全に理解できるように特定の構成要素、回路、およびプロセスの例など多数の特定の詳細事項が記載されている。本明細書で使用する「結合される」という用語は、直接結合されること、または、1つもしくは複数の介在する構成要素もしくは回路を通して結合されることを意味する。さらに、以下の説明では、説明のために、本実施形態を完全に理解できるように特定の名称および/または詳細事項について説明する。しかしながら、これらの特定の詳細事項が本実施形態を実施するのに必要ではない場合があることは当業者には明らかであろう。他の場合には、本開示が不明瞭になることを回避するために、周知の回路およびデバイスをブロック図形式で示す。本明細書で説明する様々なバスを介して供給される信号はいずれも、他の信号で時分割多重化され、1つまたは複数の共通バスを介して供給されてもよい。加えて、回路要素間またはソフトウェアブロック間の相互接続は、バスとしてまたは単一信号線として示される場合がある。バスの各々は代替として単一信号線であってもよく、単一信号線の各々は代替としてバスであってもよく、単一信号線またはバスは、構成要素間の通信のための無数の物理機構または論理機構のうちの任意の1つまたは複数を表す場合がある。本実施形態は本明細書で説明する特定の例に限定されるものと解釈すべきではなく、むしろ、その範囲内に添付の特許請求の範囲によって定義されるすべての実施形態を含むものと解釈すべきである。
さらに、添付の図面に関して以下に記載する詳細な説明は、本開示の例示的な実施形態について説明することを意図したものであり、本開示が実施される場合がある実施形態のみを表すことを意図したものではない。本明細書全体にわたって使用される「例示的な」という用語は、「例、実例、または図例として役立つ」ことを意味しており、他の実施形態よりも好ましい、または有利であると必ずしも解釈すべきではない。
図1は、いくつかの例示的な実施形態によるワイヤレス通信システム120と通信するワイヤレスデバイス110を示す図である。ワイヤレス通信システム120は、ロングタームエボリューション(LTE)システム、LTEアドバンスト(LTE-A)システム、符号分割多元接続(CDMA)システム、モバイル通信用グローバルシステム(GSM(登録商標))、ワイヤレスローカルエリアネットワーク(WLAN)システム、または何らかの他のワイヤレスシステムであってもよい。CDMAシステムは、広帯域CDMA(WCDMA(登録商標))、CDMA 1X、エボリューションデータオプティマイズド(EVDO)、時分割同期CDMA(TD-SCDMA)、またはCDMAの何らかの他のバージョンを実装してもよい。説明を簡単にするために、図1は、2つの基地局130および132と、1つのシステムコントローラ140とを含むワイヤレス通信システム120を示す。一般に、ワイヤレスシステムは、任意の数の基地局とネットワークエンティティの任意のセットとを含んでもよい。
ワイヤレスデバイス110は、ユーザ機器(UE)、移動局、端末、アクセス端末、加入者ユニット、局などと呼ばれる場合もある。ワイヤレスデバイス110は、セルラーフォン、スマートフォン、タブレット、ワイヤレスモデム、携帯情報端末(PDA)、ハンドヘルドデバイス、ラップトップコンピュータ、スマートブック、ネットブック、コードレスフォン、ワイヤレスローカルループ(WLL)局、Bluetooth(登録商標)デバイスなどであってもよい。ワイヤレスデバイス110は、ワイヤレス通信システム120と通信してもよい。ワイヤレスデバイス110は、放送局(たとえば、放送局134)からの信号、1つまたは複数の全地球航法衛星システム(GNSS)における衛星(たとえば、衛星150)からの信号などを受信する場合もある。ワイヤレスデバイス110は、LTE、LTE-A、WCDMA(登録商標)、CDMA 1X、EVDO、TD-SCDMA、GSM(登録商標)、802.11などのワイヤレス通信のための、1つまたは複数の無線技術をサポートしてもよい。
図2は、図1中のワイヤレスデバイス110の例示的な構成のブロック図を示す。この例示的な構成では、ワイヤレスデバイス110は、1次アンテナ210に結合される1次トランシーバ220と、2次アンテナ212に結合される2次トランシーバ222と、データプロセッサ/コントローラ280とを含む。1次トランシーバ220は、複数の周波数帯域、複数の無線技術、キャリアアグリゲーションなどをサポートするために、(K)個の1次レシーバ230pa〜230pkと、(K)個の1次トランスミッタ250pa〜250pkとを含む。2次トランシーバ222は、複数の周波数帯域、複数の無線技術、キャリアアグリゲーション、受信ダイバーシティ、複数の送信アンテナから複数の受信アンテナへの多入力多出力(MIMO)送信などをサポートするために、(L)個の2次レシーバ230sa〜230slと、(L)個の2次トランスミッタ250sa〜250slとを含む。
図2に示す例示的な構成では、1次レシーバ230pa〜230pkは、1次低雑音増幅器(LNA)モジュール240pおよび1次受信回路242pa〜242pkに結合されてもよい。1次LNAモジュール240pは、LNA240pa〜240pkを含んでもよく、2次LNAモジュール240sはLNA240sa〜240slを含んでもよい。データ受信の場合、1次アンテナ210は、基地局および/または他のトランスミッタ局から信号を受信して、受信無線周波数(RF)信号を生成し、受信RF信号は、1次アンテナインターフェース回路224内を伝送されて、選択されたレシーバに入力RF信号として与えられる。1次アンテナインターフェース回路224は、スイッチ、デュプレクサ、送信フィルタ、受信フィルタ、整合回路などを含んでもよい。以下の説明では、1次レシーバ230paが選択されたレシーバであると仮定する。1次レシーバ230pa内で、LNA240paが、入力RF信号を増幅して出力RF信号を生成する。1次受信回路242paは、出力RF信号をRFからベースバンドにダウンコンバートし、ダウンコンバートした信号を増幅しフィルタ処理して、アナログ入力信号をデータプロセッサ/コントローラ280に供給する。1次受信回路242paは、ミキサ、フィルタ、増幅器、整合回路、発振器、局部発振器(LO)発生器、位相同期ループ(PLL)などを含んでもよい。1次トランシーバ220および2次トランシーバ222における残りの各1次レシーバ230pa〜230pkおよび2次レシーバ230sa〜230slは、1次レシーバ230paと同様に動作してもよい。
図2に示す例示的な構成では、各1次トランスミッタ250pa〜250pkは、1次送信回路252pa〜252pkを含み、1次電力増幅器モジュール(PA)254pに結合される。1次PAモジュール254pは1次電力増幅器254pa〜254pkを含んでもよく、2次PAモジュール254sは2次電力増幅器254sa〜254slを含んでもよい。データ送信の場合、データプロセッサ/コントローラ280は、送信されるべきデータを処理して(たとえば、符号化し変調して)、アナログ出力信号を選択されたトランスミッタに供給する。以下の説明では、1次トランスミッタ250paが選択されたトランスミッタであると仮定する。1次トランスミッタ250pa内で、1次送信回路252paは、アナログ出力信号に対して増幅、フィルタ処理、およびアップコンバートを行ってベースバンドからRFに変換して、変調されたRF信号を生成する。1次送信回路252paは、増幅器、フィルタ、ミキサ、整合回路、発振器、LO発生器、PLL等を含んでもよい。1次PA254paは、変調されたRF信号を受信し増幅して、適切な出力電力レベルを有する送信RF信号を生成する。送信RF信号は、1次アンテナインターフェース回路224内を伝送されて、1次アンテナ210を介して送信される。1次トランシーバ220における残りの各1次トランスミッタ250pa〜250pkおよび2次トランシーバ222における2次トランスミッタ250sa〜250slは、トランスミッタ250paと同様に動作してもよい。同様に、2次アンテナインターフェース回路226は、2次アンテナ212と2次LNAモジュール240sおよび/または2次電力増幅器モジュール254sとの間でRF信号を伝送してもよい。
各1次レシーバおよび2次レシーバ230(たとえば、230pa〜230pkおよび230sa〜230sl)ならびに1次トランスミッタおよび2次トランスミッタ250(たとえば、250pa〜250pkおよび250sa〜250sl)は、フィルタ、整合回路などの、図2に示されていない他の回路を含んでもよい。1次トランシーバ220および2次トランシーバ222のすべてまたは一部は、1つまたは複数のアナログ集積回路(IC)、RF IC(RFIC)、混合信号ICなどに実装されてもよい。たとえば、トランシーバ220および222内のLNA240および受信回路242は、後述のように複数のICチップ上に実装されてもよい。トランシーバ220および222内の回路はまた、他の方法で実装されてもよい。いくつかの実施形態では、1次レシーバおよび2次レシーバ230は、キャリアアグリゲーションをサポートしてもよく、様々なキャリア周波数を有する2つ以上の同時信号を受信してもよい。
データプロセッサ/コントローラ280は、ワイヤレスデバイス110のための様々な機能を実行する場合がある。たとえば、データプロセッサ/コントローラ280は、レシーバ230を介して受信されるデータ、およびトランスミッタ250を介して送信されるデータの処理を実行する場合がある。データプロセッサ/コントローラ280は、トランシーバ220および222内の様々な回路の動作を制御する場合がある。メモリ282は、データプロセッサ/コントローラ280のためのプログラムコードおよびデータを記憶する場合がある。データプロセッサ/コントローラ280は、1つまたは複数の特定用途向け集積回路(ASIC)および/または他のIC上に実装されてもよい。
図3は、ワイヤレスデバイス110によってサポートされる場合がある3つの例示的なバンドグループを示すバンド図300である。いくつかの実施形態では、ワイヤレスデバイス110は、1000メガヘルツ(MHz)よりも低い周波数を有するRF信号を含むローバンド(LB)、1475MHz〜2170MHzの周波数を有するRF信号を含むミッドバンド(MB)、2300MHz〜2690MHzの周波数を有するRF信号を含むハイバンド(HB)、および/または3400MHzよりも高い周波数を有するRF信号を含むウルトラハイバンド(UHB)において動作してもよい。たとえば、図3に示すように、ローバンドRF信号は、698MHz〜960MHzをカバーしてもよく、ミッドバンドRF信号は、1475MHz〜2170MHzをカバーしてもよく、ハイバンドRF信号は、2300MHz〜2690MHzをカバーしてもよく、ウルトラハイバンドRF信号は、3400MHz〜3800MHzおよび5000MHz〜5800MHzをカバーしてもよい。ローバンド、ミッドバンド、ハイバンド、およびウルトラハイバンドは、帯域の4つのグループ(またはバンドグループ)を指し、各バンドグループは、いくつかの周波数帯域(または単に「帯域」)を含む。LTEリリース11は、LTE/UMTS帯域と呼ばれ、3GPP TS 36.101にリスト化されている35の帯域をサポートする。
一般に、任意の数のバンドグループが定義されてもよい。各バンドグループは、図3に示す周波数範囲のいずれかと一致する場合も一致しない場合もある任意の周波数範囲をカバーしてもよい。各バンドグループは、任意の数の帯域を含んでもよい。
図4は、図2のワイヤレスデバイス110の別の実施形態であるワイヤレスデバイス400を示す。ワイヤレスデバイス400は、第1のアンテナ412と、第2のアンテナ413と、第1のLNAモジュール410と、第2のLNAモジュール411と、トランシーバ420と、プロセッサ430と、メモリ440とを含む。第1のLNAモジュール410は、LNAモジュール240pまたはLNAモジュール500の別の実施形態であってもよい。同様に、第2のLNAモジュール411は、LNAモジュール240sまたはLNAモジュール500の別の実施形態であってもよい。第1のアンテナ412は、1次アンテナ210の別の実施形態であってもよく、第2のアンテナ413は、2次アンテナ212の別の実施形態であってもよい。いくつかの実施形態では、トランシーバ420は、通信信号を送信するためのトランスミッタと、他のワイヤレスデバイスからの通信信号を受信するためのレシーバとを含んでもよい。さらに、第1のLNAモジュール410および第2のLNAモジュール411はそれぞれ、第1のアンテナ412および第2のアンテナ413によって通信信号を受信してもよい。2つのアンテナおよび2つのLNAモジュールのみが図4に示されているが、他の実施形態は、他のいくつかのアンテナおよび/またはLNAモジュールを含んでもよい。
メモリ440は、以下のソフトウェアモジュールを記憶する場合がある非一時的コンピュータ可読記憶媒体(たとえば、EPROM、EEPROM、フラッシュメモリ、ハードドライブなどの1つまたは複数の不揮発性メモリ要素)を含んでもよい。
・トランシーバ420を、1つまたは複数の通信プロトコルに従って通信信号を送受信するように制御するためのトランシーバ制御モジュール442、および
・第1のLNAモジュール410および/または第2のLNAモジュール411を制御するためのLNA制御ソフトウェアモジュール444。
各ソフトウェアモジュールは、プロセッサ430により実行されたときに、対応する機能をワイヤレスデバイス400に実行させる場合があるプログラム命令を含む。したがって、メモリ440の非一時的コンピュータ可読記憶媒体は、図7の動作のすべてまたは一部を実施するための命令を含んでもよい。
プロセッサ430は、トランシーバ420、第1のLNAモジュール410、第2のLNAモジュール411、およびメモリ440に結合されており、ワイヤレスデバイス400に(たとえばメモリ440内に)記憶された1つまたは複数のソフトウェアプログラムのスクリプトまたは命令を実行することが可能な任意の1つまたは複数の適切なプロセッサであってもよい。
プロセッサ430は、トランシーバ制御モジュール442を実行して、トランシーバ420を、通信プロトコルに従って通信信号の受信および/または送信を行うように構成してもよい。いくつかの実施形態では、トランシーバ制御モジュール442は、トランシーバ420用の動作周波数(たとえば、キャリア周波数および/または局部発振器周波数)を決定してもよい。トランシーバ制御モジュール442は、較正信号を生成するのに使用される場合があるトランシーバ420内の1つまたは複数の局部発振器を制御してもよい。トランシーバ制御モジュール442は、レシーバの出力信号を分析し、受信された較正信号に基づいてレシーバに関連する1つまたは複数の設定を修正することによってトランシーバ420内の1つまたは複数のレシーバを較正してもよい。
プロセッサ430は、LNA制御ソフトウェアモジュール444を実行して第1のLNAモジュール410および/または第2のLNAモジュール411を制御してもよい。いくつかの実装形態では、LNA制御ソフトウェアモジュール444は、第1のLNAモジュール410および/または第2のLNAモジュール411用の通常動作モードまたは出力結合動作モードを選択してもよい。たとえば、LNA制御ソフトウェアモジュール444は、トランシーバ420内のレシーバに較正信号を供給するように第1のLNAモジュール410および/または第2のLNAモジュール411を出力結合動作モードにおいて作動させてもよい。
図5は、例示的な実施形態によるワイヤレスデバイス110のLNAモジュール510およびトランシーバモジュール550を示すブロック図500である。LNAモジュール510は、図2の1次LNAモジュール240pおよび/または2次LNAモジュール240sの別の実施形態であってもよい。いくつかの実施形態では、LNAモジュール510は、LB、MB、HB、および/またはUHBを含む様々な周波数帯域におけるRF信号を受信してもよい。同様に、トランシーバモジュール550は、図2の1次トランシーバ220および/または2次トランシーバ222の別の実施形態であってもよい。
いくつかの実施形態では、LNAモジュール510は、複数のLNAモジュール入力端子515と、第1のLNAモジュール出力端子517と、第2のLNAモジュール出力端子518と、複数のLNAとを含んでもよい。図示のように、LNAモジュール510は、第1のLNA520と第2のLNA521とを含んでもよい。他の実施形態では、LNAモジュール510は3つ以上のLNAを含んでもよい。第1のLNA520および第2のLNA521は、LNAとして示されているが、他の実施形態では、技術的に実現可能な任意の増幅器であってもよい。いくつかの実施形態では、LNAモジュール510内の各LNAは、対応するLNAモジュール入力端子(たとえば、LNAモジュール入力端子515内の専用入力端子)に結合されてもよい。
第1のLNAモジュール出力端子517および第2のLNAモジュール出力端子518のみが示されているが、他の実施形態では、LNAモジュール510は、他の数のLNAモジュール出力端子を含んでもよい。いくつかの実施形態では、各LNAモジュール出力端子は、2つ以上のLNA出力に結合されてもよい。たとえば、第1のLNAモジュール出力端子517は、第1のLNA520から出力および第2のLNA521からの出力に結合されてもよい。同様に、第2のLNAモジュール出力端子518も、第1のLNA520から出力および第2のLNA521からの出力に結合されてもよい。他の実施形態では、各LNAからの出力は、すべてのLNAモジュール出力端子のサブセットに伝送してもよい。いくつかの実施形態では、LNAモジュール出力端子の数は、LNAモジュール入力端子の数よりも少なくてもよい。たとえば、LNAモジュールは、M個のLNAモジュール入力端子とN個のLNAモジュール出力端子とを含んでもよく、この場合、M>Nである。
トランシーバモジュール550は、複数のレシーバおよびトランスミッタを含んでもよい。図5に示すように、トランシーバモジュール550は、第1のレシーバ560と、第2のレシーバ561と、第3のレシーバ562と、第4のレシーバ563とを含んでもよい。他の実施形態では、トランシーバモジュール550は他の数のレシーバを含んでもよい。トランシーバモジュール550は、1つまたは複数のトランスミッタを含んでもよい(説明を簡単にするために図示していない)。たとえば、トランシーバモジュール550内の各レシーバは、対応するトランスミッタに関連付けられてもよい。各レシーバはバッファとミキサとを含んでもよい。たとえば、第1のレシーバ560は、第1のバッファ570と第1のミキサ571とを含んでもよく、第2のレシーバ561は、第2のバッファ572と第2のミキサ573とを含んでもよく、第3のレシーバ562は、第3のバッファ574と第3のミキサ575とを含んでもよく、第4のレシーバ563は、第4のバッファ576と第4のミキサ577とを含んでもよい。他の実施形態では、各レシーバは、それぞれに異なる数のバッファ、それぞれに異なる数のミキサ、追加の構成要素、および/またはより少ない構成要素を含んでもよい。
いくつかの実施形態では、各レシーバは、入力信号を受信するように入力端子に関付けられてもよい。たとえば、第1のレシーバ560は、第1のバッファ570に結合される第1のレシーバ入力端子551を含んでもよい。同様に、第2のレシーバ561は、第2のバッファ572に結合される第2のレシーバ入力端子552を含んでもよく、第3のレシーバ562は、第3のバッファ574に結合される第3のレシーバ入力端子553を含んでもよく、第4のレシーバ563は、第4のバッファ576に結合される第4のレシーバ入力端子554を含んでもよい。
いくつかの実施形態では、各レシーバは、異なる局部発振器(LO)信号(たとえば、異なるLO周波数)によって動作してもよい。たとえば、第1のレシーバ560はLOCA1信号によって動作してもよく、第2のレシーバ561はLOCA2信号によって動作してもよく、第3のレシーバ562はLOCA3信号によって動作してもよく、第4のレシーバ563はLOCA4信号によって動作してもよい。
いくつかの実施形態では、第1のミキサ571は、第1のバッファ570からの出力信号およびLOCA1に基づいて第1のミキサ出力信号564を生成してもよい。同様に、第2のミキサ573は、第2のバッファ572からの出力信号およびLOCA2に基づいて第2のミキサ出力信号565を生成してもよく、第3のミキサ575は、第3のバッファ574からの出力信号およびLOCA3に基づいて第3のミキサ出力信号566を生成してもよく、第4のミキサ577は、第4のバッファ576からの出力信号およびLOCA4に基づいて第4のミキサ出力信号567を生成してもよい。各ミキサ出力信号は、他のワイヤレスデバイスから送信されたデータを復号し復元するためにそれぞれのレシーバ(説明を簡単にするために図示していない)内の追加の構成要素に結合されてもよい。
LNAモジュール510は、LNAモジュール出力端子517および518をレシーバ入力端子551〜554に結合するために複数の回路を通してトランシーバモジュール550に結合されてもよい。回路は、回路板上に配設された導電性トレース、LNAモジュール510とトランシーバモジュール550との間のワイヤ、または技術的に実現可能な任意の他の導電結合であってもよい。いくつかの実施形態では、LNAモジュール510とトランシーバモジュール550は、共通の集積回路上にコロケートされてもよい。したがって、いくつかの実施形態では、回路は、導電経路(たとえば、金属層、ドープシリコンなど)、ボンドワイヤ、または他のオンチップ導電接続であってもよい。いくつかの実施形態では、LNAモジュール出力端子は、トランシーバモジュール550の2つ以上の入力端子に結合されてもよい。たとえば、第1のLNAモジュール出力端子517は、第1の回路540を介して第1のレシーバ入力端子551に結合され、第2の回路541を介して第2のレシーバ入力端子552に結合されてもよい。同様に、第2のLNAモジュール出力端子518は、第3の回路542を介して第3のレシーバ入力端子553に結合され、第4の回路543を介して第4のレシーバ入力端子554に結合されてもよい。他の実施形態では、LNAモジュール510とトランシーバモジュール550との間に他の回路接続が実装されてもよい。
いくつかの実施形態では、レシーバは、レシーバ性能を向上させるように較正されてもよい。たとえば、第1のレシーバ560は、第1のレシーバ入力端子551を通して同相(I)入力信号および直交(Q)入力信号を受信する直交レシーバであってもよい。第1のレシーバ560は、2つの信号処理経路、すなわち、同相入力信号を処理するための第1の処理経路、および直交入力信号を処理するための第2の処理経路を含んでもよい(処理経路は、説明を簡単にするために図示されていない)。2つの信号処理経路内の信号処理がバランスの取れた状態(すなわち、実質的に同様の状態)ではない場合、I/Q不整合が生じることがある。I/Q不整合によって、関連する信号対雑音比測定値が小さくなることがあり、受信信号に関連する復号エラーが生じることもある。いくつかの実施形態では、既知の信号(たとえば、較正信号)を受信し処理することによってレシーバが較正されてもよい。次いで、レシーバの出力が調べられてもよく、信号処理のアンバランスを補正するように2つの信号処理経路内に調整が施されてもよい。
いくつかの実施形態では、トランシーバモジュール550内の1つのレシーバによって生成された信号が、トランシーバモジュール550内の別のレシーバに対する較正信号として使用されてもよい。レシーバ入力端子551〜554は一般に入力信号を受信してもよい。いくつかの実施形態では、レシーバ入力端子は、出力信号を生成してもよい。たとえば、上記で説明したように、第1のレシーバ560は、LOCA1を入力信号と混合して第1のミキサ出力信号564を生成してもよい。動作時には、LOCA1が第1のミキサ571およびバッファ570を通って第1のレシーバ入力端子551までリークする場合がある。言い換えれば、LOCA1は第1のレシーバ入力端子551に結合される場合がある。いくつかの実施形態では、LOCA1は、第1のレシーバ560以外のレシーバに関する較正信号として使用されてもよい。たとえば、図5に示すように、第2のレシーバ561は、第1の回路540および第2の回路541を通して(たとえば、LNAモジュール出力端子517を介して)第1のレシーバ560からLOCA1を受信してもよい。
トランシーバモジュール550内の他のレシーバは、回路を介して第1のレシーバ入力端子551に結合されない場合がある。たとえば、第3のレシーバ入力端子553と第4のレシーバ入力端子554は、互いに結合されるが、第1のレシーバ入力端子551には結合されないことがある。したがって、第3のレシーバ562および第4のレシーバ563は、LOCA1を受信することができない場合がある。いくつかの実施形態では、LNAモジュール510は、2つ以上のLNAモジュール出力端子を互いに選択的に結合するための構成可能なカプラを含んでもよい。したがって、LNAモジュール510の第1のモジュール出力端子において受信された信号(たとえば、レシーバからのリーク信号)が、LNAモジュール510の第2のモジュール出力端子に結合されてもよい。たとえば、これによって、第3のレシーバ562および第4のレシーバ563がLOCA1および/またはLOCA2を受信することができる。構成可能なカプラについては、図6Aおよび図6Bに関連して以下でより詳細に説明する。
図6Aは、例示的な実施形態によるLNAモジュール600のブロック図である。LNAモジュール600は、図5のLNAモジュール510の別の実施形態であってもよい。LNAモジュール600は、LNAモジュール入力端子601〜605と、LNAモジュール出力端子610および611と、LNA620〜624と、制御信号生成器632と、制御ブロック630と、カプラ640とを含んでもよい。他の実施形態では、他の数のLNAモジュール入力端子、LNAモジュール出力端子、およびLNAが使用されてもよい。
各LNA620〜624は、LNAモジュール入力端子601〜605のうちの1つに関連付けられてもよい。たとえば、第1のLNAモジュール入力端子601は第1のLNA620の入力に結合されてもよい。同様に、LNAモジュール入力端子602〜605はそれぞれ、LNA621〜624に結合されてもよい。LNA620〜624からの出力(たとえば、増幅器出力端子)は、互いに結合され、かつLNAモジュール出力端子610および611に結合されてもよい。たとえば、図6に示すように、LNA620〜624の各々からの出力は、第1のLNAモジュール出力端子610および第2のLNAモジュール出力端子611に結合されてもよい。いくつかの実施形態では、LNAモジュール出力端子の数は、LNAモジュール入力端子の数よりも少なくてもよい。
いくつかの実施形態では、LNA620〜624はそれぞれ、独立したLNA制御信号660〜664を介して制御されてもよい。たとえば、各LNA620〜624は、LNA制御信号660〜664による独立したゲイン制御および/または独立したモード制御(たとえば、動作モードまたは非アクティブモード)を有してもよい。
カプラ640は、2つのLNAモジュール出力端子を互いに結合してもよい。LNAモジュール600内には1つのカプラ640のみが示されているが、他の実施形態では、他の数のカプラ640が使用されてもよい。いくつかの実施形態では、カプラ640は、第1のモジュール出力端子において受信された信号を第2のモジュール出力端子によって出力するのを可能にしてもよい。たとえば、カプラ640は、第1のLNAモジュール出力端子610において受信された信号を第2のLNAモジュール出力端子611に供給するのを可能にしてもよい。別の例では、カプラ640は、第2のLNAモジュール出力端子611において受信された信号を第1のLNAモジュール出力端子610に供給するのを可能にしてもよい。いくつかの実施形態では、カプラ640がアクティブであるとき(たとえば、第1のモジュール出力端子を第2のモジュール出力端子に結合する)、LNA620〜624は非アクティブであっても、あるいは最小ゲイン構成において動作していてもよい。さらに他の実施形態では、カプラ640は、第2のモジュール出力端子から第1のモジュール出力端子を分離してもよい。
いくつかの実施形態では、カプラ640は、第1のLNAモジュール出力端子610を第2のLNAモジュール出力端子611に結合するための機械的スイッチおよび/または電気的スイッチを含む場合があるスイッチユニットとともに実装されてもよい。例示的な電気的スイッチは、リレーおよび/またはトランジスタ(たとえば、バイポーラトランジスタまたはMOSFET)であってもよい。他の実施形態では、カプラ640は、双方向増幅器などの任意の増幅器を含んでもよい。双方向増幅器は、第1のLNA出力端子から信号を受信して増幅し、増幅した信号を第2のLNA出力端子に供給してもよい。カプラ640は、カプラ制御信号665によって制御されてもよい。カプラ640については、図6Bに関連して以下でより詳細に説明する。
制御ブロック630は、モジュール制御信号606を受信し、それに応答して、モード制御信号631を、LNAモジュール600に通常動作モードまたは出力結合動作モードにおいて作動させる場合がある状態に駆動してもよい。モジュール制御信号606は、データプロセッサ/コントローラ280、ワイヤレスデバイス110内の別のデバイス、別個のプロセッサ、または技術的に実現可能な任意の他のデバイスによって供給されてもよい。LNAモジュール600が通常動作モードにおいて動作するとき、カプラ640は、無効化されてもよく、LNA620〜624のうちの少なくとも1つのLNAが、第1のLNAモジュール出力端子610および/または第2のLNAモジュール出力端子611にLNA出力信号を供給するように有効化されてもよい。LNAモジュール600が出力結合動作モードで動作するとき、LNA620〜624は非アクティブであってもよく、あるいは最小ゲイン構成において動作してもよい。さらに、カプラ640は、信号を第1のLNAモジュール出力端子から第2のLNAモジュール出力端子に結合し、および/または増幅してもよい。
制御信号発生器632は、モード制御信号631を受信してもよく、それに応答して、1つまたは複数のLNA制御信号660〜664およびカプラ制御信号665を生成してもよい。いくつかの実施形態では、5つの通常動作モードおよび2つの出力結合動作モードがあってもよい。たとえば、LNAモジュール600が通常動作モードのうちの1つにおいて動作するとき、制御信号生成器632は、モード制御信号631を受信し、1つまたは複数のLNA制御信号660〜664をアサートして、それぞれLNA620〜624のうちの1つを通常動作モードにおいて作動させてもよい。さらに、制御信号生成器632は、カプラ制御信号665をアサートしてカプラ640を無効化してもよい。LNAモジュール600が出力結合動作モードのうちの1つにおいて動作するとき、制御信号生成器632は、LNA制御信号660〜664をアサートしてそれぞれのLNA620〜624を非アクティブにするかあるいは最小ゲイン構成において作動させてもよい。さらに、制御信号生成器632は、カプラ制御信号665をアサートして、カプラ640が、カプラ640に関する信号フロー方向を決定しおよび/またはカプラ640によって与えられる場合があるゲインの量を決定してもよい。例示的なモードおよび制御信号が以下のTable 1(表1)に示されている。説明を簡単にするために、カプラ640に関する可変ゲイン制御に関連する表項目は省略されている。
Figure 2018515037
したがって、LNAモジュール600が出力結合動作モードにおいて動作するとき、第1のレシーバによって生成された信号が、較正および/またはテストを実行するために第2のレシーバによって使用されてもよい。レシーバ構成から専用テスト信号発生器が排除されてもよく、他のレシーバのLO信号生成器が、較正信号および/またはテスト信号を生成するのに使用されてもよい。
図6Bは、例示的な実施形態による図6Aのカプラ640のブロック図である。カプラ640は、任意の双方向増幅器645(点線内に示されている)を含んでもよい。双方向増幅器645は、LNAモジュール出力端子610をLNAモジュール出力端子620に結合してもよい。
たとえば、双方向増幅器645は、LO(リーク)信号をLNAモジュール出力端子610を通して増幅器入力信号として受信してもよい。双方向増幅器645は、LO信号を増幅し、増幅したLO信号をLNAモジュール出力端子620に結合してもよい。いくつかの実施形態では、双方向増幅器645は、10dBから20dBの間のゲインなどの選択可能な量のゲインを受信信号に与えてもよい。
いくつかの実施形態では、カプラ制御信号665は、カプラ640を有効化し(アクティブ化し)、カプラ640を無効化し(非アクティブ化しおよび/または分離し)、双方向増幅器645のゲイン量を決定し、および/または双方向増幅器645の信号フロー方向を決定(たとえば、第1のLNAモジュール出力端子610から第2のLNAモジュール出力端子611へまたは第2のLNAモジュール出力端子611から第1のLNAモジュール出力端子610へ)してもよい。図6Aに関して上記で説明したように、カプラ制御信号665は、制御信号生成器632によって駆動されてもよい。
図7は、例示的な実施形態による、LNAモジュール600を作動させるための例示的な動作700を示す例示的なフローチャートを示す。図2〜図6Bも参照して、LNAモジュール600の動作モードを決定する(702)。たとえば、LNAモジュール600を出力結合動作モードにおいて作動させ、ワイヤレスデバイス110内の1つまたは複数のレシーバ(たとえば、レシーバ560〜563)を較正する。別の例では、LNAモジュール600を通常動作モードにおいて作動させ、ワイヤレスデバイス110内の1つまたは複数のレシーバを通して通信信号を受信してもよい。いくつかの実施形態では、LNAモジュール600の動作モードは、LNAモジュール600によって受信されたモジュール制御信号606によって決定されてもよい。
次に、決定された動作モードに基づいてLNAモジュール600を構成してもよい(704)。いくつかの実施形態では、LNAモジュール600の構成は、LNAモジュール600の決定された動作モードに基づいてカプラ640を構成することを含んでもよい(706)。たとえば、カプラ640は、Table 1(表1)に関して上記で説明したようにLNAモジュール600の動作モードに基づいて構成されてもよい。いくつかの実施形態では、LNAモジュール600の構成は、LNAモジュール600の決定された動作モードに基づいてLNAモジュール600内に含められる1つまたは複数のLNAを構成することを含んでもよい(708)。たとえば、LNA620〜624の構成は、Table 1(表1)に関して上記で説明したようにLNAモジュール600の動作モードに基づいてもよい。
次に、LNAモジュール600を作動させる(710)。(704において決定された)LNAモジュール600構成に基づいてLNAモジュール600を作動させてもよい。したがって、LNAモジュール600の決定された動作モードに基づいて通信信号を増幅しおよび/またはLNA出力端子間で伝送してもよい。場合によっては、較正信号を第1のLNAモジュール出力端子から第2のLNAモジュール出力端子まで伝送してもよい。
次に、動作モードを変更するかどうかを決定する(712)。動作モードを変更する場合、動作は702に進む。動作モードを変更しない場合、動作は710に進む。
本明細書で開示する実施形態に関して説明する様々な例示的な論理ブロック、モジュール、および回路は、汎用プロセッサ、デジタルシグナルプロセッサ(DSP)、特定用途用集積回路(ASIC)、フィールドプログラマブルゲートアレイ(FPGA)もしくは他のプログラマブル論理デバイス、個別のゲートもしくはトランジスタ論理、個別のハードウェア構成要素、または本明細書で説明した機能を果たすように設計されたこれらの任意の組合せを用いて実装されるか、または実行される場合がある。汎用プロセッサはマイクロプロセッサであってよいが、代替として、プロセッサは、任意の従来型プロセッサ、コントローラ、マイクロコントローラ、またはステートマシンであってもよい。プロセッサはまた、コンピューティングデバイスの組合せ、たとえば、DSPおよびマイクロプロセッサの組合せ、複数のマイクロプロセッサの組合せ、DSPコアとそれと連携する1つもしくは複数のマイクロプロセッサとの組合せ、または任意の他のそのような構成として実装されてもよい。
1つまたは複数の例示的な実施形態では、説明した機能は、ハードウェア、ソフトウェア、ファームウェア、またはそれらの任意の組合せとして実装されてもよい。ソフトウェアとして実装される場合、それらの機能は、1つまたは複数の命令またはコードとして、コンピュータ可読媒体上に記憶されるか、またはコンピュータ可読媒体を介して送信される場合がある。コンピュータ可読媒体は、コンピュータ記憶媒体と、ある場所から別の場所へのコンピュータプログラムの転送を容易にする任意の媒体を含む通信媒体の両方を含む。記憶媒体は、コンピュータがアクセスすることができる任意の利用可能な媒体であってもよい。限定ではなく例として、そのようなコンピュータ可読媒体は、RAM、ROM、EEPROM、CD-ROMまたは他の光ディスクストレージ、磁気ディスクストレージまたは他の磁気ストレージデバイス、あるいは命令またはデータ構造の形態の所望のプログラムコードを搬送または記憶するのに使用することができ、かつコンピュータによってアクセスすることができる任意の他の媒体を含むことができる。また、任意の接続をコンピュータ可読媒体と呼ぶことは妥当である。たとえば、ソフトウェアが、同軸ケーブル、光ファイバケーブル、より対線、デジタル加入者線(DSL)、または、赤外線、無線、およびマイクロ波などのワイヤレス技術を使用してウェブサイト、サーバ、または他の遠隔ソースから送信される場合、同軸ケーブル、光ファイバケーブル、より対線、DSL、または、赤外線、無線、およびマイクロ波などのワイヤレス技術は、媒体の定義に含まれる。ディスク(disk)およびディスク(disc)は、本明細書で使用するとき、コンパクトディスク(disc)(CD)、レーザーディスク(登録商標)(disc)、光ディスク(disc)、デジタル多用途ディスク(disc)(DVD)、フロッピーディスク(disk)、およびBlu-ray(登録商標)ディスク(disc)を含み、ディスク(disk)は、通常、データを磁気的に再生し、ディスク(disc)は、データをレーザーで光学的に再生する。上記の組合せはまた、コンピュータ可読媒体の範囲内に含まれるものとする。
上記の明細書において、本実施形態について、その特定の例示的な実施形態を参照しながら説明した。しかし、添付の特許請求の範囲に記載された本開示のより広い範囲から逸脱することなく、様々な修正および変更をそれに加えてもよいことは明らかであろう。したがって、本明細書および図面は、限定的ではなく例示的であると見なされるべきである。
110 ワイヤレスデバイス
120 ワイヤレス通信システム
130 基地局
132 基地局
140 システムコントローラ
150 衛星
210 1次アンテナ
212 2次アンテナ
220 1次トランシーバ
222 2次トランシーバ
224 1次アンテナインターフェース回路
226 2次アンテナインターフェース回路
242 受信回路
250 1次トランスミッタ
252 送信回路
280 データプロセッサ/コントローラ
282 メモリ
300 バンド図
400 ワイヤレスデバイス
410 LNAモジュール
411 LNAモジュール
412 第1のアンテナ
413 第2のアンテナ
420 トランシーバ
430 プロセッサ
440 メモリ
442 トランシーバ制御
444 LNA制御スイッチ
500 バンド図
510 INAモジュール
540 第1の回路
541 第2の回路
542 第3の回路
543 第4の回路
550 トランシーバモジュール
551 第1のレシーバ入力端子
552 第2のレシーバ入力端子
553 第3のレシーバ入力端子
554 第4のレシーバ入力端子
560 第1のレシーバ
561 第2のレシーバ
562 第3のレシーバ
563 第4のレシーバ
564 第1のミキサ出力信号
565 第2のミキサ出力信号
566 第3のミキサ出力信号
567 第4のミキサ出力信号
570 第1のバッファ
571 第1のミキサ
572 第2のバッファ
573 第2のミキサ
574 第3のバッファ
575 第3のミキサ
576 第4のバッファ
577 第4のミキサ
600 INAモジュール
601〜605 入力
606 モジュール制御信号
610 出力
620 出力
630 制御ブロック
631 モード制御信号
632 制御信号生成器
640 カプラ
645 双方向増幅器
665 カプラ制御信号

Claims (20)

  1. 各々の増幅器が入力端子を有する複数の増幅器と、
    各々の出力端子が2つ以上の増幅器出力に結合される複数の出力端子と、
    前記複数の出力端子のうちの少なくとも2つを互いに選択的に結合するように構成されるカプラと
    を備える、装置。
  2. 前記カプラは、前記複数の出力端子のうちの第1の出力端子において受信された信号を増幅し、かつ前記増幅された信号を前記複数の出力端子のうちの第2の出力端子に供給するように構成される、請求項1に記載の装置。
  3. 前記カプラは、モード制御信号の第1の状態に基づいて前記複数の出力端子のうちの前記少なくとも2つを互いに結合するように構成され、前記カプラは、前記モード制御信号の第2の状態に基づいて前記複数の出力端子のうちの前記少なくとも2つを分離するように構成される、請求項1に記載の装置。
  4. 前記カプラによって与えられるゲインは制御信号に基づく、請求項1に記載の装置。
  5. 第1の出力端子が、第1の信号を受信するように構成され、第2の出力端子が、前記第1の信号を出力するように構成される、請求項1に記載の装置。
  6. 前記第1の信号は較正信号である、請求項5に記載の装置。
  7. 前記カプラは双方向増幅器を備える、請求項1に記載の装置。
  8. 前記双方向増幅器は、前記装置の動作モードに基づいて構成される、請求項7に記載の装置。
  9. 前記双方向増幅器は、前記複数の出力端子のうちの第1の出力端子から入力信号を受信し、かつ制御信号の第1の状態に基づいて前記複数の出力端子のうちの第2の出力端子を介して増幅された出力信号を生成するように構成され、前記双方向増幅器は、前記複数の出力端子のうちの前記第2の出力端子から前記入力信号を受信し、かつ前記制御信号の第2の状態に基づいて前記複数の出力端子のうちの前記第1の出力端子を介して増幅された出力信号を生成するように構成される、請求項7に記載の装置。
  10. 前記カプラは、前記複数の出力端子のうちの第1の出力端子と前記複数の出力端子のうちの第2の出力端子を互いに結合するように構成されるトランジスタまたはスイッチまたはそれらの組合せのうちの少なくとも1つを備える、請求項1に記載の装置。
  11. 入力端子の数は出力端子の数よりも多い、請求項1に記載の装置。
  12. 前記複数の増幅器は、前記装置の動作モードに基づいて非アクティブになるように構成される、請求項1に記載の装置。
  13. 前記複数の増幅器は、前記装置の動作モードに基づいて最小ゲイン構成として構成される、請求項1に記載の装置。
  14. 前記装置の動作モードに基づいてモード制御信号を生成するための制御ブロックをさらに備える、請求項1に記載の装置。
  15. 前記制御ブロックは、
    前記モード制御信号を、前記装置が前記複数の増幅器を介して第1の信号を増幅する第1の状態に駆動し、
    前記モード制御信号を、第2の信号が前記複数の出力端子のうちの第1の出力端子から前記複数の出力端子のうちの第2の出力端子に結合されるときに、第2の状態に駆動する、請求項14に記載の装置。
  16. 複数の増幅器を介して信号を増幅するための手段と、
    複数の出力端子を介して複数の出力信号を生成するための手段と、
    前記複数の出力端子のうちの少なくとも2つを互いに選択的に結合するための手段と
    を備える、装置。
  17. 前記複数の出力信号を前記生成するための手段は、前記複数の出力端子のうちの少なくとも1つに2つ以上の増幅器出力を結合する、請求項16に記載の装置。
  18. 前記複数の出力端子のうちの前記少なくとも2つを互いに選択的に前記結合するための手段は、前記複数の出力端子のうちの第1の出力端子において受信された信号を増幅し、かつ前記増幅された信号を前記複数の出力端子のうちの第2の出力端子に供給する、請求項16に記載の装置。
  19. 前記装置の動作モードに基づいてモード制御信号を生成するための手段をさらに備える、請求項16に記載の装置。
  20. 装置の動作モードを決定するステップと、
    前記決定された動作モードに基づいて、前記装置の第1の出力端子を前記装置の第2の出力端子に結合するようにカプラを構成するステップと
    を含む、方法。
JP2017557171A 2015-05-07 2016-04-08 出力カプラを有する低雑音増幅器モジュール Pending JP2018515037A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/706,917 US9515749B2 (en) 2015-05-07 2015-05-07 Low noise amplifier module with output coupler
US14/706,917 2015-05-07
PCT/US2016/026679 WO2016178794A1 (en) 2015-05-07 2016-04-08 Low noise amplifier module with output coupler

Publications (2)

Publication Number Publication Date
JP2018515037A true JP2018515037A (ja) 2018-06-07
JP2018515037A5 JP2018515037A5 (ja) 2019-05-09

Family

ID=55754480

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017557171A Pending JP2018515037A (ja) 2015-05-07 2016-04-08 出力カプラを有する低雑音増幅器モジュール

Country Status (8)

Country Link
US (1) US9515749B2 (ja)
EP (1) EP3292629A1 (ja)
JP (1) JP2018515037A (ja)
KR (1) KR20180004135A (ja)
CN (1) CN107580753B (ja)
BR (1) BR112017023910A2 (ja)
TW (1) TWI618348B (ja)
WO (1) WO2016178794A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9859930B2 (en) * 2015-08-11 2018-01-02 Mediatek Inc. Multi-path low-noise amplifier and associated low-noise amplifier module and receiver

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63263808A (ja) * 1987-04-21 1988-10-31 Nec Corp 双方向性増幅器
JP2005057724A (ja) * 2003-08-01 2005-03-03 Northrop Grumman Space & Mission Systems Corp 最適化された非対称の共通ソース双方向増幅器
JP2009105585A (ja) * 2007-10-23 2009-05-14 Toa Corp オーディオパワーアンプ
JP2012060405A (ja) * 2010-09-08 2012-03-22 Toshiba Corp 増幅器及びアンプ制御方法
US20140072001A1 (en) * 2012-09-11 2014-03-13 Qualcomm Incorporated Carrier aggregation receiver architecture
US20140134959A1 (en) * 2012-11-13 2014-05-15 Qualcomm Incorporated Expandable transceivers and receivers
WO2014093409A2 (en) * 2012-12-10 2014-06-19 Qualcomm Incorporated Reconfigurable receiver circuits for test signal generation

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5105166A (en) * 1989-11-30 1992-04-14 Raytheon Company Symmetric bi-directional amplifier
KR100295097B1 (ko) * 1998-08-22 2001-08-07 오길록 광게이트를이용한광공간분할스위칭장치
US7116851B2 (en) * 2001-10-09 2006-10-03 Infinera Corporation Optical signal receiver, an associated photonic integrated circuit (RxPIC), and method improving performance
US7206516B2 (en) * 2002-04-30 2007-04-17 Pivotal Decisions Llc Apparatus and method for measuring the dispersion of a fiber span
US6922102B2 (en) * 2003-03-28 2005-07-26 Andrew Corporation High efficiency amplifier
EP1523094A1 (en) 2003-10-07 2005-04-13 Texas Instruments Incorporated Automatically adjusting low noise amplifier
WO2008135753A1 (en) * 2007-05-04 2008-11-13 Astrium Limited Multiport amplifiers in communications satellites
US7705681B2 (en) * 2008-04-17 2010-04-27 Infineon Technologies Ag Apparatus for coupling at least one of a plurality of amplified input signals to an output terminal using a directional coupler
US20130043946A1 (en) * 2011-08-16 2013-02-21 Qualcomm Incorporated Low noise amplifiers with combined outputs
US9154356B2 (en) 2012-05-25 2015-10-06 Qualcomm Incorporated Low noise amplifiers for carrier aggregation
US9031158B2 (en) * 2012-10-08 2015-05-12 Qualcomm Incorporated Transmit diversity architecture with optimized power consumption and area for UMTS and LTE systems
US9543903B2 (en) 2012-10-22 2017-01-10 Qualcomm Incorporated Amplifiers with noise splitting
US9154243B2 (en) 2012-12-17 2015-10-06 Qualcomm Incorporated Receiver calibration with LO signal from inactive receiver
US9106185B2 (en) 2013-03-11 2015-08-11 Qualcomm Incorporated Amplifiers with inductive degeneration and configurable gain and input matching
US9154087B2 (en) 2013-08-01 2015-10-06 Qualcomm Incorporated Amplifiers with configurable mutually-coupled source degeneration inductors

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63263808A (ja) * 1987-04-21 1988-10-31 Nec Corp 双方向性増幅器
JP2005057724A (ja) * 2003-08-01 2005-03-03 Northrop Grumman Space & Mission Systems Corp 最適化された非対称の共通ソース双方向増幅器
JP2009105585A (ja) * 2007-10-23 2009-05-14 Toa Corp オーディオパワーアンプ
JP2012060405A (ja) * 2010-09-08 2012-03-22 Toshiba Corp 増幅器及びアンプ制御方法
US20140072001A1 (en) * 2012-09-11 2014-03-13 Qualcomm Incorporated Carrier aggregation receiver architecture
US20140134959A1 (en) * 2012-11-13 2014-05-15 Qualcomm Incorporated Expandable transceivers and receivers
WO2014093409A2 (en) * 2012-12-10 2014-06-19 Qualcomm Incorporated Reconfigurable receiver circuits for test signal generation

Also Published As

Publication number Publication date
TWI618348B (zh) 2018-03-11
TW201640818A (zh) 2016-11-16
CN107580753A (zh) 2018-01-12
EP3292629A1 (en) 2018-03-14
US20160329976A1 (en) 2016-11-10
WO2016178794A1 (en) 2016-11-10
KR20180004135A (ko) 2018-01-10
US9515749B2 (en) 2016-12-06
BR112017023910A2 (pt) 2018-07-17
CN107580753B (zh) 2021-03-23

Similar Documents

Publication Publication Date Title
JP6290247B2 (ja) 非起動の受信機からのｌｏ信号による受信機較正
JP6479843B2 (ja) アナログ組み込み式自己テストトランシーバ
JP6224293B1 (ja) マルチバンド受信機のための２段低雑音増幅器
JP6585168B2 (ja) マルチキャリア送信機で使用するための相互変調ひずみキャンセラ
JP6352330B2 (ja) テスト信号生成のための再構成可能な受信機回路
JP5951906B2 (ja) 出力ごとに独立した利得制御を備える単一入力多出力増幅器
US9048928B2 (en) Expandable transceivers and receivers
JP2018523947A (ja) 複数のｌｎａの間のカスケードされたスイッチ
US9473091B2 (en) Amplifier with common-mode filter
WO2016204926A1 (en) Switchable supply and tunable load impedance power amplifier
JP6686016B2 (ja) 帯域内キャリアアグリゲーションのための受信機フロントエンドアーキテクチャ
JP2018033121A (ja) 通信ユニット
US20230170861A1 (en) Integrated directional coupler for broadband amplifier
CN107580753B (zh) 具有输出耦合器的低噪声放大器模块
US9548767B2 (en) Multi-band amplifier

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190320

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190320

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200323

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200623

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200720