JPS63261740A - 過電圧に対して保護された集積回路 - Google Patents

過電圧に対して保護された集積回路

Info

Publication number
JPS63261740A
JPS63261740A JP63073045A JP7304588A JPS63261740A JP S63261740 A JPS63261740 A JP S63261740A JP 63073045 A JP63073045 A JP 63073045A JP 7304588 A JP7304588 A JP 7304588A JP S63261740 A JPS63261740 A JP S63261740A
Authority
JP
Japan
Prior art keywords
type
substrate
diode
region
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63073045A
Other languages
English (en)
Inventor
クロード　ルヌー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
S J S THOMSON MIKUROEREKUTORONIKUSU SA
SGS THOMSON MICROELECTRONICS
Original Assignee
S J S THOMSON MIKUROEREKUTORONIKUSU SA
SGS THOMSON MICROELECTRONICS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by S J S THOMSON MIKUROEREKUTORONIKUSU SA, SGS THOMSON MICROELECTRONICS filed Critical S J S THOMSON MIKUROEREKUTORONIKUSU SA
Publication of JPS63261740A publication Critical patent/JPS63261740A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Emergency Protection Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は集積回路に係り、特に動作を狂わせたりあるい
は破壊を生じたりするおそれのある過電圧に対して保護
された集積回路に関する。
以下、本川ｍ書では本発明を特に電話交換局と加入者側
電話機との聞をインターフェースする集積回路について
説明するが、本発明はかかる回路に限定されるものでは
ない。
従来の技術及び発明が解決しようとする問題点前記の如
きインターフェース回路ないし加入者線インターフェー
ス回路（ＳＬＩＣ）は電話交換局と２線式加入８線の各
ラインＬｌ、１．２との間に挿入される（第１図参照）
。加入者線のライン他端には加入者側電話機（置）が接
続される。
ところで、電話線は良い距離にわたって架設されるので
擾乱を受けやすく、ライン上に過電圧が加わるおそれが
ある。例えば、過電圧は落雷や種々の電磁誘導、送電線
への偶発的な接触等により生じ得る。これらのいずれの
場合においてもそのエネルギーレベルは非常に大きく、
従ってラインの末端に接続される回路は十分に保護され
ていな（プればならない。
このために、各々のラインと地面との間に避電器ＥＣＬ
１及びＥＣＬ２よりなる第１の保護手段が設けられる。
さらに、各々のラインには正の温度係数を有し破壊的な
過電流が流れるのを阻止する抵抗器（ＣＴＰｌ、０ＴＰ
２）が直列接続される。過電流が流れると抵抗層の温度
が上貸し、その結果温度が大ぎく上昇しく例えば抵抗値
が３０オームから数メガオームに上昇する）電流が遮断
される。
また、各々のラインと地面との間にはツー［ナーダイオ
ードやゲートを有さないサイリスタなどの保護電子部品
よりなる第３の保護手段が設けられる。これらの部品丁
Ｒ１，丁Ｒ２は印加電圧が所定のしぎい値Ｖｚを越えな
い範囲では高いインピーダンスを為するが印加電圧がこ
のしきい値Ｖｚを越えると導通し地面へ電流を流す。ツ
ェナーダイオードの場合には端子に加えられる電圧はＶ
ｚに等しく維持される。一方、ゲートを有さないサイリ
スタの場合には電圧値は非常に低い値に時下する。これ
らの部品ＴＲＩ及びＴＲ２は一般にＳ　Ｌ　Ｉ　Ｃを構
成する集積回路の出力端子Ａ又はＢと地面との間に挿入
される。この端子Ａ及びＢにはさらに前記正の温度係数
を有する抵抗器を介して加入者側線路のラインが接続さ
れる。
この値Ｖｚの選択は以下説明する理由により非常に重要
な実際的意味を有する。またＶｚの直は供給される５Ｌ
ＩＣの秤類及び集積回路の技術的構成にも依存する。
明らかに、端子Ａ又はＢに集積回路の絶対耐圧しきい値
を越えるような電圧が加えられる事態は回避するのが望
ましい。このしきいＩＶＭＡＸ（端子Ａ又はＢと地面と
の間に加えられる許容しきい値電圧）は例えば１１０ボ
ルトの値を有する。
印加電圧がこのしきい値を越えると集積回路内側の接合
が破壊される。従って、ＶｚはＶＭＡＸより６低く選定
しなければならない。
また、５ＬＩＣには接地電位に対して負の直流電圧ＶＢ
ＡＴが供給される。この電圧は回路が正常に動作してい
る場合に端子Ａ及びＢ上に時折用れる。
電圧ＶＢＡＴの定格値は４８ボルトである（実際にはこ
の値は負であり従って一４８ボルトと表示すべきである
が、第２図の説明では絶対値で表示した方が命中である
）。この電圧は２つの値（絶対値）、すなわちＶＢＡＴ
ｍｉｎ　＝３４ボルトとＶＢＡＴ＋ａｘ＝７２ボルトの
間で変化しても回路動作が妨げられることはない。従っ
て、保護部品の破壊電圧Ｖｚは少なくともＶ　Ｂ　Ａ　
Ｔ　ｌａｘに等しくなるように選定する必要がある。さ
もなくば、回路が正常に動作しているにもかかわらず保
護部品がトリガされる可能性がある。従って、部品ＴＲ
１及びＴＲ２はそのトリガ電圧Ｖ　ｚ　ｈ＜　ＶＢＡＴ
ｍａｘとＶＭＡＸの間、すなわち上記例では７２ボルト
と１１０ボルトの間に入るように選定される。
ところで、以下第２図を参照しながら説明するように、
集積回路の製造技術上の理由によりかかる集積回路では
誤動作による破壊が生じることがある。但し、第２図は
５ＬＩＣに使われる集積回路の一部を示す概略的断面図
である。
この回路は比較的高電圧を加えられるのでｎ形エピタキ
シャル層１２により被覆されたｐ形シリコン基板１０上
にバイポーラ技術により形成される。エピタキシャル層
１２はその表面から基板１０へ達する深いｐ形拡散領域
総１／Ｉにより相互に分離されてボックス状素子形成領
域が画成される。各々のボックス状素子形成領域の下側
にはエピタキシャル）！Ｎ２と基板１０との間にｎ＋形
形設設層１６形成される。さらに、埋設層１６は深いｎ
＋形拡散部１８により表面に接続される。
各々のボックス状素子形成領域にはそれぞれ一つづつ、
ｐ形拡散領ｉ！１４により隣接する他のトランジスタや
素子から分離されてトランジスタが形成される。
第２図は５ＬＩＣの出力トランジスタの例を示す。この
トランジスタではコレクタがｎ＋形拡散領域１８の表面
に形成された金属接点Ｃ１よりなり、またエミッタとベ
ースとが第１のボックス状素子形成領域２０のエミッタ
及びベース領域上の接点Ｅ１及びＢ１に対応して形成さ
れる。第２図はまた別のボックス状素子形成領域２２中
に形成された同一構造の（Ｅ２．Ｂ２．Ｃ２）別のトラ
ンジスタをも示す。
コレクタＣ１は例えば集積回路の出力端子Ａに接続され
（第１図と対照）コレクタＣ２は出力端子Ｂに接続され
、供給電圧ＶＢＡＴは出力端子りに印加される。従来、
端子りは（集積回路内部において）基板１０に達する深
いｐ形拡散領域１４上に形成された金属接点２４に接続
され、これにより負の供給電圧Ｖ　Ｂ　Ａ　’ｒが基板
に印加される。
ｐ形基板上に形成されたｎ形エピタ４シャル層に負電圧
を印加するのは集積回路製造者が通常に行なっているこ
とである。すなわち、ｐ形基板により大きな負電圧を加
えることにより集積回路の伯の全ての部分、特に基板に
隣接するあるいは絶縁拡散領域に隣接する全てのｎ形領
域の電位を基板及び拡散領域の電位のどれよりも高くす
ることが可能になる。その結果、絶縁拡散領域は分離さ
せたいｆｆｉ域に対して負にバイアスされる。これは適
切な素子間の絶縁を形成するのに必殻な条件である。
しかし、かかる素子間の絶縁は端ＦＡ及びＢ上に負の過
電圧が加えられしかもその絶対値が基板１０の電位ＶＢ
ＡＴよりも大きくなった場合は正しく維持されない。
事実、この場合には絶縁′拡散領域が直接にバイアスさ
れることにより隣接するーのボックス状素子形成領域と
他のボックス状素子形成領域との間に形成される寄生ト
ランジスタの導通が生じ、その結果回路を破壊するよう
な電流が流れる可能性がある。
この危険はトリガ電圧ＶｚをＶＢΔ’「ｗａｘとＶＭＡ
Ｘの間に選んだ場合に生じる。例えばＶｚをＶ　Ｂ　Ａ
　Ｔ　ｗａｘに等しいかそれよりもやや大きく選んだ場
合、供給電圧が定格値ＶＢＡＴに維持されたままの状態
でＶＢＡ丁ｒｍａｘ　（７２ボルト）よりも低い過電圧
状態が生じると保護部品ＴＲＩあるいはＴＲ２はトリガ
されず、それにもかがりらず端子Ａ上の電圧（ＶＢＡＴ
とＶ　Ｂ　Ａ　Ｔ　ｗａｘの間の）は基板１０の電位（
ＶＢＡＴ）よりも負になり上記の如き問題が生じてしま
う。
従って、種々の保護上の要求と供給電圧が大幅に変動す
る事実との間には矛盾が存在する。
問題点を解決するための手段 本発明は上記の問題点を一の導電形を有し他の導電形エ
ピタキシャル層で被覆された半導体基板の上に形成され
、少なくとも一の外部供給端子と、供給電圧を種々の回
路構成部分に伝達するための内部供給端子と、過電圧が
加わる可能性のある少なくとも一の出力端子とを備えた
″Ａ雷電圧対して保護された集積回路によって解決する
。本発明による集積回路は、基板と外部供給端子との間
に形成され基板がｐ形である場合は該外部供給端子にカ
ソード側が接続される第１のダイオードと；内部供給端
子と外部供給端子との間に形成され基板がｐ形である場
合は該外部供給端子にカソード側が接続される第２のダ
イオードと；内部供給＠ｉｊ’と出力端子との間に形成
され基板がｐ形である場合は該出力端子にカソード側が
接続される第３のダイオードとよりなり、該第３のダイ
オードはいずれも基板に対して電気的に絶縁された互い
に逆の導電形を有する２つの領域の接合によって形成さ
れ、ｐ形領域に対応する第１及び第２のダイオードのア
ノードが基板に対して絶縁されていることを特徴とする
。
上記基板上の絶縁領域では接合部の逆バイアスにより絶
縁がなされるが、本発明の範囲内で絶縁を誘電体による
絶縁により行なうことも可能である。
実施例 以下、本発明の特徴及び利点を図面を参照しながら詳綱
に説明する。
第３図は上記の如き本発明による５ＬＩＣの主要な特徴
を丞す図である。交換機の供給電圧ＶＢＡＴは集積回路
の外部供給端子りに加えられるがこの端子は基板に直接
に接続はされない。すなわち、端子りは基板にダイオー
ドＤ１を介して接続される。その際、ダイオードＤ１の
カソード側が端子りに接続され７ノード側が基板上に直
接形成された接点Ｃ８に接続される。
以下の説明では基板がｐ形またエビタ４−シャル層がｎ
形である場合を考察する。逆の場合には以下の説明にお
いてアノードとカソードを反転させればよい。
端子りは供給電圧をＳ　Ｌ　Ｉ　Ｃの各構成部分に直接
に供給することはしない。すなわち、各構成部分に共通
な供給電圧は第３図中に接点Ｃ△で示す集積回路内部に
形成された内部導体を介して供給される。この導体はア
ノード側が内部導体ＣＡにまたカソード側が端子りに接
続されたダイオードＤ２を介して端子りに接続される。
また、ダイオードＤ３が７ノードを内部導体ＯＡにまた
カソードを集積回路出力−子Ａ（過電圧が加わる可能性
のある端子）接続されて形成される。同様に、ダイオー
ドＤ’　３がアノードを内部導体ＣＡに接続されカソー
ドを集積回路出力端子Ｂに接続されて形成される。
これらのダイオードの組は以下の３通りの電圧のうち最
も負の電圧を内部導体及び基板と印加するためのスイッ
チとして作用する； −　外部供給電圧ＶＢＡＴ　（例えば−３４ボルトから
一７２ボルトの間で変化することがある）、４子Ａ上に
加えられるた過電圧、 −端子Ｂ上に加えられた過電圧。
過電圧が加わっていない場合は供給電圧ＶＢＡＴのうち
ダイオードＤ１中での電圧降下を差引いた分が基板上に
印加され、また電圧ＶＢＡＴのうちダイオードＤ２中で
の電圧降下を差引いた分が内部導体ＣＡに供給される。
その際ダイＡ゛−ドＤ１及びＤ２は順方向にバイアスさ
れるが、ダイオードＤ１の７ノードは基板と同じｐ形で
ありま１＝基板に接続されていても基板の一部を構成す
ることはなく、又基板に直接隣接したｐ形領域を形成す
ることもない。すなわ。ち、ダイオードＤ１のアノード
はｎ形のボックス状素子形成領域中のｐ形領域として形
成され、またダイオードＤ１のカソードは前記ｎ形ボッ
クス状素子形成領域ではなくアノードを形成するｐ形領
域中に形成されたｎ形領域とされる。
従って、ダイオードＤ１を順方向にバイアスしても基板
と集積回路中に素子を絶縁するために形成されるボック
ス状素子形成領域との間に望ましくない順方向バイアス
が生じることはない。ところで、このような方法で保護
されている出力端ｆの一方、例えば端子Ａ上に過電圧（
ＶＢＡＴよりも絶対値の大きい）が加わると、ダイオー
ドＤ１及びＤ２は逆方向にバイアスされダイオードＤ３
及びＤ４は順方向にバイアスされる。その結果、内部導
体ＧＡに過電圧（実際には印加された値からダイオード
Ｄ３中での電圧降下を差引いた値）が加わる。従って、
内部導体ＣＡは回路中で最も大きな負電圧を加えられる
ことになる。実際には基板は第３図に丞してないが出力
端子Ａを担持するｎ形ボックス状素子形成領域と基板と
の間の接合部により形成されるダイオードを介して内部
導体ＣＡと同じ電位を有するようになる。そこでボック
ス状素子形成領域と基板との間に望ましくない順方向バ
イアスが生じるが、大部分の電流は内部導体ＣＡと端子
Ａの間をダイオードＤ３を介して流れるため上記接合部
を通って流れる電流はわずかである。このようなわずか
な電流では奇生トランジスタの導通は生じず従って回路
のｌｉｌは生じない。ダイオードＤ３はアノードが基板
部分に隣接しておらずカソードも基板に隣接したｎ形ボ
ックス状素子形成領域に隣接していないため基板に対し
て絶縁されている。このためこのダイオードに入電流が
流れても基板と基板に隣接したボックス状素子形成領域
との間の接合部に為害な導通が外じることはない。
第４図は上記の原理にもとづ＜５ＬＩＣ用集積回路の例
を示す。図中、参照符号は第１図〜第３図中の同一参照
符号を有する部分に対応する。
図丞した椛造は０形Ｔビタキシャル層１２により被覆さ
れたｐ形基板１０をもとに形成される。
すなわち、エピタキシャル層１２の上面から基板までｐ
＋形絶縁拡散領域１４が延在し、かかる絶縁拡散領域に
より相互に完全に絶縁されたｎ形ボックス状素子形成領
域が画成される。また第２図の場合と同様に前記ボック
ス状素子形成領域のいくつかの下側にはボックス状素子
形成領域と基板との間にｎ“形埋設層１６が形成される
。さらに、かかる埋設層に達するアクセスウェル　１８
が形成される。
第４図を参照するに、集積回路の出力端子△及びＢは集
積回路の出力トランジスタのコレクタ領域を形成するｎ
＋形領領域形成された接点Ｃ１及びＣ２よりなる。これ
らのトランジスタはそれぞれボックス状素子形成領域２
，０及び２２内に形成される。
集積回路の外部供給端子りは集ｖ４回路上面に形成され
た接点２４により形成され、この接点２４上に電圧ＶＢ
ＡＴが供給される。
以上に説明した部分は第２図の部分と何ら変りはない。
本発明に特有な要素は以下の通りである。
すなわち、他のボックス状素子形成領域から分離された
ボックス状素子形成領域２６中にダイオードＤ１が形成
される。ダイオードＤ１の７ノードはボックス状素子形
成領域２６中に拡散形成されたｐ形領域２８により形成
される。このアノード領［２８はボックス状素子形成領
！ｉ！２６により囲まれることにより基板から完全に絶
縁される。
このアノードと基板とは例えば領域２８表面上の電気接
点３０と、絶縁拡散領域１４の表面上に設けられた接点
Ｏ８とを金属配線材により接続することにより直接的に
電気接続される。ダイオードＤ１のカソードはｐ形拡散
領域２８中に形成されたｎ形拡散領域３２により形成さ
れる。この領域３２表面上には接点３４が形成され金属
導体によって端子りに接続される。
ボックス状素子形成領ｔ＠３６中にはダイオードＤ２が
形成される。ダイオードＤ２のアノードはボックス状素
子形成領［３６により囲まれることでＬ１扱及び絶縁拡
散領域に対して絶縁されたｐ形拡散領域３８により形成
される。この領域３８と内部う９体ＧＡとは直接に電気
接続され、その結果集積回路全体を動作させるのに必要
なｈの供給電圧が内部導体ＣＡを介して集積回路中の各
部分に供給される。ダイオードＤ２のカソードはｐ形領
域３８中に拡散形成されたｎ形領域４０により形成され
る。このカソード領域４０上に形成された接点（例えば
接点２４）を介してダイオードＤ２のアノードが端子り
に接続される。
他のボックス状素子形成領域から分離されたボックス状
素子形成領域４２中にはダイオードＤ３が′形成される
。ダイオードＤ３のアノードはボックス状素子形成領Ｍ
４２中に拡散形成されたｐ形領１ｊ１４４により形成さ
れる。この７ノード上には内部導体ＣＡに接続される接
点４６が設けられる。
ダイオードＤ３のカソードはｐ形領域４４中に形成され
たｎ形拡散領域４８により形成される。このカソード４
８の表面上には接点５０が設けられ導体を介して出力端
子へに接続される。
本実施例では端子Ｂとボックス状桑子形成領域５２中に
形成されたダイオードＤ３と同様なダイオードＤ’　３
により保護される。このダイオードＤ’　３はアノード
が内部導体ＣＡにまたカソードが出力端子Ｂに接続され
る。
以上、本発明を特定の実施例について説明したが、本発
明はダイオードＤ１．Ｄ２．Ｄ３゜Ｄ’　３についてよ
り複雑な構造を採用することもできる。例えばボックス
状素子形成領域の下側にｎ形埋設層を形成し：このｎ形
埋設層をその長さ方向に向って部分的にｐ形押設層で覆
い：ｐ形プリング表面からｐ形押設層に達するように拡
散形成し；このｐ形すングにより囲まれるｎ形領域に接
点を形成してこのｎ形領域をダイオードのカソードとし
、前記ｐ形すング上に接点を形成し、このｐ形すングに
よりダイオードのアノードを構成することもできる。
要約すると、本発明は伝送線に接続されているため過電
圧が加わる恐れのある集積回路の保護に関する。
本発明によれば、集積回路の保護はダイオード（Ｄｉ、
Ｄ２．０３）によりなされる。これらのダイオードは内
部導体（ＧＡ）に外部供給電圧ＶＢＡＴ又は出力端子（
Ａ）上に加えられる過電圧の大きさが内部供給電圧より
も大きい場合加えられた過電圧を選択的に供給する。、
これらのダイオードは特別な椙）青を有する。すなわち
、ダイオードは集積回路が形成されるエピタキシャル基
板に対して電気的に絶縁された２つの領域の接合部に形
成される。本発明は特に加入者線インターフェース回路
に有用である。
【図面の簡単な説明】
第１図は集積回路の保護上の問題が生じる集積回路の応
用例を示す図、第２図は従来の集積回路の断面図、第３
図は本発明による保護動負の原理を説咀するための回路
図、第４図は上記保護動作を実行する集積回路の断面図
である。 １０・・・ｐ形基板、１２・・・ｎ形エピタ１シセル層
、１４・・・ｐ形拡散領域、１６・・・ｎ＋形形設設層
１８・・・ｎ＋形拡散領域、２０．２２．２６．３６゜
４２・・・素子形成領域、２４．３０．３４．４６・・
・接点、２８．３８．４４・・・アノード領域、３２゜
４０．４８・・・カソード領域、Ｌｌ、Ｌ２・・・ライ
ン、ＣＴＰＩ、ＣＴＰ２・・・正の温度係数を有する抵
抗器、ＴＲＩ、丁Ｒ２・・・サイリスタ又はツェナーダ
イオード、Ｄｌ、Ｄ２．Ｄ３．Ｄ’　３・・・ダイオー
ド、Ａ、Ｂ・・・出力端子、ＣＡ・・・内部供給−子（
内部導体）、Ｄ・・・外部供給端子。 特訂出願人　エスジェエスートムソン マイクロエレクトロニク ニス；− 代　　理　人　　弁理士　　伊　　東　　忠　　彦　　
　　　＼・、−′

Claims (3)

    【特許請求の範囲】
  1. （１）一の導電形を有し他の導電形エピタキシャル層（
    １２）で被覆された半導体基板（１０）の上に形成され
    、少なくとも一の外部供給端子（Ｄ）と、供給電圧を種
    々の回路構成部分に伝達するための内部供給端子（ＣＡ
    ）と、過電圧が加わる可能性のある少なくとも一の出力
    端子（Ａ）とを備えた過電圧に対して保護された集積回
    路であって； −基板と外部供給端子（Ｄ）との間に形成され基板がｐ
    形である場合は該外部供給端子にカソード側が接続され
    る第１のダイオード（Ｄ１）と； −内部供給端子（ＣＣＡ）と外部供給端子 （Ｄ）との間に形成され基板がｐ形である場合は該外部
    供給端子にカソード側が接続される第２のダイオード（
    Ｄ２）と； −内部供給端子（ＣＣＡ）と出力端子（Ａ）との間に形
    成され基板がｐ形である場合は該出力端子にカソード側
    が接続される第３のダイオード（Ｄ３）とよりなり、該
    第３のダイオードはいずれも基板に対して電気的に絶縁
    された互いに逆の導電形を有する２つの領域（４４、４
    ８）の接合によって形成され、ｐ形領域に対応する第１
    及び第２のダイオードのアノードが基板に対して絶縁さ
    れていることを特徴とする集積回路。
  2. （２）該第３のダイオード（Ｄ３）はｎ形ボックス状素
    子形成領域中に形成されたｐ形アノード領域（４４）と
    、該アノード領域中に形成されたｎ形カソード領域（４
    ８）とよりなることを特徴とする請求項１記載の集積回
    路。
  3. （３）該第１及び第２のダイオードは基板に対して電気
    的に絶縁されている領域相互の接合により形成されるこ
    とを特徴とする請求項１記載の集積回路。
JP63073045A 1987-03-27 1988-03-26 過電圧に対して保護された集積回路 Pending JPS63261740A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8704270A FR2613131B1 (fr) 1987-03-27 1987-03-27 Circuit integre protege contre des surtensions
FR8704270 1987-03-27

Publications (1)

Publication Number Publication Date
JPS63261740A true JPS63261740A (ja) 1988-10-28

Family

ID=9349487

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63073045A Pending JPS63261740A (ja) 1987-03-27 1988-03-26 過電圧に対して保護された集積回路

Country Status (6)

Country Link
US (1) US4847724A (ja)
EP (1) EP0289431B1 (ja)
JP (1) JPS63261740A (ja)
KR (1) KR880011937A (ja)
DE (1) DE3878975T2 (ja)
FR (1) FR2613131B1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1215402B (it) * 1987-03-31 1990-02-08 Sgs Microelettronica Spa Circuito integrato di pilotaggio di carichi induttivi riferiti a terra.
DE58906972D1 (de) * 1988-08-16 1994-03-24 Siemens Ag Bipolartransistor als Schutzelement für integrierte Schaltungen.
KR960015347B1 (ko) * 1990-09-10 1996-11-09 후지쓰 가부시끼가이샤 반도체장치
US5057879A (en) * 1990-12-24 1991-10-15 Motorola Inc. Noise reduction technique for breakdown diodes
GB2256743A (en) * 1991-06-11 1992-12-16 Texas Instruments Ltd A semiconductor component for transient voltage limiting
GB2256744A (en) * 1991-06-11 1992-12-16 Texas Instruments Ltd A monolithic semiconductor component for transient voltage suppression
JP2910474B2 (ja) * 1992-02-21 1999-06-23 日本電気株式会社 半導体集積回路装置
JP3075892B2 (ja) * 1993-07-09 2000-08-14 株式会社東芝 半導体装置
FR2719721B1 (fr) * 1994-05-09 1996-09-20 Sgs Thomson Microelectronics Protection d'interface de lignes téléphoniques.
US5802170A (en) * 1994-05-19 1998-09-01 Tii Industries, Inc. Customer bridge module
FR2734113B1 (fr) * 1995-05-12 1997-07-25 Sgs Thomson Microelectronics Composant de protection complet de circuit d'interface de lignes d'abonnes
FR2734114B1 (fr) * 1995-05-12 1997-07-25 Sgs Thomson Microelectronics Composant de protection sensible de circuit d'interface de lignes d'abonnes
IT1296832B1 (it) * 1997-12-02 1999-08-02 Sgs Thomson Microelectronics Struttura integrata di protezione con dispositivi a soglia di conduzione inversa prestabilita di polarizzazione
US6222237B1 (en) * 1999-05-21 2001-04-24 United Microelectronics Corp. Structure of electrostatic discharge protection device
JP2003078032A (ja) * 2001-09-05 2003-03-14 Mitsubishi Electric Corp 半導体装置およびその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2407332A1 (de) * 1973-02-15 1974-09-05 Motorola Inc Integrierte schaltung
US3858062A (en) * 1973-02-15 1974-12-31 Motorola Inc Solid state current divider
GB1434332A (en) * 1973-02-15 1976-05-05 Motorola Inc Integrated circuit filtering circuit
US4005342A (en) * 1973-02-15 1977-01-25 Motorola, Inc. Integrated circuit overvoltage protection circuit
DE2514466B2 (de) * 1975-04-03 1977-04-21 Ibm Deutschland Gmbh, 7000 Stuttgart Integrierte halbleiterschaltung
US4661979A (en) * 1985-09-24 1987-04-28 Northern Telecom Limited Fault protection for integrated subscriber line interface circuits

Also Published As

Publication number Publication date
DE3878975D1 (de) 1993-04-15
US4847724A (en) 1989-07-11
EP0289431A1 (fr) 1988-11-02
KR880011937A (ko) 1988-10-31
DE3878975T2 (de) 1993-10-14
FR2613131B1 (fr) 1989-07-28
EP0289431B1 (fr) 1993-03-10
FR2613131A1 (fr) 1988-09-30

Similar Documents

Publication Publication Date Title
US5838043A (en) ESD protection circuit located under protected bonding pad
US4567500A (en) Semiconductor structure for protecting integrated circuit devices
JPS63261740A (ja) 過電圧に対して保護された集積回路
US3936863A (en) Integrated power transistor with ballasting resistance and breakdown protection
US5274524A (en) Programmable protection circuit and its monolithic manufacturing
US4806999A (en) Area efficient input protection
US4609931A (en) Input protection MOS semiconductor device with zener breakdown mechanism
CN101385143A (zh) 集成电路中的静电放电保护
US4656491A (en) Protection circuit utilizing distributed transistors and resistors
US4103181A (en) Monolithic integrated transistor and protective circuit therefor
US4599631A (en) Semiconductor apparatus having a zener diode integral with a resistor-transistor combination
US6696709B2 (en) Low voltage protection module
JPS6118315A (ja) 保護回路装置
GB2141301A (en) Protection circuit for integrated circuit devices
KR100206675B1 (ko) 반도체 집적 회로 장치
CN109148437B (zh) 半导体装置及半导体电路装置
JP2003060059A (ja) 保護回路および保護素子
US4814852A (en) Controlled voltage drop diode
GB2218872A (en) Overvoltage protectors
US3649885A (en) Tetrode mosfet with gate safety diode within island zone
US20230307438A1 (en) Electro-static discharge protection devices having a low trigger voltage
US11515301B2 (en) ESD protection circuit
EP0607474B1 (en) Semiconductor integrated circuit with layer for isolating elements in substrate
JPH05267588A (ja) 半導体保護装置
JP3637175B2 (ja) 半導体装置