JPS63253595A - ダイナミツクｒａｍのリフレツシユ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 本発明はダイナミックＲＡＭのリフレ・ソシュ装置に関
するものである。

Ｂ３発明の概要 本発明はダイナミックＲＡＭのりフレッンユ装置におい
て、 システムイニシャライズ信号を入力する遅延回路とこの
遅延回路から出力する信号により、カウントのクリア及
びカウントをスタートさせろリフレッシュタイマを設け
、同一バス上に接続されるダイナミックＲＡ　Ｍ　ｈ＜
　複数の場合においてら、各遅延回路の遅延時間を異に
することにより、各ＲＡＭでの同時リフレッシュ要求を
防止し、またシステム電源が無効になることを防止する
と共に、バスサイクルが長くなるようにしたしのである
。

Ｃ１従来の技術 ダイナミックＲＡＭは短時間しか記憶内容を保持するこ
とができないので、所定時間内に必ず再生しなければな
らず、その再生用としてリフレッシュ装置が必要である
。

かかるダイナミックＲＡＭのリフレッシュ装置としては
、一般に第３図に示すしのが知られている。この図にお
いて、符号ａはダイナミックＲＡＭで、このダイナミッ
クＲＡ　Ｍ　ａはメモリセルｂ１リフレッノユタイマＣ
１水晶発振器ｄ及びドライバ回路ｅからなっており、バ
スライン＋００を介して内部バスライン１０１に接続さ
れている。このように構成されたダイナミックＲＡ　Ｍ
　ａを複数個同じシステム内（例えばマルチパスシステ
ムにおいて）に接続した場合には、同一タイミングで各
々のリフレッシュ装置が動作し、そして同一タイミング
でリフレツシユを実行することがある。

このため、これらリフレッシュ装置が同時に実行すると
、電源から過電流が流れ、電源電圧を大幅に変動して装
置の円滑な動作を妨げてしまう。そこで、第４図に示す
リフレッシュ装置が使用されるようになった。同図にお
いて符号ｉはダイナミックＲＡＭで、このダイナミック
ＲＡ　Ｍ　ｉはメモリセルｂ、水晶発振器ｄ１リフレッ
シュタイマｊ及びオフセット設定部ｋから成る。リフレ
ッシュタイマｊはライン２００を通ってリセット信号が
ロード端子ＬＤに入力されると、該タイマｊのタイムカ
ウントをクリア状態にし、水晶発振器ｄから送出される
クロックに従ってタイマをスタートさせる。そして、こ
のリフレッシュタイマｊでは、オフセット設定１ｋから
のオフセット信号（図示を省略する）に従ってメモリセ
ルｂに順次リクエスト信号を送出して全体のメモリセル
ｂをリフレツシユする。

かかるリフレッシュ装置の動作を示すものが第５図（Ａ
）乃至（Ｎ）のタイミングチャートで、（Ａ）はリセッ
ト信号ＲＥＳＥＴによりオフセット設定部にて設定され
たオフセット値をリフレッシュタイマにロードする信号
である。オフセット値が０の場合には、タイマｊは直ち
にリフレッシュ要求（波形（Ｂ））を出すが、オフセッ
ト値Ｉ〜Ｎのように設定した場合には、この設定値は対
応した任意時間にライン２０１を通ってメモリセルｂを
リフレッシュするリクエスト信号を送出する。

Ｄ６発明が解決しようとする問題点 かかるリフレッシュ装置においては、リフレッシュタイ
マのロード端子に入力されたリセット信号に基づいて、
リフレッシュタイマｊに設定値ヲロードした後にカウン
トを開始する。このため、マルチパスシステムにおいて
各ＲＡＭのオフセット値を夫々異にしておくことにより
、同時リフレッシュ要求を防止することができるが、か
かるリフレッシュ装置では、リセット直前のリフレッシ
ュ要求からリセット直後のリフレッシュ要求の間隔がお
よそ０μＳ〜３０μｓになるので、その分駆動命令から
終了命令までのサイクル（いわゆるバスサイクル）が短
くなり、メモリをアクセス゛（呼出）すまでの時間を要
してしまう。

そこで、本発明はリフレッシュタイマを動作するタイミ
ングを遅延させることによって、リセット直前のりフレ
ッノユ要求からリフレッシュ直後のリフレッシュ要求の
間隔を狭く（１５μｓ〜３０μｓ）することにより、バ
スサイクルを長くとるようにしたリフレッシュ装置を提
供することを目的とするものである。

Ｅ１問題点を解決するための手段 問題点を解決するための手段として本発明は、バスライ
ンに接続されたダイナミックＲＡ　Ｍのリフレッシュタ
イマにリセット信号を送出し、このリセット信号に基づ
いてメモリセルをリフレッシュさせるリフレッシュ装置
において、前記バスラインとリセットタイマとの間に遅
延回路を設け、この遅延回路で前記バスラインを介して
送出されたリセット信号を遅延させ、この遅延した信号
を前記リフレッシュタイマのカウントスタート信号とす
るようにしたごとを特徴とする。

２１作用 本リフレッシュ装置では、システムイニシャライズ信号
を遅延回路に入力し、この遅延回路から出力する信号に
より、タイムクリア及びタイムカウントをリフレッシュ
タイマで行い、リクエスト信号をメモリセルに送出する
ことによって該メモリセルをリフレッシュさせる。

Ｇ、実施例 次に、本発明の一実施例を第１図を参照して説明する。

第１図は本発明の一実施例を示すブロック図である。

この図において、符号ｌはダイナミックＲＡ〜１で、ダ
イナミックＲＡＭＩはメモリセル２、リフレッシュタイ
マ３、リセット信号を任意設定分だけ通らせるための遅
延回路４、水晶発振器５及びドライバ回路６から構成さ
れる。このダイナミックＲＡＭＩはバスライン１００を
介してコンピュータシステムの内部バスライン１０１に
接続されている。また、メモリセル２は複数の単位セル
から成るものである。このメモリセル２にはリフレッシ
ュタイマ３が接続されていて、このリフレッシュタイマ
３には、水晶発振２３５よりクロック周波数が人力され
、内部バスライン１０１よりライン２０１１遅延回路４
、ライン２０３を介してリセット信号（システムイニシ
ャライズ信号）が入力されたとき、タイムクリヤし、タ
イムカウントをスタートする。また、ドライバ回路６は
ダイナミックＲＡ　Ｍのブリヂャージ及びリード／ライ
ト（Ｒ／Ｗ）等を制御するものである。

次に本実施例の作用について説明する。第２図は本実施
例の動作を示すタイミングチャートである。この図にお
いて（Ａ）はライン２０１を通過するリセット信号、（
Ｂ）〜（Ｄ）はライン２０３に出力される遅延回路４の
出力信号で、この遅延回路４はシフトレジスタ等より成
り、予め設定される値によって（Ｂ）、（Ｃ）、（Ｄ）
のように任意の遅延信号が得られる。（Ｅ）〜（Ｇ）は
夫々（Ｂ）〜（Ｄ）に対応してタイマ３がクリア、カウ
ントスタートする態様を示したちのである。

今、時間ｔ１にて内部バスライン１０１を経て遅延回路
４にリセット信号（波形（Ａ））が入力されるとする。

このとき遅延回路４での遅延設定が０の場合、遅延回路
４は直ちにリセット信号（波形（Ｂ））を送出し、これ
によってタイマ３はクリアされた後、カウントがスター
トする。また、遅延回路４がＴＩの遅れ（波形（Ｃ））
、あるいはＴ２の遅れ（波形（Ｄ））が夫々生じた場合
には、リフレッシュタイマ３は、時刻ｔ２゜ｔ３におい
て夫々Ｃ，Ｄの信号に同期してカウントクリア及びカウ
ントスタートをし、リフレッシュタイマ３からメモリセ
ル２ヘリクエスト信号（第３図（Ｅ）〜（Ｇ））を送出
する。メモリセル２では、リフレッシュタイマからのリ
クエスト信号に基づいてリフレッシュされる毎にカウン
トアツプし、複数回の動作によって全体のメモリセル２
をリフレッシュする。すると、リセット直前のりフレッ
ンユ要求からリセット直後のリフレッシュ要求までの間
隔が１５μｓ〜３０μｓとなり、バスサイクルを長くす
ることができる。

上記のように、本実施例によれば、リフレッシュタイマ
を動作するタイミングを遅延させろことにより、リセッ
ト直前のリフレッシュ要求からリセット直後のリフレッ
シュ要求までの間隔を狭くして、バスサイクルを長くす
ることができる。

Ｈ０発明の効果 上記のように本発明によれば、リフレッシュタイマを動
作するタイミングを遅延させることにより、リセット直
前のリフレッシュ要求からリセット直後のリフレッシュ
要求までの間隔を狭くしてバスサイクルを長くとること
ができるため、実行中のバスサイクルの中止が減少し、
マスク・スレーブ間のアクセス時間を短縮することがで
きる。

【図面の簡単な説明】

第１図及び第２図は本発明の一実施例を示す図、第３図
乃至第５図は従来のダイナミックＲＡＭのリフレッシュ
装置の一例を示す図である。 ｌ・・・ダイナミックＲＡＭ、２・・・メモリ、３・・
・リフレッシュタイマ、４・・・遅延回路。 第３図 第４図

Claims (1)

【特許請求の範囲】
1. バスラインに接続されたダイナミックＲＡＭのリフレッ
   シュタイマにリセット信号を送出し、このリセット信号
   に基づいてメモリセルをリフレッシュさせるリフレッシ
   ュ装置において、前記バスラインとリセットタイマとの
   間に遅延回路を設け、この遅延回路で前記バスラインを
   介して送出されたリセット信号を遅延させ、この遅延し
   た信号を前記リフレッシュタイマのカウントスタート信
   号とするようにしたことを特徴とするダイナミックＲＡ
   Ｍのリフレッシュ装置。