SU752338A1 - Устройство дл управлени оперативной пам тью - Google Patents

Description

I Изобретение относитс  к вычислительной технике и может быть испол зовано в запоминающих устройствах, содержащих накопитель, выполненный на элементах пам ти с ограниченным временем хранени  информации (напри мер, динамическа  пам ть на элементах со структурой металл-диэлектрик-полупроводник ) . Предлагаемое устройство может быть использовано в качестве устройства местного управлени  указанных накопителей. В одном из известных устройств установка режима регенерации производитс  по сигналам самого устройст дл  управлени  1. Однако оно имеет сложную схему анализа запроса и выбора режима работы . Наиболее близким техническим решением к данному изобретению  вл ет с  устройство дл  управлени  оперативной пам тью, содержащее формирователь синхронизирующих сигналов, формирователь сигналов регенерации, выход которого соединен с первым вх дом триггера режима, второй вход ко торого подключен к одной из управл ющих шин (2. Недостатком этого устройства  вл етс наличие дополнительных шин управлени , св зывающих оперативную пам ть с центральным процессором, по KOTophJM производитс  передача сигналов зан тости оперативной пам ти и команды установки режима регенерации либо обмена. Кроме того, в этом устройстве управлени  может возникнуть за,цержка запроса на входе оперативной пам ти на врем , превышающее период регенерации (например, при сбое в работе центрального процессора),при которой происходит разрушение информации в накопителе, т.е. данное устройство имеет недостаточную надежность . Цель изобретени  - упрощение и повышение надежности устройства. Поставленна  цель достигаетс  тем, что устройство содержит триггер конца цикла и элементы И-НЕ, причем выходы триггера режима соединены со входами первого элемента И-НЕ, выход которого подключен ко входу формировател  синхронизирующих сигналов, третий вход триггера режима соединен с выходом второго элемента И-НЕ,входы которого подключены соответственно к управл ющей шине и единичному выходу триггера конца цикла, входы которого соединены соответственно с выходом формировател  синхронизирующих сигналов ,и управл ющей шиной.

Схема устройства приведена на чертеже.

Устройство содержит формирователь 1 синхронизирующих сигналов, формирователь 2 сигналов регенерации, триггер 3 режима, управл ющую шину 4 триггер 5 конца цикла, элементы 6 и 7 И-НЕ. Выходы триггера 3 режима соединены со входами первого элемента 6 И-НЕ, выход которого соединен со входом формировател . 1. Входы триггера 3 режима соединены соответственно с шиной 4 и одним из в.ходов второго элемента 7 И-НЕ, с выходом того же элемента и выходом формировател  2. Другой вход второго элемента 7 И-НЕ соединен с единичным выходом триггера 5 конца цикла, входы которого соединены соответственно с шиной 4 и выходом формировател  1.

Устройство работает следующим образом .

В исходном состо нии на шине 4 и на выходе формировател  2 присутствует нулевой уровень напр жени , на выходах триггера 3 режима - единичные уровни, на элемента б И-НЕ нулевой уровень, на выходе формировател  1 -единичный уровень, на выходе триггера 5 конца.цикла - нулевой уровень и на выходе элемента 7 И-НЕ единичный уровень напр жени .

При подаче по шине 4 единичного уровн  триггер 3 режима устанавливаес  в нулевое состо ние, при этом на выходе элемента 6 И-НЕ формируетс  перепад напр жени  единичного уровн  которым запускаетс  формирователь 1. По окончании цикла работы на выходе формировател  1 вырабатываетс  импул нулевого уровн , который переводит триггер 5 конца цикла в единичное состо ние. При этом на выходе элемента 7 И-НЕ.образуетс  нулевой уровень , который переводит триггер 3 режима в исходное состо ние.

Режим регенерации обеспечиваетс  по сигналу формировател  2, поступающему на вход триггера 3 режима. Длительность этого сигнала должна превышать длительность цикла пам ти на 10-20%. Запуск формировател  1 в этом режиме производитс  аналогично описанному выше, но при этом импульс конца цикла не вырабатываетс .

Задержка запроса на шине 4 не приводитf- к задержке регенерации, так как по окончании цикла триггер 3 режима возвращаетс  в исходное состо ние , чем обеспечиваетс  возможность его управлени  формирователем 2.

После сн ти  запроса с шин 4 триггер 5 конца цикла возвращаетс  в исходное состо ние и устройство готово к приему очередного запроса.

При одновременном поступлении запроса и сигнала регенерации триггер 3 режима выбирает очередность режима случайным образом, однако, так как длительность сигналов запроСа и регенерации превышают длитель ость цикла пам ти, по окончании выполнени  цикла в первом выбранном режиме триггер 3 режима немедленно переходит в противоположное состо ние и начинаетс  выполнение цикла пам ти в другом режиме. Так как практически цикл пам ти на 3-4 пор дка меньше периода регенерации, то происход щей при этом задержкой регенерации можно пренебречь.

Технико-экономический эффект предложенного устройства заключаетс  в повышении надежности работы устройства , уменьшении количества управл ющих цепей и сигналов, что приводит к аппаратурному упрощению систеглы, в которую входит данное устройство.

Claims (2)

1.Патент Великобритании № 1424107 кл. G 4 С, 1976.

2.Патент США 3839630, кл. 235-156, 1974 (прототип).