SU855997A1 - Устройство декодировани - Google Patents
Устройство декодировани Download PDFInfo
- Publication number
- SU855997A1 SU855997A1 SU792842743A SU2842743A SU855997A1 SU 855997 A1 SU855997 A1 SU 855997A1 SU 792842743 A SU792842743 A SU 792842743A SU 2842743 A SU2842743 A SU 2842743A SU 855997 A1 SU855997 A1 SU 855997A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- delay line
- bus
- decoding device
- Prior art date
Links
Landscapes
- Dc Digital Transmission (AREA)
Description
Изобретение относитс к автомати 1ке и вычислительной технике. Известны устройства декодировани содержащие формирователь, две линии задержки, генератор и одновибратор О Недостаток этих устройств - низка надежность. Наиболее близким к предлагаемому вл етс устройство декодировани , содержащее формирователь, вход которого соединен с входной шиной, а выход подключен ко входу первой линии задержки и через последовательно соединенные генератор и вторую линию задержки - к первому входу элемента И, выход которого через одновибратор соединен с выходной шиной 2. Недостаток этого устройства - ни ка надежность. Цель 1 зобретени - повышение наде ности устройства декодировани . Указанна цель достигаетс тем, что в устройство декодировани ,содержащее формирователь, вход которого соединен с входной шиной, а выход подключен ко входу первой линии задержки и через последовательно соедиHeHiibie генератор и вторую линию задержки к первому входу элемента И, выход которого через одновибратор соединен с выходной шиной, введен элемент неравнозначности, входы которого соединены с выходами формировател и первой линии задержки, а выход подключен ко второму входу элемента И. На фиг.1 представлена функциональна схема устройства декодировани ; на фиг.2 -временна диаграмма функционировани устройства декодировани . Устройство содержит формирователь 1 , вход которого соединен с входной шиной 2, а выход подключен ко входу линии 3 задержки и через последовательно соединенные генератор 4 и линию 5 задержки - к первому входу элемента И 6, выход которого через
одновибратор 7 соединен с выходной шиной 8, элемент 9 неравнозначности, входы которого соединены с выходами формировател 1 и линии 3 задержки, а выход подключен ко второму входу элемента И 6, логические уровни 10 напр жени (тока) , подаваемого по входной шине 2, логические уровни 11на выходах, соответственно, формировател 1, генератор 4, линии 5 задержки , линий 3 задержки, элемента 9 неравнозначности , элемента И 6, логические уровни 17 на выходе одновибраI тора 7. .
Функционирование устройства декодировани осуществл етс следующим образом.
Логические уровни по входной шине 2 с интервалами IT, 1,-5 Т и 2Т подаютс на вход формировател 1, на выходе которого вырабатываютс единичные логические уровни с длительностью по каждому измерению логических уровней на входной шине 2. На выходе генератора 4 формируютс синхронизирующие импульсы, которые при помгаци линии 5 задержки задерживаютс на величину IT и подаетс на первый вход элемента И 6. Логические уровни с выхода формировател 1 непосредственно и задержанные на величину IT поступают на вход элемента 9 неравнозначности и суммируютс , после чего подаютс на второй вход элемента И 6. На выходе элемента И 6 формируетс импульсный сгвгнал.где единичный сигнал помечаетс наличием импульса длительностью 0,5Т в разр дной позиции, и подаетс на вход одновибратора 7, который расшир ет их до длительности Т. На выходе одновибратора 7 по- лучаетс искомый последовательный потенциальный сигнал.
Таким образом, предлагаемое устройство повышает надежность функционироваыи за счет сокращени элементов .
Claims (2)
- Формула изобретениУстройство декодировани , содержащее формирователь, вход которого соединен с входной шиной, а выход подключен ко входу первой линии задержки и через последовательно соединенные генератор и вторую линию задержки - к первому входу элемента И, выход которого через одновибратор соединен с выходной шиной, отличающеес тем, что, с целью повышени надежности, введен элемент неравнозначности, входы которого соединены с выходами формировател и первой линии задержки, а выход подключен ко второму входу элемента . И.Источники информации, .прин тые во внимание при экспертизеI. Патент США № 3414894, кл. 340-174, 15.03.68.
- 2. Патент США № 3699556,кл. 340-174, 17.05.72(прототип).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792842743A SU855997A1 (ru) | 1979-11-19 | 1979-11-19 | Устройство декодировани |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792842743A SU855997A1 (ru) | 1979-11-19 | 1979-11-19 | Устройство декодировани |
Publications (1)
Publication Number | Publication Date |
---|---|
SU855997A1 true SU855997A1 (ru) | 1981-08-15 |
Family
ID=20860524
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU792842743A SU855997A1 (ru) | 1979-11-19 | 1979-11-19 | Устройство декодировани |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU855997A1 (ru) |
-
1979
- 1979-11-19 SU SU792842743A patent/SU855997A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6111447A (en) | Timing circuit that selectively triggers on a rising or falling input signal edge | |
SU855997A1 (ru) | Устройство декодировани | |
JPS6281850A (ja) | 受信デ−タの最小ビツト検出方法 | |
SU869004A1 (ru) | Устройство дл задержки импульсов | |
SU834877A1 (ru) | Устройство дл обнаружени потерииМпульСОВ | |
SU853814A1 (ru) | Устройство дл контрол распре-дЕлиТЕл иМпульСОВ | |
SU1032446A1 (ru) | Устройство дл ввода информации | |
JPS5538604A (en) | Memory device | |
SU788056A1 (ru) | Устройство дл контрол последовательности импульсов | |
SU552684A1 (ru) | Устройство дл формировани сигнала, соответствующего середине интервала следовани серии импульсов или огибающей импульса | |
SU1091162A2 (ru) | Блок приоритета | |
SU932602A1 (ru) | Генератор случайной импульсной последовательности | |
SU1275745A1 (ru) | Устройство задержки | |
SU1283954A1 (ru) | Формирователь импульсов | |
SU667966A1 (ru) | Устройство дл сравнени чисел | |
SU652618A1 (ru) | Ячейка пам ти сдвигового регистра | |
SU824415A1 (ru) | Генератор пачек импульсов | |
SU839041A1 (ru) | Частотный дискриминатор | |
SU678659A1 (ru) | Генератор импульсов | |
SU671034A1 (ru) | Делитель частоты импульсов на семь | |
SU1109686A1 (ru) | Устройство дл контрол генератора тактовых импульсов | |
SU1115218A1 (ru) | Амплитудно-временной анализатор | |
SU1312743A1 (ru) | Устройство дл декодировани кода Миллера | |
SU890399A1 (ru) | Мажоритарное устройство | |
SU903797A1 (ru) | Устройство дл допускового контрол временных интервалов |