SU1115218A1 - Амплитудно-временной анализатор - Google Patents

Abstract

АМПЛИТУДНО-ВРЕМЕННОЙ АНАЛИЗАТОР , содержащий последовательно соединенные основной пороговый элемент, формирователь заднего фронта и логический элемент И, a также врем задающий блок и формирователь переднего фронта, выход которого соединен с R -входом основного триггера, причем источник анализируемого сигнала подключен к первому входу порогового элемента, отличающийс  тем, что, с целью повьшени  точности вьщелени  сигнала, ограниченного по амплитуде и длительности заданным полем допуска, в него введены дополнительный пороговый элемент и дополнительный триггер, инвертор, генератор пилообразного напр женна  и логический элемент ШШ-НЕ, причем пер вый вход дополнительного порогового элемента подключен к источнику анализируемого сигнала, вторые входы основного и дополнительного пороговых элементов подключены соответственно к источнику порогового напр жени  высокого и низкого уровней, выход основного порогового элемента соединен с генератором пилообразного напр жени , формирователем переднего фронта и счетным входом основного триггера, выход генератора пилообразного напр жени  соединен с врем задак цим блоком , выходы которого соединены с логическим элементом ИЛИ-НЕ, выход которого соединен с Ъ -входом основного (Л триггера, выход формировател  переднего фронта соединен с Q -входом дополнительного триггера, счетный вход которого соединен с выходом дополнительного порогового элемента, пр мой выход основного триггера и инверсный выход дополнительного триггера соединен с входами логического ел элемента И, при этом D-вход дополниtsd тельного триггера подключен к положи-тельной шине питани . 00

Description

Изобретение относитс  к импульсн технике и может быть использовано при построении специализированных амплитудно-временных анализаторов и пульсных сигналов. Известен селектор импульсов, содержащий два формировател  импуль сов и три элемента И, причем первый вход первого элемента И соединен с входной шиной, с входом первого фор мировател  импульсов и с первым вхо дом дополнительного элемента И, выход первого формировател  импульсов соединен с вторым входом дополн тельного элемента И и с первым входом второго элемента И, причем выхо последнего подключен к управл ищему вхо,цу первого формировател  импульсов , выход дополнительного элемента И соединен с входом второго форм ровател  импульсов, выход которого соединен с вторыми входами первого и второго элементов И, два элемента НЕ и второй дополнительный элемент И, первый вход которого подклю чен к выходу второго формировател  импульсов, второй и третий входы через первый и второй элементы НЕ к входной шине и к выходу первого формировател  импульсов, а выход к третьей выходной шине til. Данное устройство имеет недостаточно высокую разрешакщую способность и точность. Наиболее близким к изобретению по технической сущности  вл етс  амплитудно-временной анализатор, содержащий последовательно соединен ные пороговый элемент, формирователь заднего фронта и логический элемент И, а также врем задающий блок и формирователь переднего фронта, выход которого соединен с R -входом триггера, а источник анализируемого сигнала подключен к первому входу порогового элементаt2 Известный амплитудно-временной анализатор вьщел ет сигналы, дл  которых определены только минимальна  величина пор амплитуды и максимальна  величина t, длительноети , т.е. решаетс  частна  задача вы лени  сигнала с параметрами и,,ор,,.с .-tJ . где максимальна  величина сигн ла дл  данного устройства. Недостатком известного устройств  вл етс  то, что оно не способно определить, наход тс  ли параметры сигнала в поле допуска, которое ограничено минимальными и максимальными заданными величинами амплитуды и длительности, т.е. не может с достаточной точностью решить задачу выделени  сигнала с параметрами Uxett nopi.Unop2 xe fxi x2J , где Unas , Una, соответственно задан ные минимальна  и максимальна  амплитуды сигнала, lXi,tj - соответственно заданные минимальна  и максимальна  длительности сигнала, Цель изобретени  - повьшение точности выделени  сигнала, ограниченного по амплитуде и длительности заданным полем допуска. Указанна  цель достигаетс  тем, что в амплитудно-временной анализатор , содержащий последовательно соединенные основной пороговый элемент, формирователь заднего фронта и логический элемент И, а также врем задающий блок и формирователь переднего фронта, выход которого соединен с R-входом основного триггера, причем источник анализируемого сигнала подключен к первому входу порогового элемента, введены дополнительный пороговый элемент и дополнительный триггер, инвертор, генератор пилообразного напр жени  и логический элемент ШШ-НЕ, причем первый вход дополнительного порогового элемента подключен к источнику анализируемого сигнала, вторые входы основного и дополнительного пороговых элементов подключены соответственно к истомнику порогового напр жени  низкого и высокого уровней, выход основного порогового элемента соединен с входом инвертора, выход которого соединен с генератором пилообразного напр жени , формирователем переднего фронта и счетным входом основного триггера, выход генератора пилообразного напр жени  соединен с врем задающим блоком, выходы которого соединены с логическим элементом ИЛИ-НЕ, выход которого соединен с Ф -входом основного триггера, выход формировател  переднего фронта соеинен с ft -входом дополнительного триггера, счетный вход которого сое3 динен с выходом дополнительного порогового элемента, пр мой выход основного триггера и инверсный выход дополнительного триггера соеди нены с входами логического элемента И, при этом D -вход дополнительного триггера подключен к положитель ной шине питани . На фиг.1 представлена функциональ на  схема амплитудно-временного анализатора; на фиг.2 - схема врем заданщего блока. Амплитудно-временной анализатор содержит пороговый элемент 1, формирователь 2 заднего фронта, логически элемент ИЗ, врем задающий блок 4, формирователь 5 переднего фронта, триггер 6, пороговьй элемент 7, триггер 8, инвертор 9, генератор 10 пилообразного напр жени , логический элемент ИЛИ 11. Врем эадающий блок 4 содержит пороговый элемент 12 высокого уровн  пороговый элемент 13 низкого уровн  два цифроаналоговых преобразовател  14 и 15 подключенные к входам пороговых элементов, источник анали зируемого сигнала подключен к первым входам пороговых элементов 1 и 7, вторые входы которых подключены соо ветственно к источнику порогового напр жени  низкого и высокого уровней , выход порогового элемента 1 со динен с формирователем 2 заднего фронта и входом инвертора 9, выход которого соединен с генератором 10 пилообразного напр жени , формирователем 5 переднего фронта и счетны входом триггера 6, выход генератора 10 пилообразного напр жени  соедине с врем задающим блоком 4, выходы .которого соединены с логическим эле ментом ИЛИ-НЕ 11, выход которого со динен с Д-входом триггера 6, выход формировател  5 переднего фронта соединен с R-входами триггеров 6 .и счетный вход триггера 8 соединен с выходом порогового элемента 7, пр мой выход триггера 6, инверсный выход триггера 8 и выход формировател  2 заднего фронта соединен с вх дами логического элемента И 3, Д-вх триггера 8 подключен к положительно шине питани . Амплитудно-временной анализатор работает следующим образом. Анализируемый сигнал Ux подает с  на пороговый элемент 1 низкого 184 уровн , который имеет величину порогового сигнала и на пороговый элемент 7, который имеет величину UHQ. порогового сигнала. Если величина , сигнал Ugbi на выходе устройства отсутствует при любой длительности входного сигнала. В случае, когда величина 0 входного сигнала находитс  в заданном поле допуска изменени  амплитуды CUnop,, ОпоРч пороговый элемент 1 преобразует его в импульс и длительностью t , который инвертируетс  инвертором 9, выходной импульс ( которого управл ет работой генератора 10 пилообразного напр жени , -подаетс  на счетный вход триггера 6 и на вход формировател  5 переднего фронта. Формирователь 5 переднего фронта вьщел ет передний фронт импульса Цз . Выходной сигнал Ug формировател  5 у станавливает триггеры 6 и 8 в нулевое состо ние. На выходе генератора пипообразного напр жени  формируетс  пилообразный импульс и/, длительностью t , который подаетс  на врем задающий блок 4, представл киций собой два пороговых элемента, один из которых имеет пороговый сигнал величиной Uncrtij, другой - пороговый сигнал величиной UnoPu. Выходы этих пороговых элементов соединены с входами логического элемента ИЛИ 11. В момент времени, когда совпадают линейнонарастающее напр жение U/4 и ( , формируетс  передний фронт импульса Ug При совпадении линейнонарастающего напр жени  U и порогового сигнала формируетс  задний фронт импульса U Момент времени формировани  переднего и заднего фронтов импульса Us определ ют пределы пол  допустимого изменени  длительности анализируемого импульса Cty xil Если длительность анализируемого импульса tjiG ttx, , ГО задний фронт импульса U формируетс  по заднему фронту импульса Uj, . Если , то импульс Ug не формируетс  . Результат анализа длительности импульса определ етс  временным положением заднего фронта импульса Uj относительно импульса Ug , поступающего на Д-вход триггера 6, выход которого соединен с первым входом логического элемент И 3. При

. триггер 6 устанавливаетс  в единичное состо ние.

При . ИЛИ -t триггер 6 остаетс  в нулевом состо нии. При Ufe€C(JnoP,UnopJ на выходе порогового элемента 7 импульс U отсутствует . В случае превьшени  входным сигналом порогового уровн  U),j на выходе элемента 7 формируетс  импульс и 1 передним фронтом которого триггер 8 переводитс  в единичное состо ние, причем на инверсном выходе триггера 8, соединенном с вторым входом логического элемента И 3, устанавливаетс  нулевой логческий уровень.

Формирователь 2 заднего фронта видел ет задний фронт импульса U/ Выходной сигнал Ug формировател  2 поступает на третий вход логического элемента И 3. При наличии на входах элемента 3 высокого логического уровн  выходной сигнал формировател  2 через элемент 3 поступает на выход устройства. Установка триггеров 6 и 8 в исходное состо ние произойдет в момент прихода переднего фронта следующего импульса.

Таким образом, предложенный амплитудно-временной анализатор с высокой точностью позвол ет определить, наход тс  ли амплитуда и длительность анализируемого сигнала в заданном поле допустимого изменени  этих параметров, т.е. решает задачу вьщелени  сигнала с параметрами

и,,,,и„,р,, использовании предлагаемого анализатора точность может быть увеличена в 2-3 раза за счет того, что формирование пределов допуска по длительности осуществл етс  непосредственно анализируемым импульсом, в результате чего погрешность формировани  этих пределов сводитс  до минимума и не зависит от длительности анализируемого импульса.

Фе/г./

Фиг.2

Claims (1)

1. АМПЛИТУДНО-ВРЕМЕННОЙ АНАЛИЗАТОР, содержащий последовательно соединенные основной пороговый элемент, формирователь заднего фронта и логический элемент И, а также времязадающий блок и формирователь переднего фронта, выход которого соединен с

   R -входом основного триггера, причем источник анализируемого сигнала подключен к первому входу порогового элемента, отличающийся тем, что, с целью повышения точности выделения сигнала, ограниченного по амплитуде и длительности заданным полем допуска, в него введены дополнительный пороговый элемент и дополнительный триггер, инвертор, генератор пилообразного напряжении и логический элемент ИЛИ-HE, причем первый вход дополнительного порогового элемента подключен к источнику анализируемого сигнала, вторые входы основного и дополнительного пороговых элементов подключены соответственно к источнику порогового напряжения высокого и низкого уровней, выход основного порогового элемента соединен с генератором пилообразного напряжения, формирователем переднего фронта и счетным входом основного триггера, выход генератора пилообразного напряжения соединен с времязадакицим блоком, выходы которого соединены с логическим элементом ИЛИ-HE, выход ко- § торого соединен с В -входом основного триггера, выход формирователя переднего фронта соединен с R -входом дополнительного триггера, счетный вход которого соединен с выходом дополнительного порогового элемента, прямой выход основного триггера и инверсный выход дополнительного триггера соединен с входами логического элемента И, при этом D-вход дополнительного триггера подключен к положи-¹ тельной шине питания.

   SU ..„1115218