JPS63249352A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS63249352A JPS63249352A JP8348987A JP8348987A JPS63249352A JP S63249352 A JPS63249352 A JP S63249352A JP 8348987 A JP8348987 A JP 8348987A JP 8348987 A JP8348987 A JP 8348987A JP S63249352 A JPS63249352 A JP S63249352A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- wiring
- hardness
- covering
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 239000000945 filler Substances 0.000 claims description 8
- 239000010410 layer Substances 0.000 abstract description 45
- 239000011229 interlayer Substances 0.000 abstract description 3
- 239000000463 material Substances 0.000 abstract 4
- 229910003460 diamond Inorganic materials 0.000 description 5
- 239000010432 diamond Substances 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000002708 enhancing effect Effects 0.000 description 1
- 210000004709 eyebrow Anatomy 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、多層配線等のために絶縁膜を有する半導体装
置に関するものである。
置に関するものである。
本発明は、上記の様な半導体装置において、少なくとも
半導体素子領域を覆っている第１の絶縁層の凹部にこの
第１の絶縁層よりも硬度の低い充填物を充填し、第１の
絶縁層と充填物とを第２の絶縁層で覆うことによって、
半導体装置の信顛性を高める様にしたものである。
半導体素子領域を覆っている第１の絶縁層の凹部にこの
第１の絶縁層よりも硬度の低い充填物を充填し、第１の
絶縁層と充填物とを第２の絶縁層で覆うことによって、
半導体装置の信顛性を高める様にしたものである。
半導体装置は一般に絶縁膜を有しており、例えば多層配
線構造とするために、層間絶縁膜と配線層とが順次に積
層されている。
線構造とするために、層間絶縁膜と配線層とが順次に積
層されている。
ところが、コンタクト孔等のために居間絶縁膜に段差が
存在していると、この様な眉間絶縁膜上では配線が精密
に形成されず、また配線に段切れが発生し易い。
存在していると、この様な眉間絶縁膜上では配線が精密
に形成されず、また配線に段切れが発生し易い。
そこで、エッチバック法等によって、配線層の下地であ
る眉間絶縁膜を平坦にしている。
る眉間絶縁膜を平坦にしている。
ところで、眉間絶縁膜は通常はＳｉＯ□で形成されてい
るが、この５ｉＯ１は硬度が高く応力によってりラック
が発生し易い。
るが、この５ｉＯ１は硬度が高く応力によってりラック
が発生し易い。
従って、エッチバック法等によって眉間絶縁膜をエッチ
バックしＳｉｎ、等のみで眉間絶縁膜を形成している従
来の半導体装置では、信頼性が必ずしも高くない。
バックしＳｉｎ、等のみで眉間絶縁膜を形成している従
来の半導体装置では、信頼性が必ずしも高くない。
（問題点を解決するための手段〕
本発明による半導体装置は、少なくとも半導体素子１１
領域を覆っており表面に凹部１６ａを有している第１の
絶縁層１６と、少なくとも前記凹部１６ａに充填されて
おり前記第１の絶縁層１６よりも硬度の低い充填物」７
と、前記第１の絶縁層１６と前記充填物１７とを覆って
いる第２の絶縁層１８とを夫々具備している。
領域を覆っており表面に凹部１６ａを有している第１の
絶縁層１６と、少なくとも前記凹部１６ａに充填されて
おり前記第１の絶縁層１６よりも硬度の低い充填物」７
と、前記第１の絶縁層１６と前記充填物１７とを覆って
いる第２の絶縁層１８とを夫々具備している。
本発明による半導体装置では、第１の絶縁層１６の凹部
１６ａに充填されている充填物１７の硬度が第１のｖＡ
Ａ１配１９硬度よりも低いので、第２の寒色縁層１８の
下地が平坦であるのみならず、第１の絶縁層１６中や第
１の絶縁層１６と第２の絶縁層１８との間に発生する応
力が充填物１７によって吸収される。
１６ａに充填されている充填物１７の硬度が第１のｖＡ
Ａ１配１９硬度よりも低いので、第２の寒色縁層１８の
下地が平坦であるのみならず、第１の絶縁層１６中や第
１の絶縁層１６と第２の絶縁層１８との間に発生する応
力が充填物１７によって吸収される。
また、充填物１７として導電性物質を用い且つこの導電
性物質を接地すれば、半導体素子１１をシールドするこ
とができる。
性物質を接地すれば、半導体素子１１をシールドするこ
とができる。
また、充填物１７として伝熱性物質を用いれば、半導体
素子１１が発生する熱を効率的に放散させることができ
る。
素子１１が発生する熱を効率的に放散させることができ
る。
以下、本発明の一実施例を第１図及び第２図を参照しな
がら説明する。
がら説明する。
第１図が、本実施例を示している。この実施例では、Ｍ
ＯＳトランジスタ１１のソース・ドレイン領域１２．１
３に第１層目のＡＩ配線１４．１５が接続されており、
５ｉＯ１から成る絶縁層１６がＡＩ配線１４．１５等を
覆っている。
ＯＳトランジスタ１１のソース・ドレイン領域１２．１
３に第１層目のＡＩ配線１４．１５が接続されており、
５ｉＯ１から成る絶縁層１６がＡＩ配線１４．１５等を
覆っている。
ＭＯＳ）ランジスタ１１のコンタクト孔１１ａ等のため
に絶縁層１６には凹部１６ａが存在しているが、これら
の凹部１６ａにはＡ１１７が充填されている。絶縁層１
６とＡ１１７とはＳｉＯ□から成る絶縁層１８によって
覆われており、この絶縁層１８上に第２層目のＡＩ配線
１９が形成されている。
に絶縁層１６には凹部１６ａが存在しているが、これら
の凹部１６ａにはＡ１１７が充填されている。絶縁層１
６とＡ１１７とはＳｉＯ□から成る絶縁層１８によって
覆われており、この絶縁層１８上に第２層目のＡＩ配線
１９が形成されている。
この様な本実施例を製造するためには、従来公知の工程
によって絶縁層１６までを形成した後に、第２Ａ図に示
す様に、少なくとも凹部１６ａを埋める様に絶縁層１６
上にＡ１１７を蒸着する。
によって絶縁層１６までを形成した後に、第２Ａ図に示
す様に、少なくとも凹部１６ａを埋める様に絶縁層１６
上にＡ１１７を蒸着する。
その後、第２Ｂ図に示す様に、凹部１６ａ内を除いてＡ
１１７を除去する。この様に凹部１６ａ内にのみＡ１１
７を残存させるためには、例えば、先端の巾が２０μｍ
程度である微小ダイヤモンド針によってＡ１１７を研削
する。
１１７を除去する。この様に凹部１６ａ内にのみＡ１１
７を残存させるためには、例えば、先端の巾が２０μｍ
程度である微小ダイヤモンド針によってＡ１１７を研削
する。
Ａ１１７の硬度は絶縁層１６を構成しているＳｉｎｇの
硬度よりも低く、微小ダイヤモンド針によって研削可能
な硬度をＡｌ１７の硬度とＳｉｎｇの硬度との中間の値
としておく。
硬度よりも低く、微小ダイヤモンド針によって研削可能
な硬度をＡｌ１７の硬度とＳｉｎｇの硬度との中間の値
としておく。
そして、微小ダイヤモンド針でＡ１１７をＸ方向へ走査
すると共にステンピングモータでウェハ全体をＹ方向及
びＺ方向へ移動させたり、ウェハ全体を回転させつつ微
小ダイヤモンド針をウェハの径方向へ移動させたりして
、研削を行う。
すると共にステンピングモータでウェハ全体をＹ方向及
びＺ方向へ移動させたり、ウェハ全体を回転させつつ微
小ダイヤモンド針をウェハの径方向へ移動させたりして
、研削を行う。
すると、ＭＯＳ）ランジスタ１１の全体でも巾が５μｍ
程度しかないので、コンタクト孔１１ａ等に対応して存
在している凹部１６ａ内のＡ１１７は研削されない、従
って、第２Ｂ図に示した様に、凹部１６ａ内にのみＡ１
１７が残存している状態で、Ａ１１７の研削が自動的に
停止する。
程度しかないので、コンタクト孔１１ａ等に対応して存
在している凹部１６ａ内のＡ１１７は研削されない、従
って、第２Ｂ図に示した様に、凹部１６ａ内にのみＡ１
１７が残存している状態で、Ａ１１７の研削が自動的に
停止する。
なお、微小ダイヤモンド針を加熱した状態で研削を行え
ば、Ａ１１７を研削し易い、また、絶縁層１６をＳｉＮ
で構成してもよく、このＳｉＮの硬度もＡ１１７の硬度
より高いので、Ａｌ１７の研削を自動的に停止させるこ
とができる。更にまた、ＳｉＯ□やＳｉＮ等よりも硬度
の低い耐熱性有機材をＡ１１７の替りに用いることもで
きる。
ば、Ａ１１７を研削し易い、また、絶縁層１６をＳｉＮ
で構成してもよく、このＳｉＮの硬度もＡ１１７の硬度
より高いので、Ａｌ１７の研削を自動的に停止させるこ
とができる。更にまた、ＳｉＯ□やＳｉＮ等よりも硬度
の低い耐熱性有機材をＡ１１７の替りに用いることもで
きる。
その後、従来公知の工程によって、絶ｌ１Ｊｉｉ１Ｂや
ＡＩ配線１９等を形成する。すると、絶縁層１８の下地
が平坦であるので、Ａ１配線１９も平坦である。
ＡＩ配線１９等を形成する。すると、絶縁層１８の下地
が平坦であるので、Ａ１配線１９も平坦である。
なお本実施例では、二層の絶縁層１６．１８が単−の眉
間絶縁膜を構成しているので、各々の絶縁層１６．１８
は通常の層間絶縁膜よりも薄くてよい。
間絶縁膜を構成しているので、各々の絶縁層１６．１８
は通常の層間絶縁膜よりも薄くてよい。
本発明による半導体装置では、第２の絶縁層の下地が平
坦であるためにこの第２の絶縁層上で配線が精密に形成
されまたこの配線に段切れが発生しにくいのみならず、
第１の絶縁層中や第１の絶縁層と第２の絶縁層との間に
発生する応力が充填物によって吸収されるために絶縁層
にクランクが発生しにくい。従って、本発明による半導
体装置は信顧性が高い。
坦であるためにこの第２の絶縁層上で配線が精密に形成
されまたこの配線に段切れが発生しにくいのみならず、
第１の絶縁層中や第１の絶縁層と第２の絶縁層との間に
発生する応力が充填物によって吸収されるために絶縁層
にクランクが発生しにくい。従って、本発明による半導
体装置は信顧性が高い。
また、半導体素子をシールドしたり、半導体素子が発生
する熱を効率的に放散させることもできるきで、本発明
による半導体装置の信鯨性を更に高めることができる。
する熱を効率的に放散させることもできるきで、本発明
による半導体装置の信鯨性を更に高めることができる。
第１図は本発明の一実施例の側断面図、第２図は第１図
に示した一実施例の製造工程を順次に示す側断面である
。 なお図面に用いた符号において、 １１ −・・−・−・・−・・−・ＭＯＳ）ランジスタ
１６、１８−−−−−−−−−−−・・・絶縁層１６ａ
−一−・−・−・−一−−・凹部１７−・−−−
−−・・−・・−・ＡＩである。
に示した一実施例の製造工程を順次に示す側断面である
。 なお図面に用いた符号において、 １１ −・・−・−・・−・・−・ＭＯＳ）ランジスタ
１６、１８−−−−−−−−−−−・・・絶縁層１６ａ
−一−・−・−・−一−−・凹部１７−・−−−
−−・・−・・−・ＡＩである。
Claims (1)
- 【特許請求の範囲】 少なくとも半導体素子領域を覆っており表面に凹部を有
している第１の絶縁層と、 少なくとも前記凹部に充填されており前記第１の絶縁層
よりも硬度の低い充填物と、 前記第１の絶縁層と前記充填物とを覆っている第２の絶
縁層とを夫々具備する半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62083489A JP2586038B2 (ja) | 1987-04-04 | 1987-04-04 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62083489A JP2586038B2 (ja) | 1987-04-04 | 1987-04-04 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63249352A true JPS63249352A (ja) | 1988-10-17 |
| JP2586038B2 JP2586038B2 (ja) | 1997-02-26 |
Family
ID=13803891
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62083489A Expired - Fee Related JP2586038B2 (ja) | 1987-04-04 | 1987-04-04 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2586038B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0287628A (ja) * | 1988-09-26 | 1990-03-28 | Nec Corp | 半導体装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60124950A (ja) * | 1983-12-12 | 1985-07-04 | Sony Corp | 多層配線構造を有する半導体装置 |
| JPS60173856A (ja) * | 1984-02-10 | 1985-09-07 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1987
- 1987-04-04 JP JP62083489A patent/JP2586038B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60124950A (ja) * | 1983-12-12 | 1985-07-04 | Sony Corp | 多層配線構造を有する半導体装置 |
| JPS60173856A (ja) * | 1984-02-10 | 1985-09-07 | Fujitsu Ltd | 半導体装置の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0287628A (ja) * | 1988-09-26 | 1990-03-28 | Nec Corp | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2586038B2 (ja) | 1997-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6720658B2 (en) | Semiconductor device having a plurality of conductive layers | |
| KR930009050A (ko) | 반도체 집적 회로 장치 및 그 제조 방법 | |
| KR960006068A (ko) | 반도체 장치 및 이의 제조 방법 | |
| JPS63249352A (ja) | 半導体装置 | |
| JPH11204799A (ja) | 高周波ｍｏｓｆｅｔ装置とその製造方法 | |
| JPH0629384A (ja) | 集積回路の成形化合物の動きを防止する方法 | |
| JPWO2006046302A1 (ja) | 半導体装置及びその製造方法 | |
| KR100200687B1 (ko) | 새로운 패드층을 구비하는 반도체장치 | |
| JPS63188959A (ja) | 半導体装置およびその製造方法 | |
| JPH03166729A (ja) | 半導体装置の製造方法 | |
| JP2737952B2 (ja) | 半導体装置 | |
| JP2565098B2 (ja) | 半導体装置及びその製造方法 | |
| JP2002313791A (ja) | 回路配線およびその製造方法 | |
| JPH03278533A (ja) | 半導体集積回路装置 | |
| JPH03136351A (ja) | 半導体集積回路 | |
| JPH03276727A (ja) | 半導体集積回路装置 | |
| JPH0418730A (ja) | 半導体装置 | |
| JPH08306701A (ja) | 半導体装置 | |
| JPH09181184A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH03196627A (ja) | 樹脂封止型半導体装置 | |
| KR970052402A (ko) | 반도체장치의 제조방법 | |
| JPS62112343A (ja) | 半導体集積回路装置 | |
| JPS62122147A (ja) | 半導体集積回路装置 | |
| JPH03187241A (ja) | 半導体装置 | |
| JPS59182544A (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |