JPH0418730A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0418730A JPH0418730A JP12256090A JP12256090A JPH0418730A JP H0418730 A JPH0418730 A JP H0418730A JP 12256090 A JP12256090 A JP 12256090A JP 12256090 A JP12256090 A JP 12256090A JP H0418730 A JPH0418730 A JP H0418730A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- layer
- opening
- width
- stress
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 13
- 239000010410 layer Substances 0.000 claims abstract description 73
- 239000011229 interlayer Substances 0.000 claims abstract description 12
- 239000010408 film Substances 0.000 abstract description 42
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 14
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 14
- 230000035882 stress Effects 0.000 abstract description 13
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 6
- 230000015556 catabolic process Effects 0.000 abstract description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 6
- 230000002093 peripheral effect Effects 0.000 abstract description 4
- 239000013039 cover film Substances 0.000 abstract description 3
- 238000000034 method Methods 0.000 abstract description 3
- 230000008646 thermal stress Effects 0.000 abstract description 3
- 238000013508 migration Methods 0.000 abstract description 2
- 230000005012 migration Effects 0.000 abstract description 2
- 239000012778 molding material Substances 0.000 abstract description 2
- 230000002708 enhancing effect Effects 0.000 abstract 1
- 239000002184 metal Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 230000006378 damage Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は少なくとも2層以上の多層配線層を有する半導
体装置に利用する。
体装置に利用する。
本発明は、多層配線を有する半導体装置において、
配線幅がある一定値を越える拡幅部分を有する上層配線
の拡幅部分に、この拡幅部分の周辺部分を除いて、拡幅
部分の配線の外側線に平行な直線が少なくとも一つの開
口部に接するかまたは突き当たるように配置した開口部
を設けることにより、熱ストレスによる上層配線と下層
配線きの短絡を防止し、信頼性の向上を図ったものであ
る。
の拡幅部分に、この拡幅部分の周辺部分を除いて、拡幅
部分の配線の外側線に平行な直線が少なくとも一つの開
口部に接するかまたは突き当たるように配置した開口部
を設けることにより、熱ストレスによる上層配線と下層
配線きの短絡を防止し、信頼性の向上を図ったものであ
る。
従来の少なくとも2層以上の多層配線を有する半導体装
置で、第−層配線より上層に配線幅の広い上層配線が有
る場合、温度ザイクル試験で、幅の広い」−層配線の金
属膜を塑性変形による応力のために起こる、下層層間絶
縁膜の破壊を防止するため、配線幅の広い配線に、主に
応力が掛かり塑性変形による異動が起こると思われる方
向に垂直なスリット場の開口部を設け、金属膜を」−層
の絶縁膜で固定することにより、上層配線の塑性変形に
よる移動を防止する構造となっていた。
置で、第−層配線より上層に配線幅の広い上層配線が有
る場合、温度ザイクル試験で、幅の広い」−層配線の金
属膜を塑性変形による応力のために起こる、下層層間絶
縁膜の破壊を防止するため、配線幅の広い配線に、主に
応力が掛かり塑性変形による異動が起こると思われる方
向に垂直なスリット場の開口部を設け、金属膜を」−層
の絶縁膜で固定することにより、上層配線の塑性変形に
よる移動を防止する構造となっていた。
第4図(a)はかかる従来例の半導体装置のチップの平
面図、および第4図(b)はそのB−B’縦断面図であ
る。スクライブ線1に接したチップ10のコーナー付近
を通過する第1層Aβ配線3の上に第の層間絶縁膜とし
てのシリコン酸化膜6を介して第二層Δβ配線4が有り
、しかも第二層Aβ配線4の配線幅が非常に広い場合、
第二層目Ap配線4に、デツプ10の中央に向かう方向
に垂直な方向に延びるスリット状の開口部5を設け、シ
リコン窒化膜2を開口部5内に埋め込むことで、第二層
Aβ配線4がチップ周辺から中央へ向かって滑り変形を
起こすのを防止していた。
面図、および第4図(b)はそのB−B’縦断面図であ
る。スクライブ線1に接したチップ10のコーナー付近
を通過する第1層Aβ配線3の上に第の層間絶縁膜とし
てのシリコン酸化膜6を介して第二層Δβ配線4が有り
、しかも第二層Aβ配線4の配線幅が非常に広い場合、
第二層目Ap配線4に、デツプ10の中央に向かう方向
に垂直な方向に延びるスリット状の開口部5を設け、シ
リコン窒化膜2を開口部5内に埋め込むことで、第二層
Aβ配線4がチップ周辺から中央へ向かって滑り変形を
起こすのを防止していた。
なお、第4図(a)およびら)において、7はシリコン
酸化膜および8はンリコン基板である。
酸化膜および8はンリコン基板である。
前述したように、従来の少なくとも2層以上の多層配線
を有する半導体装置では、温度ザイクル試験で、幅の広
い上層配線の金属膜の塑性変形による応力のために起こ
る下層層間絶縁膜の破壊を防止する方法として、配線幅
の広い上層配線に、主に応力が掛かり塑性変形による移
動が起こると思われる方向に垂直なスリット状の開口部
を設け、その開口部の部分で、金属膜を上層の絶縁膜に
より固定する方法を用いていたため、スリット状の開口
部に平行な方向に対しては、金属膜の移動を防止するこ
とができない構造となっていた。このため、第4図(a
)および(1))の場合のように、スリットに平行な方
向に対して、第−層のAβ配線3が交わる部分には、第
二層A7配線4の塑性変形による応力が掛かり、第一層
目の層間絶縁膜であるシリコン酸化膜6がその部分で破
損するのを防止できなかった。以上のように、従来の半
導体装置の構造は、上層配線の塑性変形による下層層間
絶縁膜の破壊を完全に防止することができず、上層配線
と下層配線とが短絡し、信頼性を低下させる欠点があっ
た。
を有する半導体装置では、温度ザイクル試験で、幅の広
い上層配線の金属膜の塑性変形による応力のために起こ
る下層層間絶縁膜の破壊を防止する方法として、配線幅
の広い上層配線に、主に応力が掛かり塑性変形による移
動が起こると思われる方向に垂直なスリット状の開口部
を設け、その開口部の部分で、金属膜を上層の絶縁膜に
より固定する方法を用いていたため、スリット状の開口
部に平行な方向に対しては、金属膜の移動を防止するこ
とができない構造となっていた。このため、第4図(a
)および(1))の場合のように、スリットに平行な方
向に対して、第−層のAβ配線3が交わる部分には、第
二層A7配線4の塑性変形による応力が掛かり、第一層
目の層間絶縁膜であるシリコン酸化膜6がその部分で破
損するのを防止できなかった。以上のように、従来の半
導体装置の構造は、上層配線の塑性変形による下層層間
絶縁膜の破壊を完全に防止することができず、上層配線
と下層配線とが短絡し、信頼性を低下させる欠点があっ
た。
本発明の目的は、前記の欠点を除去することにより、上
層配線の塑性変形による上層配線と下層配線との短絡を
防止し、信頼性の向」二を図った半導体装置を提供する
ことにある。
層配線の塑性変形による上層配線と下層配線との短絡を
防止し、信頼性の向」二を図った半導体装置を提供する
ことにある。
本発明は、それぞれ層間絶縁膜を介して設けられた二層
以上の多層配線と、配線幅がある一定値を越える拡幅部
分を有する上層配線の前記拡幅部分に、当該配線を貫通
してその下部層間絶縁膜に至る開口部とを備えた半導体
装置において、前記開口部は、長さ寸法が前記拡幅部分
における幅寸法以下であり、前記拡幅部分の前記開口部
が設けられていない部分を前記拡幅部分の配線の外側線
に平行に結んだ直線は、前記拡幅部分の周辺を除き、少
なくとも一つの前記開口部に接するかまたは突き当たる
ように配置された少なくとも一つの開口部から構成され
たことを特徴とする。
以上の多層配線と、配線幅がある一定値を越える拡幅部
分を有する上層配線の前記拡幅部分に、当該配線を貫通
してその下部層間絶縁膜に至る開口部とを備えた半導体
装置において、前記開口部は、長さ寸法が前記拡幅部分
における幅寸法以下であり、前記拡幅部分の前記開口部
が設けられていない部分を前記拡幅部分の配線の外側線
に平行に結んだ直線は、前記拡幅部分の周辺を除き、少
なくとも一つの前記開口部に接するかまたは突き当たる
ように配置された少なくとも一つの開口部から構成され
たことを特徴とする。
また、本発明は、前記開口部の平面形状は、直径が前記
拡幅部分の幅寸法以下の円形であることが好ましい。
拡幅部分の幅寸法以下の円形であることが好ましい。
また、本発明は、前記開口部の平面、形状は、長辺の寸
法が前記拡幅部分の幅寸法以下の矩形であることが好ま
しい。
法が前記拡幅部分の幅寸法以下の矩形であることが好ま
しい。
また、本発明は、前記開口部の平面形状は、長辺の寸法
が前記拡幅部分の幅寸法以下の矩形の短辺方向に、それ
より寸法の小さい矩形を組み合わせた形状であることが
好ましい。
が前記拡幅部分の幅寸法以下の矩形の短辺方向に、それ
より寸法の小さい矩形を組み合わせた形状であることが
好ましい。
上層配線の拡幅部分には、電流通路として重要な拡幅部
分の周辺部分を除いて、長辺の長さが拡幅部分の幅寸法
以下の開口部が、拡幅部分の配線の外側線に平行な直線
が、少なくとも一つの開口部に接するかまたは突き当た
るように配置される。
分の周辺部分を除いて、長辺の長さが拡幅部分の幅寸法
以下の開口部が、拡幅部分の配線の外側線に平行な直線
が、少なくとも一つの開口部に接するかまたは突き当た
るように配置される。
従って、開口部が配置された上層配線の拡幅部分は、−
F部の絶縁膜が埋め込まれた開口部によって、パイルが
適所に埋め込まれた形となり、熱ストレスによっても塑
性変形が生じないようになり、下層層間絶縁膜を破壊す
ることなく、それによる上層配線と下層配線との短絡を
防止することができる。
F部の絶縁膜が埋め込まれた開口部によって、パイルが
適所に埋め込まれた形となり、熱ストレスによっても塑
性変形が生じないようになり、下層層間絶縁膜を破壊す
ることなく、それによる上層配線と下層配線との短絡を
防止することができる。
以下、本発明の実施例について図面を参照して説明する
。
。
第1図(a)は本発明の第一実施例のチップを示す平面
図であり、第1図(b)は第1図(a)のA−A′縦断
面図である。
図であり、第1図(b)は第1図(a)のA−A′縦断
面図である。
本第二実施例のチップ10は、ンリコン基板8上にシリ
コン酸化膜7を形成し、その上に、1.0μm程度の配
線幅を持つ、第−層Δp配線3が形成されている。第−
層AA配線3は、プラズマCVD法で形成されたシリコ
ン酸化膜6て被覆されており、さらにその上に、配線幅
が10μmを越える第二層Aβ配線4が形成されている
。第二層Aβ配線4には、幅約1.0μm1長さ約3.
0μmの短冊状の開口部5aが、その長辺の向きを、9
0°ずつ回転させながら、配線の周辺部を除き、配線の
外側線に平行に結んだ直線が、少なくとも一つの開口部
5aに突き当たるように、−面に配置されている。最上
層には、カバー膜を兼ねるシリコン窒化膜2が開口部5
に埋め込まれている。
コン酸化膜7を形成し、その上に、1.0μm程度の配
線幅を持つ、第−層Δp配線3が形成されている。第−
層AA配線3は、プラズマCVD法で形成されたシリコ
ン酸化膜6て被覆されており、さらにその上に、配線幅
が10μmを越える第二層Aβ配線4が形成されている
。第二層Aβ配線4には、幅約1.0μm1長さ約3.
0μmの短冊状の開口部5aが、その長辺の向きを、9
0°ずつ回転させながら、配線の周辺部を除き、配線の
外側線に平行に結んだ直線が、少なくとも一つの開口部
5aに突き当たるように、−面に配置されている。最上
層には、カバー膜を兼ねるシリコン窒化膜2が開口部5
に埋め込まれている。
本発明の特徴は、第1図(a)および(′b)において
、開口部5aを設けたことにある。
、開口部5aを設けたことにある。
以上説明したように、本第二実施例は、第二層Aβ配線
4に短冊状の開口部5aを一面に配置し、カバー膜とし
てのシリコン窒化膜2で埋め込み、シリコン窒化膜2と
層間のシリコン酸化膜6とを直接接続し、第二層Aβ配
線4内に、絶縁膜でパイル(固定用の柱)を形成する構
造を有しでいる。
4に短冊状の開口部5aを一面に配置し、カバー膜とし
てのシリコン窒化膜2で埋め込み、シリコン窒化膜2と
層間のシリコン酸化膜6とを直接接続し、第二層Aβ配
線4内に、絶縁膜でパイル(固定用の柱)を形成する構
造を有しでいる。
このような構造とすることにより、温度サイクル試験の
際の、パッケージのモールド材の熱膨張による応力のた
めに生ずる第二層Aβ配線4の塑性変形や、第二層AI
!、配線4自身のストレスマイグレーションによる塑性
変形の、変形量の絶対値が大きくなるのを防止できる。
際の、パッケージのモールド材の熱膨張による応力のた
めに生ずる第二層Aβ配線4の塑性変形や、第二層AI
!、配線4自身のストレスマイグレーションによる塑性
変形の、変形量の絶対値が大きくなるのを防止できる。
このため、第一層目のシリコン酸化膜6にかかる応力も
減少し、シリコン酸化膜6の破壊による第−Aβ配線3
と第二層Ap配線4との短絡を防止することができる。
減少し、シリコン酸化膜6の破壊による第−Aβ配線3
と第二層Ap配線4との短絡を防止することができる。
特に、本第二実施例では、第二層Aβ配線4に設けた開
口部5aの形状を短冊状にし、それを縦横が交互になる
ように配置しているため、配線平面内に直線を想定した
場合、この最大長さは8μm程度になり、配線幅10μ
mを越えることはない。
口部5aの形状を短冊状にし、それを縦横が交互になる
ように配置しているため、配線平面内に直線を想定した
場合、この最大長さは8μm程度になり、配線幅10μ
mを越えることはない。
これによって、全ての方向の応力に対して、第二層Δβ
配線4を固定する効果が現れる。
配線4を固定する効果が現れる。
なお、本第二実施例では、配線層を二層とし、第二層配
線の幅が広いとしたが、その他の多層配線であっても、
幅の広い配線層が存在し、しかも、幅の広い配線層の材
質が塑性変形を起こし易いものであり、その配線層に本
第二実施例の如き形状と配列を持った短冊状の開口部を
設け、その開口部を上層の絶縁膜で埋め込む構造を設け
れば、本第二実施例と同様の結果が得られる。
線の幅が広いとしたが、その他の多層配線であっても、
幅の広い配線層が存在し、しかも、幅の広い配線層の材
質が塑性変形を起こし易いものであり、その配線層に本
第二実施例の如き形状と配列を持った短冊状の開口部を
設け、その開口部を上層の絶縁膜で埋め込む構造を設け
れば、本第二実施例と同様の結果が得られる。
また、第1図(a)では、開口部5aの配置を、第二層
へβ配線4の周囲にかからないように描いたが、これは
、第二層Aβ配線4の抵抗値減少させるためで、第−層
Aβ配線3が第二層へβ配線4の周囲と交差する様な場
所では、開口部5aが第二層Aβ配線4の周囲にかかる
ようにした方が良い結果が得られる。
へβ配線4の周囲にかからないように描いたが、これは
、第二層Aβ配線4の抵抗値減少させるためで、第−層
Aβ配線3が第二層へβ配線4の周囲と交差する様な場
所では、開口部5aが第二層Aβ配線4の周囲にかかる
ようにした方が良い結果が得られる。
第2図(a)は本発明の第二実施例の要部を示す平面図
、第2図(b)は第2図(a)の開口部5bの配列の最
小単位を示す。本第二実施例は、配線幅の広い第二層A
β配線4に設けられた開口部5bの形状および配列が異
なるだけで、その他の構造は第1図(a)および(b)
の第一実施例と同じである。
、第2図(b)は第2図(a)の開口部5bの配列の最
小単位を示す。本第二実施例は、配線幅の広い第二層A
β配線4に設けられた開口部5bの形状および配列が異
なるだけで、その他の構造は第1図(a)および(b)
の第一実施例と同じである。
本発明の特徴は、第2図(a)において、第2囲い)に
示した基準で、すなわち、配線の外側線と平行に結んだ
直線が、少なくとも一つの開口部5bに接するかまたは
突き当たるように、円型の開口部5hを設けたことにあ
る。
示した基準で、すなわち、配線の外側線と平行に結んだ
直線が、少なくとも一つの開口部5bに接するかまたは
突き当たるように、円型の開口部5hを設けたことにあ
る。
本第二実施例では、第二層Aβ配線4に設けられた開口
部5bの形状は直径約1μmの円形で、横方向の応力に
対してアーチ型をしているため、強度に優れている。ま
た、開口部5bは第2図ら)に示されている配列を最小
単位として配列され、第二層AA配線4の塑性変形の絶
対値が大きくなるのを制限している。これにより、第一
層目のシリコン酸化膜6にかかる応力を減少させ、シリ
コン酸化膜6の破壊による絶縁不良を無くすことができ
る。
部5bの形状は直径約1μmの円形で、横方向の応力に
対してアーチ型をしているため、強度に優れている。ま
た、開口部5bは第2図ら)に示されている配列を最小
単位として配列され、第二層AA配線4の塑性変形の絶
対値が大きくなるのを制限している。これにより、第一
層目のシリコン酸化膜6にかかる応力を減少させ、シリ
コン酸化膜6の破壊による絶縁不良を無くすことができ
る。
第3図は、本発明の第三実施例の要部を示す平面図であ
る。本第三実施例は、配線幅の広い第二層Aβ配線4に
設けられた開口部5cの形状および配列が異なるだけで
、その他の構造は第1図(a)および(b)の第一実施
例と同じである。
る。本第三実施例は、配線幅の広い第二層Aβ配線4に
設けられた開口部5cの形状および配列が異なるだけで
、その他の構造は第1図(a)および(b)の第一実施
例と同じである。
本発明の特徴は、第3図において、開口部5cを設けた
ことにある。
ことにある。
本第三実施例では、第二層Δβ配線4に設けられた開口
部5Cの形状は、短冊の両端付近に鍵型の出っ張りの付
いた構造をしており、これによ−って第二層Aβ配線4
の平面内に想定される直線の長さを制限している。これ
により、第二層Al配線4の塑性変形の絶対値が大きく
なるのを制限し、第−層AI!配線3上のシリコン酸化
膜6にかかる応力を減少させ、シリコン酸化膜6の破壊
を防止し、第−層Ap配線3と第二層Ap配線4との短
絡を防止することができる。
部5Cの形状は、短冊の両端付近に鍵型の出っ張りの付
いた構造をしており、これによ−って第二層Aβ配線4
の平面内に想定される直線の長さを制限している。これ
により、第二層Al配線4の塑性変形の絶対値が大きく
なるのを制限し、第−層AI!配線3上のシリコン酸化
膜6にかかる応力を減少させ、シリコン酸化膜6の破壊
を防止し、第−層Ap配線3と第二層Ap配線4との短
絡を防止することができる。
以上説明したように、本発明は、あらゆる方向への金属
配線の塑性変形を一定量以下に抑えろことができ、下層
層間絶縁膜の破壊を効率よく防止し、多層配線間の短絡
を防止できる効果がある。
配線の塑性変形を一定量以下に抑えろことができ、下層
層間絶縁膜の破壊を効率よく防止し、多層配線間の短絡
を防止できる効果がある。
第1図(a)は本発明の第一実施例の要部を示す平面図
。 】 1 第1図(b)は第1図(a)のA−A’縦断面図。 第2図(a)は本発明の第二実施例の要部を示す平面図
。 第2図(b)は第2図(a)の開口部5bの配列の最小
単位を示す説明図。 第3図は本発明の第三実施例の要部を示す平面図。 第4図(a)は従来例の要部を示す平面図。 第4図の)は第4図(a)のB−B’縦1祈面図。 1・・・スクライブ線、2・・・シリコン窒化膜、3・
第−層Aβ配線、4・・・第二層Al配線、5.5a、
5b、5c・・・開口部、6.7・・・シリコン酸化膜
、訃・・シリコン基板、10・・・チップ。
。 】 1 第1図(b)は第1図(a)のA−A’縦断面図。 第2図(a)は本発明の第二実施例の要部を示す平面図
。 第2図(b)は第2図(a)の開口部5bの配列の最小
単位を示す説明図。 第3図は本発明の第三実施例の要部を示す平面図。 第4図(a)は従来例の要部を示す平面図。 第4図の)は第4図(a)のB−B’縦1祈面図。 1・・・スクライブ線、2・・・シリコン窒化膜、3・
第−層Aβ配線、4・・・第二層Al配線、5.5a、
5b、5c・・・開口部、6.7・・・シリコン酸化膜
、訃・・シリコン基板、10・・・チップ。
Claims (1)
- 【特許請求の範囲】 1、それぞれ層間絶縁膜を介して設けられた二層以上の
多層配線と、 配線幅がある一定値を越える拡幅部分を有する上層配線
の前記拡幅部分に、当該配線を貫通してその下部層間絶
縁膜に至る開口部と を備えた半導体装置において、 前記開口部は、長さ寸法が前記拡幅部分における幅寸法
以下であり、前記拡幅部分の前記開口部が設けられてい
ない部分を前記拡幅部分の配線の外側線に平行に結んだ
直線は、前記拡幅部分の周辺を除き、少なくとも一つの
前記開口部に接するかまたは突き当たるように配置され
た少なくとも一つの開口部から構成された ことを特徴とする半導体装置。 2、前記開口部の平面形状は、直径が前記拡幅部分の幅
寸法以下の円形である請求項1記載の半導体装置。 3、前記開口部の平面形状は、長辺の寸法が前記拡幅部
分の幅寸法以下の矩形である請求項1記載の半導体装置
。 4、前記開口部の平面形状は、長辺の寸法が前記拡幅部
分の幅寸法以下の矩形の短辺方向に、それより寸法の小
さい矩形を組み合わせた形状である請求項1記載の半導
体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12256090A JPH0418730A (ja) | 1990-05-11 | 1990-05-11 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12256090A JPH0418730A (ja) | 1990-05-11 | 1990-05-11 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0418730A true JPH0418730A (ja) | 1992-01-22 |
Family
ID=14838916
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12256090A Pending JPH0418730A (ja) | 1990-05-11 | 1990-05-11 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0418730A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008136150A1 (ja) * | 2007-04-23 | 2008-11-13 | Sharp Kabushiki Kaisha | 表示装置、表示装置の製造方法 |
EP2068297A1 (en) * | 2006-09-29 | 2009-06-10 | Sharp Kabushiki Kaisha | Display device and method of producing display device |
US20100177270A1 (en) * | 2007-06-15 | 2010-07-15 | Hidetoshi Nakagawa | Display device and manufacturing method of display device |
-
1990
- 1990-05-11 JP JP12256090A patent/JPH0418730A/ja active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2068297A1 (en) * | 2006-09-29 | 2009-06-10 | Sharp Kabushiki Kaisha | Display device and method of producing display device |
EP2068297A4 (en) * | 2006-09-29 | 2011-01-19 | Sharp Kk | DISPLAY ARRANGEMENT AND METHOD FOR PRODUCING A DISPLAY ARRANGEMENT |
US8228480B2 (en) | 2006-09-29 | 2012-07-24 | Sharp Kabushiki Kaisha | Display device and manufacturing method of display device |
WO2008136150A1 (ja) * | 2007-04-23 | 2008-11-13 | Sharp Kabushiki Kaisha | 表示装置、表示装置の製造方法 |
US20100141883A1 (en) * | 2007-04-23 | 2010-06-10 | Hidetoshi Nakagawa | Display device and manufacturing method of display device |
US8351016B2 (en) | 2007-04-23 | 2013-01-08 | Sharp Kabushiki Kaisha | Display device and manufacturing method of display device |
US20100177270A1 (en) * | 2007-06-15 | 2010-07-15 | Hidetoshi Nakagawa | Display device and manufacturing method of display device |
US8274621B2 (en) * | 2007-06-15 | 2012-09-25 | Sharp Kabushiki Kaisha | Display device and manufacturing method of display device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6248892B2 (ja) | ||
KR970054486A (ko) | 반도체 소자와 그 제조 방법 | |
JPH0418730A (ja) | 半導体装置 | |
JPH07201855A (ja) | 半導体装置 | |
JPH031538A (ja) | 半導体装置 | |
JPWO2006046302A1 (ja) | 半導体装置及びその製造方法 | |
KR100200687B1 (ko) | 새로운 패드층을 구비하는 반도체장치 | |
US9627477B2 (en) | Trench isolation structure having isolating trench elements | |
JPH03108338A (ja) | 半導体集積回路装置 | |
JP2001210688A (ja) | 検査マークを備えた半導体装置 | |
JPH0669211A (ja) | 樹脂封止型半導体装置 | |
JPS6325951A (ja) | 半導体装置 | |
JP2003332397A (ja) | 半導体装置および特性評価装置 | |
TW437072B (en) | Semiconductor memory device and method of fabricating the same | |
JPH02184035A (ja) | 半導体装置 | |
JPS63237552A (ja) | 半導体装置 | |
JP4082154B2 (ja) | 電子デバイス | |
JPS58101462A (ja) | 半導体装置 | |
JPH0373558A (ja) | 半導体装置 | |
JPH02275656A (ja) | 樹脂封止型半導体装置 | |
JPH0555392A (ja) | 半導体装置 | |
JPS63161642A (ja) | 半導体装置 | |
JPH01233749A (ja) | 能動層積層デバイスの形成方法 | |
JPH03278533A (ja) | 半導体集積回路装置 | |
JPH0289321A (ja) | 半導体装置 |