JPH0289321A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0289321A JPH0289321A JP24198388A JP24198388A JPH0289321A JP H0289321 A JPH0289321 A JP H0289321A JP 24198388 A JP24198388 A JP 24198388A JP 24198388 A JP24198388 A JP 24198388A JP H0289321 A JPH0289321 A JP H0289321A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- pad
- wiring
- aluminum wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 13
- 230000001681 protective effect Effects 0.000 claims description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 11
- 229910052782 aluminium Inorganic materials 0.000 abstract description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052681 coesite Inorganic materials 0.000 abstract description 2
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 2
- 239000005368 silicate glass Substances 0.000 abstract description 2
- 239000000377 silicon dioxide Substances 0.000 abstract description 2
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 2
- 229910052682 stishovite Inorganic materials 0.000 abstract description 2
- 229910052905 tridymite Inorganic materials 0.000 abstract description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract 1
- 238000010030 laminating Methods 0.000 abstract 1
- 229910052698 phosphorus Inorganic materials 0.000 abstract 1
- 239000011574 phosphorus Substances 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000007847 structural defect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は、半導体装置に関し、更に詳しくは、半導体
集積回路表面の応力緩和構造に係わる。
集積回路表面の応力緩和構造に係わる。
［発明の概要］
本発明は、半導体チップ上に設けられた絶縁膜上に、外
部配線との接続を行なうパッドと配線とが形成された半
導体装置において、 前記パッドと配線との間に凹及び又は凸状の段差部を形
成し、該段差部に対応させて前記絶縁膜上に表面保護膜
を形成したことにより、ダメージの周囲波及を防止し、
水分侵入を遮断するようにしたものである。
部配線との接続を行なうパッドと配線とが形成された半
導体装置において、 前記パッドと配線との間に凹及び又は凸状の段差部を形
成し、該段差部に対応させて前記絶縁膜上に表面保護膜
を形成したことにより、ダメージの周囲波及を防止し、
水分侵入を遮断するようにしたものである。
［従来の技術］
従来、この種の半導体装置としては、例えばＳＲＡＭ
（Ｓｔａｔｉｃ ＲａｎｄｏＩＩＡｃｃｅｓｓ Ｍｅｍ
ｏｒｙ）などがあり、第７図に示すような部分を有して
いる。同図中１はシリコン基板であり、このシリコン基
板ｌ上には、ヒ素シリケートガラス（ＡｓＳＧ）で成る
絶縁膜２が形成されている。この絶縁膜２の表面にはパ
ッド３とアルミニウム配線４が形成され、これらアルミ
ニウム配線４及びパッド３を覆うように絶縁膜２上には
、表面保護膜としてＳｉＯ２膜５．ＰＳｉＮ膜６が順次
積層されている。
（Ｓｔａｔｉｃ ＲａｎｄｏＩＩＡｃｃｅｓｓ Ｍｅｍ
ｏｒｙ）などがあり、第７図に示すような部分を有して
いる。同図中１はシリコン基板であり、このシリコン基
板ｌ上には、ヒ素シリケートガラス（ＡｓＳＧ）で成る
絶縁膜２が形成されている。この絶縁膜２の表面にはパ
ッド３とアルミニウム配線４が形成され、これらアルミ
ニウム配線４及びパッド３を覆うように絶縁膜２上には
、表面保護膜としてＳｉＯ２膜５．ＰＳｉＮ膜６が順次
積層されている。
そして、パッド３上には、これらのｇ！５．６に開孔を
形成し、ワイヤ７により外部配線であるり−ド８にボン
ディングされている。なお、図中９はモールドを示して
いる。
形成し、ワイヤ７により外部配線であるり−ド８にボン
ディングされている。なお、図中９はモールドを示して
いる。
［発明が解決しようとする課題］
しかしながら、このような従来例においては、パッド３
はチップ周辺部に位置していることがほとんどであるた
め、モールド９からの応力を非常に受は易く、パッド９
やその周辺には大きな応力ストレスが生じている。更に
、内部回路配線の凹凸にかかる応力と層間に内在する内
部応力とも加えてパッド９とアルミニウム配線４パター
ンの中間に位置するフィールド部分は、パターンレイア
ウトに依存する複雑な応力を受けている。そのため、万
一そのフィールド部分に構造欠陥が発生した場合には、
そのダメージは周囲に波及する大きなものとなり、ワイ
ヤ７を介して外部と接続するパッド３から回路配線（ア
ルミニウム配線４）へと水分の侵入を容易にするような
欠陥となり、半導体装置の耐湿性を著しく劣下させる要
因となり、ともすると回路配線を蝕食させ断線となる問
題点があった。また、このような問題は、チップ面積の
増大に伴ってパッケージやグイパッドから受ける応力も
増大するため、さらに高まる傾向にある。
はチップ周辺部に位置していることがほとんどであるた
め、モールド９からの応力を非常に受は易く、パッド９
やその周辺には大きな応力ストレスが生じている。更に
、内部回路配線の凹凸にかかる応力と層間に内在する内
部応力とも加えてパッド９とアルミニウム配線４パター
ンの中間に位置するフィールド部分は、パターンレイア
ウトに依存する複雑な応力を受けている。そのため、万
一そのフィールド部分に構造欠陥が発生した場合には、
そのダメージは周囲に波及する大きなものとなり、ワイ
ヤ７を介して外部と接続するパッド３から回路配線（ア
ルミニウム配線４）へと水分の侵入を容易にするような
欠陥となり、半導体装置の耐湿性を著しく劣下させる要
因となり、ともすると回路配線を蝕食させ断線となる問
題点があった。また、このような問題は、チップ面積の
増大に伴ってパッケージやグイパッドから受ける応力も
増大するため、さらに高まる傾向にある。
本発明は、このような従来の問題点に着目して創案され
たものであって、ダメージの周囲波及を防止し、水分侵
入を遮断する半導体装置を得んとするものである。
たものであって、ダメージの周囲波及を防止し、水分侵
入を遮断する半導体装置を得んとするものである。
［課題を解決するための手段］
そこで、本発明は、半導体チップ上に設けられた絶縁膜
上に形成された外部配線との接続を行なうパッドと、該
絶縁膜上に形成された配線との間に、凹及び又は凸状の
段差部を形成し、該段差部に対応させて前記絶縁膜上に
表面保護膜を形成したことを、その解決手段としている
。
上に形成された外部配線との接続を行なうパッドと、該
絶縁膜上に形成された配線との間に、凹及び又は凸状の
段差部を形成し、該段差部に対応させて前記絶縁膜上に
表面保護膜を形成したことを、その解決手段としている
。
［作用］
パッドと配線との間に形成された凹及び又は凸状の段差
部は、応力により生じるダメージの波及を阻止すると共
に、表面保護膜を介して水分が侵入するのを阻止する作
用がある。
部は、応力により生じるダメージの波及を阻止すると共
に、表面保護膜を介して水分が侵入するのを阻止する作
用がある。
［実施例］
以下、本発明に係る半導体装置の詳細を図面に示す実施
例に基づいて説明する。
例に基づいて説明する。
なお、従来例と同一部分には、同一符号を付してその説
明を省略する。
明を省略する。
（第１実施例）
第１図及び第２図は、本発明の第１実施例を示しており
、第１図は概略を示す平面図、第２図は表面保護を形成
した状態での第１図のＡ−Ａ断面図である。
、第１図は概略を示す平面図、第２図は表面保護を形成
した状態での第１図のＡ−Ａ断面図である。
本実施例においては、絶縁膜２の上に形成されているパ
ッド３とアルミニウム配線４との間の絶縁膜２に、間欠
的に配列した凹状の開孔部１０段差部として２列平行に
形成している。
ッド３とアルミニウム配線４との間の絶縁膜２に、間欠
的に配列した凹状の開孔部１０段差部として２列平行に
形成している。
第２図は、このように開孔部１０〜！０を形成した絶縁
膜２上及びパッド３及びアルミニウム配線４の上にＳｉ
ｎ、膜５．ＰＳｉＮ膜６を順次積層して保護膜を設けた
状態を示している。
膜２上及びパッド３及びアルミニウム配線４の上にＳｉ
ｎ、膜５．ＰＳｉＮ膜６を順次積層して保護膜を設けた
状態を示している。
なお、ＰＳｉＮ膜６の上に、例えばＰＳＧ （リンシリ
ケートガラス）などを用いて平坦化膜をさらに形成して
もよく、こうすることにより、モールド９を形成した場
合に局部的に応力がかかるのを防止することが可能であ
る。
ケートガラス）などを用いて平坦化膜をさらに形成して
もよく、こうすることにより、モールド９を形成した場
合に局部的に応力がかかるのを防止することが可能であ
る。
（第２実施例）
次に、第３図及び第４図は、本発明の第２実施例を示し
ており、第３図は概略平面図、第４図は表面保護を形成
した状態での第３図のＢ−Ｂ断面図である。
ており、第３図は概略平面図、第４図は表面保護を形成
した状態での第３図のＢ−Ｂ断面図である。
本実施例においては、パッド３とアルミニウム配線４と
の間の領域の絶縁膜２に凹状の溝ＩＩを条設したもので
ある。また、絶縁膜２及びパッド３及びアルミニウム配
線４の上には、第１実施例と同様に、５ｉｄｅ膜５とＰ
ＳｉＮ膜６が形成されている。
の間の領域の絶縁膜２に凹状の溝ＩＩを条設したもので
ある。また、絶縁膜２及びパッド３及びアルミニウム配
線４の上には、第１実施例と同様に、５ｉｄｅ膜５とＰ
ＳｉＮ膜６が形成されている。
なお、他の構成は、第１実施例と同様である。
（第３実施例）
第５図及び第６図は、本発明の第３実施例を示しており
、第５図は概略平面図、第６図は表面保護を形成した状
態での第５図のＣ−Ｃ断面図である。
、第５図は概略平面図、第６図は表面保護を形成した状
態での第５図のＣ−Ｃ断面図である。
本実施例においては、パッド３とアルミニウム配線４の
間の領域の絶縁膜２に突条Ｉ２を２列平行に形成したも
のである。なお、他の構成は、上記両実施例と同様であ
る。
間の領域の絶縁膜２に突条Ｉ２を２列平行に形成したも
のである。なお、他の構成は、上記両実施例と同様であ
る。
上記実施例においては、凹状及び又は凸状の段差部が形
成されているため、パッド３やその周辺に大きな応力ス
トレスがかかってクラック等のダメージが発生しても、
応力が緩和されると共に、このようなダメージが周囲に
波及するのを阻止し、また、表面保護膜（層間層）を介
して水分が侵入するのを阻止する作用を有する。
成されているため、パッド３やその周辺に大きな応力ス
トレスがかかってクラック等のダメージが発生しても、
応力が緩和されると共に、このようなダメージが周囲に
波及するのを阻止し、また、表面保護膜（層間層）を介
して水分が侵入するのを阻止する作用を有する。
また、上記した各実施例における段差部は、絶縁膜に例
えば、コンタクトホールを形成する工程でコンタクトホ
ール（開孔部！０）の数を増したり、又は溝等を形成す
るようにマスクを形成するだけでよく、製造が容易であ
る。
えば、コンタクトホールを形成する工程でコンタクトホ
ール（開孔部！０）の数を増したり、又は溝等を形成す
るようにマスクを形成するだけでよく、製造が容易であ
る。
以上、各実施例について説明したが、本発明にあっては
、この他に各種の設計変更が可能であり、例えば、配線
、パッド絶縁膜、表面保護膜等は上記した材料に限るも
のではない。
、この他に各種の設計変更が可能であり、例えば、配線
、パッド絶縁膜、表面保護膜等は上記した材料に限るも
のではない。
また、上記各実施例における段着部以外にも、例えば間
欠的に突出部を形成するものであっても勿論よい。
欠的に突出部を形成するものであっても勿論よい。
［発明の効果］
以上の説明から明らかなように、本発明に係る半導体装
置にあっては、段差部が応力の緩和する効果があり、さ
らに、表面保護膜を介して水分が侵入するのを防止し、
耐湿性を向上させる効果がある。
置にあっては、段差部が応力の緩和する効果があり、さ
らに、表面保護膜を介して水分が侵入するのを防止し、
耐湿性を向上させる効果がある。
第１図は本発明に係る半導体装置の第１実施例を示す平
面図、第２図は同断面図、第３図は第２実施例を示す平
面図、第４図は同断面図、第５図は第３の実施例を示す
平面図、第６図は同断面図、第７図は従来例を示す断面
図である。 １・・・シリコン基板、２・・・絶縁膜、３・・・パッ
ド、４・・・アルミニウム配線、５・・・５ｉＯｚ膜、
６・・・ＰＳｉＮ膜、ｌＯ・・・開孔部（段差部）、！
！・・・溝（段差部）、１２・・・突条。 １０聞Ｕバ難那） イ３ハ゛、２ビ第１図 ］〕 ７′１賞茫例 第２図 才？Ｔた分ｊ 第４ 図
面図、第２図は同断面図、第３図は第２実施例を示す平
面図、第４図は同断面図、第５図は第３の実施例を示す
平面図、第６図は同断面図、第７図は従来例を示す断面
図である。 １・・・シリコン基板、２・・・絶縁膜、３・・・パッ
ド、４・・・アルミニウム配線、５・・・５ｉＯｚ膜、
６・・・ＰＳｉＮ膜、ｌＯ・・・開孔部（段差部）、！
！・・・溝（段差部）、１２・・・突条。 １０聞Ｕバ難那） イ３ハ゛、２ビ第１図 ］〕 ７′１賞茫例 第２図 才？Ｔた分ｊ 第４ 図
Claims (1)
- （１）半導体チップ上に設けられた絶縁膜上に形成され
た外部配線との接続を行なうパッドと、該絶縁膜上に形
成された配線との間に、凹及び又は凸状の段差部を形成
し、該段差部に対応させて前記絶縁膜上に表面保護膜を
形成したことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63241983A JP2737952B2 (ja) | 1988-09-27 | 1988-09-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63241983A JP2737952B2 (ja) | 1988-09-27 | 1988-09-27 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0289321A true JPH0289321A (ja) | 1990-03-29 |
| JP2737952B2 JP2737952B2 (ja) | 1998-04-08 |
Family
ID=17082500
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63241983A Expired - Fee Related JP2737952B2 (ja) | 1988-09-27 | 1988-09-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2737952B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05102255A (ja) * | 1991-10-08 | 1993-04-23 | Nec Ic Microcomput Syst Ltd | 半導体装置 |
| JP2012039029A (ja) * | 2010-08-11 | 2012-02-23 | Lapis Semiconductor Co Ltd | 半導体装置及びその製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01140834U (ja) * | 1988-03-18 | 1989-09-27 |
-
1988
- 1988-09-27 JP JP63241983A patent/JP2737952B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01140834U (ja) * | 1988-03-18 | 1989-09-27 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05102255A (ja) * | 1991-10-08 | 1993-04-23 | Nec Ic Microcomput Syst Ltd | 半導体装置 |
| JP2012039029A (ja) * | 2010-08-11 | 2012-02-23 | Lapis Semiconductor Co Ltd | 半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2737952B2 (ja) | 1998-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960003768B1 (ko) | 스택된 칩 어셈블리 및 그 제조방법 | |
| JPH0289321A (ja) | 半導体装置 | |
| KR20020001018A (ko) | 반도체소자의 본딩패드 구조체 및 그 제조방법 | |
| KR100200687B1 (ko) | 새로운 패드층을 구비하는 반도체장치 | |
| JP3243913B2 (ja) | 半導体装置のダミーパッド構造 | |
| JP2867488B2 (ja) | 半導体装置 | |
| JPS6325951A (ja) | 半導体装置 | |
| KR930009806B1 (ko) | 마스터-슬라이스방식의 반도체장치 | |
| JPH02297953A (ja) | 半導体装置 | |
| JP3038904B2 (ja) | 半導体集積回路 | |
| JPH0373558A (ja) | 半導体装置 | |
| KR100268858B1 (ko) | 반도체 장치의 칩보호막 형성 방법 | |
| JP2001007113A (ja) | 半導体装置 | |
| JPH03136351A (ja) | 半導体集積回路 | |
| JPH0268944A (ja) | 半導体装置 | |
| JPH01214126A (ja) | 半導体装置 | |
| JPH0221622A (ja) | 半導体装置 | |
| JPS6234442Y2 (ja) | ||
| JP2694779B2 (ja) | 半導体集積回路装置 | |
| JPH04342137A (ja) | 半導体集積回路装置 | |
| JPH03280441A (ja) | 半導体装置 | |
| JPH03196627A (ja) | 樹脂封止型半導体装置 | |
| JPH05206137A (ja) | 樹脂封止型半導体装置 | |
| JPH04107827A (ja) | 樹脂封止型半導体装置 | |
| JPH05234998A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |