JPH05234998A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH05234998A
JPH05234998A JP3653592A JP3653592A JPH05234998A JP H05234998 A JPH05234998 A JP H05234998A JP 3653592 A JP3653592 A JP 3653592A JP 3653592 A JP3653592 A JP 3653592A JP H05234998 A JPH05234998 A JP H05234998A
Authority
JP
Japan
Prior art keywords
layer
pad
polyimide
slit
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3653592A
Other languages
English (en)
Other versions
JP2800525B2 (ja
Inventor
Masaki Watanabe
正樹 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP4036535A priority Critical patent/JP2800525B2/ja
Publication of JPH05234998A publication Critical patent/JPH05234998A/ja
Application granted granted Critical
Publication of JP2800525B2 publication Critical patent/JP2800525B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】ポリイミド系有機絶縁物を層間膜とした３層以
上の配線を行う際に、平坦性を損うことなくパッドの膨
れ等を防止する。 【構成】スリットを入れない第１層パッド２を形成後、
第１層間ポリイミド３を被覆し、１辺０．８μｍ程度の
スリット５を多数形成した第２層パッド４を形成する。
この後再びポリイミド６を被覆し、１辺３．０μｍ程度
のスリット８を多数形成して第３層パッド７を形成す
る。この後再びポリイミド９を被覆するが、このポリイ
ミド９は最上層との接続孔形成の際、エッチング除去す
る。最後にスリットを入れない最上層のパッド１０を形
成する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置に係わり、特
に３層以上のアルミニウム合金配線を有し、ポリイミド
系有機絶縁膜を層間絶縁膜とする半導体集積回路の構造
に関する。
【０００２】
【従来の技術】従来３層以上のアルミニウム合金を主体
とした金属積層構造配線を有する半導体集積回路におい
て、組立時の外部端子との接続孔部分はボンディングパ
ッド（以下、パッドという）と呼ばれる広い面積の金属
配線を残す必要がある。このとき広い面積の金属配線部
分の下にポリイミド等の有機絶縁膜が存在するとき、有
機絶縁物からの水分等の放出ガスが逃げ場を失い、その
上層にある金属配線を押し上げて、膨れ等の不良を起こ
すことがある。このためポリイミド系有機絶縁膜を層間
絶縁膜として用いた半導体集積回路においては、図２に
示すように、接続孔部分の下の有機絶縁膜を除去する必
要があった。すなわち、リンガラス層１１上において、
第１，第２および第３の層間ポリイミド１３，１７，１
９を除去し、第１層，第２層，第３層および第４層パッ
ド１２，１４，１６，２０を直接積み上げていた。しか
しながらこの方法では配線層が３層以上に多層化してき
た場合、その段差が非常に厳しくなり組立時の結線不良
及びそれに伴う信頼性不良を引き起こすことがある。こ
のため設計に余裕をもたせる必要があるため、パッドを
縮小化することが困難になっていた。この問題は配線層
が４層５層と多層化するほど激しくなる。
【０００３】
【発明が解決しようとする課題】従来の方式では、ポリ
イミド系有機絶縁膜を層間膜とした半導体素子の配線層
を３層以上に多層化していった場合、組立時の結線不良
及びそれに伴う信頼性不良を引き起こすことがある。そ
の段差対策としてパッド部分の下の有機絶縁膜をエッチ
ング除去することなく残してしまうと、有機絶縁物から
放出される水分等の放出ガスが上層パッドを押し上げ、
膨れ等の不良を起こすようになる。
【０００４】そこで本発明者は、ポリイミド系有機絶縁
膜を層間絶縁膜として用いた場合、最上層配線及び最下
層配線を除く配線により構成されるパッドにスリット状
の穴をあけ、最上層配線により構成されるパッドで表面
を覆うことにより、平坦性を損なうことなく、膨れの発
生をなくすことができることを見出した。
【０００５】
【課題を解決するための手段】本発明の特徴は、３層以
上の金属配線を有する半導体集積回路において、外部端
子との接続を行う部分の金属配線での、最上層及び最下
層を除く層の金属配線にスリット状の小穴を多数開口し
た半導体装置にある。ここでスリットの位置が各層で異
なっているか、もしくは前記スリットの大きさが各金属
配線で異なっていることが好ましい。
【０００６】
【実施例】次に添付図面を参照しながら、本発明の実施
例を具体的に説明する。図１（ａ）は本発明を実行した
ときのパッケージ部分の断面図を示す。リンガラス層１
上にスリットを入れない第１層パッド２を形成後、第１
層間ポリイミド３を形成する。
【０００７】次に第１層パッド２上のポリイミド３を残
したまま、図１（ｂ）に示す様な第２層パッド４に多数
のスリット５を入れた第２層配線を形成する。このスリ
ットは１辺０．８μｍ程度の正方形で充分であり、２０
μｍ間隔を目安にして配置する。このとき大きなスリッ
トはこの後に塗布する層間絶縁膜の平坦性を悪化させる
原因となる。この後、第２層間絶縁膜６となるポリイミ
ドを形成する。次に、スリット状小孔８を多数有する第
３層パッド７を含む第３層配線を形成する。配線層が５
層６層と増えたときは、最上層から２層下の層まで同様
の作業を繰り返す。ここで各層のパッドの接続には配線
間の接続孔を介して行う。
【０００８】この最上層から１層下のパッドを形成する
時、そのスリット８の大きさは図１（ｃ）に示すように
１辺３μｍ程度の正方形とする。これは後の最上層のパ
ッド１０を形成時に、スリット８の中まで金属を埋め込
むためである。この後、最上層の層間絶縁膜のポリイミ
ド９を形成し、最上層配線との接続孔を形成するため
に、パッド上のポリイミドはエッチング除去する。最後
にスリットを入れない最上層のパッド１０を形成する。
これにより最上層のパッドがポリイミドを外部環境から
隔離し、ポリイミドの吸湿等を防ぐ働きをする。
【０００９】なお配線層が３層の時、第２層のパッドは
図１（ａ）に示す第３層のパッドと同じものを形成す
る。又、上記のスリットは正方形である必要はない。ま
た配置間隔も膨れが起きない距離であれば任意である。
また配線層が５層６層となるとき、２層３層といった中
間層のスリットの位置は同一の位置をとらずに適度に位
置をずらした方が平坦性の面で有利である。
【００１０】
【発明の効果】この発明によれば３層以上の配線層を持
ち、ポリイミド系有機絶縁膜を層間絶縁膜として使用し
た半導体集積回路において、最下層配線の１層上の配線
から最上層配線から１層下の配線により構成されるパッ
ドにスリット状の穴をあけ、最上層配線により構成され
るパッドで表面を覆うことにより、平坦性を損なうこと
なく、膨れの発生をなくすことができる。この効果によ
り平坦性を損なうことなく配線層の多層化が可能であ
り、パッド面積に余分な余裕を持たせる必要もなくすこ
とができる。
【図面の簡単な説明】
【図１】本発明の一実施例を示す図であり、（ａ）はパ
ッド部分の断面図、（ｂ）は第２層パッドの平面図、
（ｃ）は第３層パッドの平面図。
【図２】従来技術を示す断面図。
【符号の説明】
１，１１ リンガラス層 ２，１２ 第１層パッド ３，１３ 第１層間ポリイミド ４，１４ 第２層パッド ５ １辺０．８μｍ正方形のスリット ６，１６ 第２層間ポリイミド ７，１７ 第３層パッド ８ １辺３．０μｍ正方形のスリット ９，１９ 第３層間ポリイミド １０，２０ 第４層パッド

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 ３層以上の金属配線を有する半導体集積
    回路において、外部端子との接続を行う部分の金属配線
    での、最上層及び最下層を除く層の金属配線にスリット
    状の小穴を多数開口したことを特徴とする半導体装置。
  2. 【請求項２】 前記金属配線において、前記スリットの
    平面形状での位置が各層で異なっているか、もしくは前
    記スリットの大きさが各金属配線層で異なっていること
    を特徴とする請求項１に記載の半導体装置。
JP4036535A 1992-02-24 1992-02-24 半導体装置 Expired - Lifetime JP2800525B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4036535A JP2800525B2 (ja) 1992-02-24 1992-02-24 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4036535A JP2800525B2 (ja) 1992-02-24 1992-02-24 半導体装置

Publications (2)

Publication Number Publication Date
JPH05234998A true JPH05234998A (ja) 1993-09-10
JP2800525B2 JP2800525B2 (ja) 1998-09-21

Family

ID=12472480

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4036535A Expired - Lifetime JP2800525B2 (ja) 1992-02-24 1992-02-24 半導体装置

Country Status (1)

Country Link
JP (1) JP2800525B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6163075A (en) * 1998-05-26 2000-12-19 Nec Corporation Multilayer wiring structure and semiconductor device having the same, and manufacturing method therefor

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62154768A (ja) * 1985-12-27 1987-07-09 Hitachi Micro Comput Eng Ltd 半導体集積回路装置
JPS63178336U (ja) * 1987-05-09 1988-11-18
JPH0263127A (ja) * 1988-08-29 1990-03-02 Seiko Epson Corp 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62154768A (ja) * 1985-12-27 1987-07-09 Hitachi Micro Comput Eng Ltd 半導体集積回路装置
JPS63178336U (ja) * 1987-05-09 1988-11-18
JPH0263127A (ja) * 1988-08-29 1990-03-02 Seiko Epson Corp 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6163075A (en) * 1998-05-26 2000-12-19 Nec Corporation Multilayer wiring structure and semiconductor device having the same, and manufacturing method therefor
US6346471B1 (en) 1998-05-26 2002-02-12 Nec Corporation Multilayer wiring structure and semiconductor device having the same, and manufacturing method therefor

Also Published As

Publication number Publication date
JP2800525B2 (ja) 1998-09-21

Similar Documents

Publication Publication Date Title
JP2005109145A (ja) 半導体装置
JP4854143B2 (ja) 半導体素子のボンディングパッド及びその製造方法
JPH01280337A (ja) 半導体集積回路装置
KR930005493B1 (ko) 반도체집적회로장치
JP4675147B2 (ja) 半導体装置
JPH05218015A (ja) 半導体装置
JPH05234998A (ja) 半導体装置
JPH0677315A (ja) 半導体装置
JPH07161722A (ja) 半導体装置のパッド構造
JPH0794549A (ja) ボンディングパッド及びその形成方法
JPS5833705B2 (ja) タソウハイセンオ ユウスルハンドウタイソウチ
US7233070B2 (en) Semiconductor device having no cracks in one or more layers underlying a metal line layer and method of manufacturing the same
JPH061795B2 (ja) 多層配線構造体
JPS63250142A (ja) 半導体装置
JP3243913B2 (ja) 半導体装置のダミーパッド構造
JPS6325951A (ja) 半導体装置
JPS5929430A (ja) 半導体装置
JP2770390B2 (ja) 半導体装置
JPH07153756A (ja) 半導体集積回路装置
JPH06302605A (ja) 半導体装置
JPS63308924A (ja) 半導体装置
JP2001007113A (ja) 半導体装置
JPH01152644A (ja) 半導体装置
JPS59188153A (ja) 多層配線を有する電子回路装置の製造方法
JPS60109240A (ja) 半導体装置およびその製造法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980609