JPS63248244A - フレ−ム同期信号伝送方式 - Google Patents

フレ−ム同期信号伝送方式

Info

Publication number
JPS63248244A
JPS63248244A JP62082518A JP8251887A JPS63248244A JP S63248244 A JPS63248244 A JP S63248244A JP 62082518 A JP62082518 A JP 62082518A JP 8251887 A JP8251887 A JP 8251887A JP S63248244 A JPS63248244 A JP S63248244A
Authority
JP
Japan
Prior art keywords
clock
signal
circuit
frame
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62082518A
Other languages
English (en)
Inventor
Hiroaki Komine
浩昭 小峰
Kazuo Iguchi
一雄 井口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP62082518A priority Critical patent/JPS63248244A/ja
Publication of JPS63248244A publication Critical patent/JPS63248244A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 フレーム同期信号が用いられた同期形PCM伝送システ
ムにおいて、クロックにフレーム信号が重畳されるフレ
ーム信号重畳回路と、送信側から送信されてきたクロッ
ク信号を基に元のクロックとフレーム信号とを分離する
クロック再生回路及びフレーム信号抽出回路とを各シス
テム装置の送受信部に設け、従来方式の信頼性を損なう
ことなく簡易にフレーム信号を伝送するようにしたもの
である。
(産業上の利用分野〕 本発明は、フレーム同期信号伝送方式、特にフレーム信
号伝送用伝送路を特別に設けることなく。
フレーム信号を伝送するようにしたフレーム同期信号伝
送方式に関するものである。
〔従来の技術〕
同期系伝送システムにおいて、フレーム構成をとる伝送
方式では5フレ一ム信号の伝送に当たって、従来は第6
図、第8図の様にフレーム信号用信号線を設けて伝送す
るか、データ信号中にフレーム信号のパターンを挿入し
て伝送していた。すなわち第6図において、送信装置1
側から受信装置2側へデータ用信号線3.クロック用信
号線4゜フレーム信号用信号線5がそれぞれ設けられ、
フレーム信号は該フレーム信号用信号線5を介して第7
図図示のフレーム信号Fが伝送されていた。
なお、クロック発生器6から発生されたクロックはクロ
ック用信号線4を介して受信装置2側へ伝送され、また
送信データは該クロックに同期して送信回路7から送信
され、データ用信号線3を介して伝送されていた。そし
て受信データ再生回路8でクロック用信号線4から伝送
されてくるクロックに同期して受信データを得ていた。
また第8図の構成のものでは、フレーム信号の伝送に当
たって、フレーム合成回路9により送信データにフレー
ム信号を第9図図示の如く挿入し。
データ用信号線3を介して受信装置2側へ伝送して、受
信装置2側で送信装置1側からクロック用信号線4を介
して伝送されてくるクロックに同期して、受信信号再生
回路10.フレーム信号分離回路11によりフレーム信
号と受信データとを得るようにしていた。
〔発明が解決しようとする問題点〕
従来の第8図で示される様なフレーム同期信号伝送方式
では、データ列の中にフレーム信号を挿入するため、タ
イムスロット使用効率が低下する欠点があると共に、受
信装置l側においてデータ列の中からフレーム信号を検
出し、そのフレーム位置を決めるため、伝送されるデー
タの内容(値)により誤同期を生じる欠点があった。
また、第6図で示される様なフレーム同期信号伝送方式
では、第8図の様な誤同期が発生することはないが、専
用のフレーム信号用信号線5が設けられているため、経
済的観点から好ましくない欠点があった。
そのため、専用のフレーム信号用信号線を設けることな
く、かつタイムスロット使用効率が良く誤同期が発生し
ない簡易なフレーム同期信号伝送方式が望まれている。
〔問題点を解決するための手段〕
第1図は本発明に係るフレーム同期信号伝送方式の原理
構成図を示しており、12.13はシステム装置、14
はフレーム信号重畳回路、15はデータ送信回路、16
はクロック再生回路、17はフレーム信号抽出回路、1
8はデータ受13回路を表している。符号3.4は第6
図のものに対応している。
フレーム信号重畳回路14は、システム装置12.13
内或いはシステム装置12.13間の同期をとるための
クロックにフレーム信号を重畳させる回路である。
クロック再生回路16は、クロック用信号線4を介して
伝送されてくるクロックとフレーム信号とのクロック信
号から、送信側のフレーム信号重畳回路14でフレーム
信号と重畳される前の元のクロックに同期したクロック
を再生させる回路である。
フレーム信号抽出回路17はクロック用信号線4を介し
て伝送されてくるクロックとフレーム信号とのクロック
信号から該フレーム信号を抽出する回路である。
システム装置12と13との間はデータだけを伝送する
データ用信号NiA3と上記クロックにフレーム信号が
重畳されたクロック信号を伝送するクロック用信号線4
との2本の線でデータの授受が行われるように構成され
ている。
〔作用〕
システム装置!f12からシステム装置13へのデータ
伝送を説明すると、送信側のデータ送信回路15から送
信データが、同時に入力するクロックに同期してシステ
ム装置13へ送信される。該クロックは、所定の間隔で
入力されるフレーム信号がフレーム13号重畳回路14
で重畳され、クロック信号となってクロック用信号線4
を介してシステム装置13側へ伝送される。
クロック用信号線4を介して伝送されてきたクロック信
号から、クロック再生回路16でシステム装置12のフ
レーム信号重畳回路14へ入力するクロックと同期した
クロックが再生される。またフレーム信号抽出回路17
から、送信側と同一タイミングでフレーム信号が上記ク
ロック信号より抽出される。
クロック再生回路16で再生されたクロックに同期して
、データ用信号線3を介して伝送されてくるデータがデ
ータ受信回路18で受信される。
システム装置13内のクロック再生回路16で再生され
たクロックは、該システム装置13の同期用クロックと
して使用され、また該システム装置Z13からデータを
伝送するとき、フレーム信号重畳回路14.データ送信
回路15の同期用クロックとして使用される。
システム装置13からシステム装置12ヘデータ用信号
13.クロック用信号線4を介してデータ伝送が行われ
るが、その動作は上記説明と同一である。
〔実施例〕
以下図面を参照しながら本発明の詳細な説明する。
第2図は本発明に係るフレーム同期信号伝送方式の一実
施例構成、第3図はそのタイムチャート。
第4図は本発明に係るフレーム同期信号伝送方式の他の
実施例構成、第5図はそのタイムチャートを示している
第2図において、符号12,13.18は第1図のもの
に対応し、3,4は第6図のものに対応している。符号
19はオア・ゲート、20.21は遅延回路、23はフ
リップ・フロップ回路を表している。
システム装置12からシステム装ff113へのデータ
伝送について第3図のタイムチャートと共に説明する。
データ送信回路15に入力される送信データD11−!
 、D、l−+ 、D−、Do、D+ 、 ・・・はク
ロックに同期してシステム装置12からシステム装置1
3へ送信される。またシステム装置12側のオア・ゲー
ト19からクロックが送信されるが、送信データD7の
タイミング時にフレーム信号が該オア・ゲート19に入
力されることにより2点線図示の如く、クロックが1個
インヒビソトされる。
受信側のシステム装置j13では、クロック用信号線4
を介して伝送されてくるクロック信号を受け。
例えば5/6位相遅延させる遅延回路20と、さらに1
76位相遅延させる遅延回路21とで1クロツク分その
位相を遅延させた上で9次に入力されてくるクロック信
号とアンド・ゲート22でアンドをとり、システム装置
12側でクロックに重畳されたフレーム信号を除去し、
システム装置12側のクロックと同期したクロックを再
生している。
この様にしてアンド・ゲート22から得られたクロック
を基に、データ用信号線3を介して伝送されてくるデー
タD11−z 、  Dll−+ 、  Dい、Do、
D+ 。
・・・を該再生クロックに同期させて受信する。
一方、遅延回路20で576位相遅延したクロック信号
はフロップ・フロップ回路23に入力する。
該フリップ・フロップ回路23にはクロック用信号線4
のクロック信号が入力されており、該クロック信号が“
Hoで遅延回路20からの入力が“し”から“H”へ立
ち上がるとき、すなわち第3図矢印図示のタイミング時
にフレーム信号が出力される。該フレーム信号は該フリ
ップ・フロップ回路23に入力しているクロック信号の
“H”から°L”への反転時にリセットが掛けられ。
第3図図示のフレーム信号がクロック信号から抽出され
る。
クロック用信号線4にクロックとフレーム信号とが重畳
されたクロック信号が伝送され、受信側のシステム装置
13でクロックとフレーム信号とが分離されるので、デ
ータ伝送に当たって信号線は2木で済む、そしてデータ
は専用のデータ用信号線3で伝送されるので、データの
誤伝送、誤同期が生しることがない。またスロット使用
効率がよい。
なお、第2図の動作を1クロツクについてlビノドのデ
ータD、l−,,D、−,,DI1.D、、D、。
・・・を伝送する説明をしてきたが、lクロックについ
て1ビツトのデータ伝送に限られるものではなく、デー
タD−z 、D、l−+ 、D、1.Do、DI 。
・・・がそれぞれ複数ビットから構成されていても。
全く同様にしてデータが正しく伝送される。
第4図は本発明に係るフレーム同期信号伝送方式の他の
実施例構成を示しており、符号12,13.15.18
は第1図のものに対応し、3.4は第6図のものに対応
している。符号24はフリップ・フロップ回路、25は
オア・ゲート、26は遅延回路、27はフリップ・フロ
ップ回路を表している。
システム装置12からシステム装置13へのデータ伝送
システムが第4図に図示されており、第5図のタイムチ
ャートと共にその動作を説明する。
データ送信回路15に入力される送信データDR−2、
DA−+ 、D、、Do、DI 、・・・はクロックに
同期してシステム装置12からシステム装置13へ送信
される。またシステム装置12のオア・ゲート25から
クロックが送信され、該クロックを受信するシステム装
置13側は咳クロックに同期してシステム装置12から
データ用信号線3を介して送信されてきたデータをデー
タ受信回路18が受信する。
送信データC++t−+ のタイミング時にフレーム信
号がフリップ・フロップ回路24に入力し、該フリップ
・フロップ回路24によって1/2クロンク分その位相
を遅延された上でオア・ゲート25に入力される。従っ
て第5図点線図示の如く5該オア・ゲート25からクロ
ックが1個インヒビノドされたクロック信号がシステム
装置13ヘクロノク用信号線を介して伝送される。受信
側のシステム装置13では、この1個インヒビノドされ
たクロック信号を遅延回路26が受け、該遅延回路26
で1例えば273位相遅らせた上で該遅延クロック信号
をフリップ・フロップ回路27に入力させる。該フリッ
プ・フロップ回路27にはクロック用信号線4のクロッ
ク信号が入力されており、該クロック信号が“H”で遅
延回路26からの入力が“L”から“H”へ立ち上がる
とき、すなわち第5図矢印図示のタイミング時にフレー
ム信号が出力される。該フレーム信号は該フリップ・フ
ロップ回路27に入力しているクロック信号の“H”か
ら“L”への反転時にリセットが掛けられ、第5図図示
のフレーム信号とクロック信号とが抽出される。
このクロック信号にフレーム信号が重畳されているタイ
ミング時においては、データ受信回路18で同期してデ
ータを受信できないが、lクロックにつき1ビツトのデ
ータoLl−,,D、、、DIl。
D、、DI 、・・・の伝送については、実用上さしつ
かえなくデータ伝送ができる。
〔発明の効果〕
以上説明した如く1本発明によれば、フレーム信号専用
の信号線を設けることなくクロック用信号線を用いて確
実にフレーム信号を伝送することができる。そしてデー
タ中にフレーム信号を重畳しないので誤同期の問題がな
く5データ伝送の誤り率を低減させることができる。ま
たフレーム用信号線を設けないので、インタフェースが
簡単化され、経済的効果が大となる。
【図面の簡単な説明】
第1図は本発明に係るフレーム同期信号伝送方式の原理
構成図、第2図は本発明に係るフレーム同期信号伝送方
式の一実施例構成、第3図はそのタイムチャート、第4
図は本発明に係るフレーム同期信号伝送方式の他の実施
例構成、第5図はそのタイムチャート、第6図は従来の
フレーム同期信号伝送方式の構成、第7図はそのタイム
チャート、第8図は従来のフレーム同期信号伝送方式の
構成、第9図はそのタイムチャートを示している。 図中、lは送信装置、2は受信装置、3はデータ用信号
線、4はクロック用信号線、5はフレーム(3号用信号
線、6はクロック発生器、7は送信回路、8は受信デー
タ再生回路、9はフレーム合成回路、lOは受信信号再
生回路、11はフレーム信号分離回路、12.13はシ
ステム装置、14はフレーム信号重畳回路、15はデー
タ送信回路、16はクロック再生回路、17はフレーム
信号抽出回路、18はデータ受信回路、19はオア・ゲ
ー)、20.21は遅延回路、22はアンド・ゲー)’
+  23.24はフリンブ・フロップ回路。 25はオア・ゲート、26は遅延回路、27はフリップ
・フロップ回路を表している。 持許出願人冨士通株式会社 代理人弁理士森1)寛(外1名) 1 m 6′e木?腎鞄例1SR ¥J2閃 71!−υ月Oタイムケヤート 下 3 m

Claims (1)

    【特許請求の範囲】
  1. フレーム同期信号が用いられた同期形PCM伝送システ
    ムにおいて、伝送されるクロックにフレーム信号が重畳
    されるフレーム信号重畳回路(14)と、該フレーム信
    号重畳回路(14)から送信されてきた送信側のクロッ
    ク信号から上記フレーム信号を抽出するフレーム信号抽
    出回路(17)と、該フレーム信号重畳回路(14)か
    ら送信されてきた送信側のクロック信号から元のクロッ
    クを再生するクロック再生回路(16)とを各システム
    装置(12)、(13)の送受信部にそれぞれ設け、フ
    レーム信号をクロックに重畳した形態でクロック信号の
    伝送を行うようにしたことを特徴とするフレーム同期信
    号伝送方式。
JP62082518A 1987-04-03 1987-04-03 フレ−ム同期信号伝送方式 Pending JPS63248244A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62082518A JPS63248244A (ja) 1987-04-03 1987-04-03 フレ−ム同期信号伝送方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62082518A JPS63248244A (ja) 1987-04-03 1987-04-03 フレ−ム同期信号伝送方式

Publications (1)

Publication Number Publication Date
JPS63248244A true JPS63248244A (ja) 1988-10-14

Family

ID=13776756

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62082518A Pending JPS63248244A (ja) 1987-04-03 1987-04-03 フレ−ム同期信号伝送方式

Country Status (1)

Country Link
JP (1) JPS63248244A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05268183A (ja) * 1992-03-23 1993-10-15 Nippon Telegr & Teleph Corp <Ntt> マルチプレクサ回路およびデマルチプレクサ回路
JP2006262154A (ja) * 2005-03-17 2006-09-28 Fuji Xerox Co Ltd 情報処理装置、システムおよび情報処理方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05268183A (ja) * 1992-03-23 1993-10-15 Nippon Telegr & Teleph Corp <Ntt> マルチプレクサ回路およびデマルチプレクサ回路
JP2006262154A (ja) * 2005-03-17 2006-09-28 Fuji Xerox Co Ltd 情報処理装置、システムおよび情報処理方法
JP4650044B2 (ja) * 2005-03-17 2011-03-16 富士ゼロックス株式会社 情報処理装置、システムおよび情報処理方法

Similar Documents

Publication Publication Date Title
WO2001078275A3 (en) Clock recovery in a packet-based data network
JPS63248244A (ja) フレ−ム同期信号伝送方式
US5822326A (en) Synchronizing digital audio signals
JPS5926136B2 (ja) クロツク再生回路
GB1525611A (en) Data processing system in a receiving terminal of a pcm-tdma communications system
JPH0117627B2 (ja)
JPH03110945A (ja) バースト信号再生中継装置
JP2609582B2 (ja) 伝送系におけるクロック同期方法
JPH02260734A (ja) シリアルデータ伝送方式
JP2502712B2 (ja) デ―タ伝送装置
JPH0233238A (ja) 調歩同期方式データの受信クロック再生回路
JPS6037857A (ja) Fm伝送方式
JPH077950B2 (ja) クロツク透過型同期デ−タ伝送方式
JPH0117626B2 (ja)
JPS59190753A (ja) 双方向通信方式
JP2776606B2 (ja) フレーム同期装置
JPS62189848A (ja) オフセツト4相位相変調波復調器のクロツク制御方法
JPH02112342A (ja) フレーム重畳クロック分配装置
JPH0327636A (ja) プレジオクロナスバッファ装置
JPH0548977B2 (ja)
JPS5810947A (ja) 信号伝送再生中継方式
JPH0273740A (ja) フレーム同期方式
JPS5917749A (ja) デイジタル信号伝送方式
JPS62279748A (ja) ビツトバツフア回路
JPH01186031A (ja) データ伝送方式