JPS63244247A - バツフアメモリ制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ファクシミリなどの画像処理装置で使用され
るバッファメモリの制御装置に関し、特に、２値画像デ
ータなどの冗長性を有するデータの冗長性除去のための
符号化あるいは復号化処理において、中央処理装置の制
御のもとに符号復号処理装置へデータを渡しまたはデー
タを取る際に用いるバッファメモリの制御装置に関する
。

〔概要〕

本発明は、符号復号処理装置が中央処理装置へバスホー
ルド要求し中央処理装置からバスホールド承諾信号を得
てバッファメモリにデータの書込みまたは読出し行うバ
ッファメモリの制御装置において、 符号復号処理装置のバッファアドレスが、アドレス境界
に達したことを検出して、バスホールド要求信号をマス
クし、その間にバッファメモリを再設定することにより
、 小さな容量のバッファメモリを用いても符号復号処理装
置から見かけ上処理を途切れさせることなく一括してデ
ータの符号化または復号化処理を行うことができるよう
にするものである。

〔従来の技術〕

ファクシミリなどの画像処理装置で２値画像データなど
の冗長性を有するデータを冗長性除去のために符号化あ
るいは復号化する場合、符号化データ長をできるだけ短
くする必要から、一般に符号の長さは一様でなく、中央
処理装置（ＣＰ　Ｕ）で処理する場合の処理単位（バイ
ト単位）で区切られない場合が多い。

このような２値画像データなどの符号化あるいは復号化
処理においては、符号の途中で処理が途切れると正しく
処理されないことがあり、途中で処理が途切れないよう
にする必要がある。

このため、従来は処理すべき全てのデータを一つのバッ
ファメモリに蓄えるようにし、これを一括して処理する
方法や、複数のブロックに分割し、例えば画像データを
１ライン単位に分割し、そのブロック単位に処理を行う
方法がとられていた。

〔発明が解決しようとする問題点〕

しかし、全データを一つのバッファメモリに貯え、一括
処理する方法では、１ペ一ジ分すべての画像データや符
号化データを格納できる大きな記憶容量のバッファメモ
リが必要となり、メモリの使用効率が悪くなる欠点があ
った。

また、ｌライン単位にブロックに分割し処理を行う方法
では、各ラインの処理が終わるたびにバッファメモリの
再設定や符号化処理あるいは復号化処理のためのパラメ
ータ再設定などの処理が行われるため、処理が低下する
問題があった。

本発明は、小さいバッファ容量のメモリでも符号復号処
理装置からはみかけ上処理を途切れさせることなく一括
してデータ処理を行えるバッファメモリ制御装置を提供
することを目的とする。

〔問題点を解決するための手段〕

本発明は、符号復号処理装置と中央処理装置とがバスホ
ールド要求信号線およびバスホールド承諾信号線によっ
て接続され、上記符号復号処理装置は上記中央処理装置
からデータバスの使用権を獲得してデータバスに接続さ
れたバッファメモリへデータの書込みまたは読出しを行
うバッファメモリの制御装置において、 上記符号復号処理装置のバッファアドレスがバッファ境
界に達したことを検出する手段と、この手段の検出出力
により上記符号復号処理装置から上記中央処理装置への
バスホールド要求信号をマスクする手段と、上記バッフ
ァ境界に達したことの検出出力を上記中央処理装置へ通
知する手段と、上記バッファメモリのアドレス線の上位
信号をマスクする手段とを備えたことを特徴とする。

〔作用〕

本発明の符号復号処理装置と中央処理装置とは、データ
バス使用権をバスホールド要求信号とバスホールド承諾
信号の２信号線によるハンドシェークにより調停してい
る。

バッファメモリは符号復号処理装置のｍビットのアドレ
スの１／２’−″のメモリアドレスを有する小容量のリ
ングバッファメモリであり、符号復号処理装置のアドレ
スの上位（ｍ−ｎ）ビットはマスクされ符号復号処理装
置の下位ｎビットのアドレスによりアクセスされる。

バッファメモリのアドレスが限界になると、符号復号処
理装置からのバスホールド要求信号がゲート回路により
マスクされ、中央処理装置からはバスホールド承諾信号
が返送されない。このバスホールド要求信号がマスクさ
れている間は、符号復号処理装置はデータバスに接続さ
れたバッファメモリへアクセスできない。

このバスホールド要求信号がマスクされている間に中央
処理装置はバッファメモリを再設定する。

バッファメモリが再設定されると、バスホールド要求信
号のマスクが取られるので符号復号処理装置はバッファ
メモリへ再びアクセスする。

このため、符号復号処理装置からみると、記憶容量の小
さいバッファメモリでも単にバッファメモリへのアクセ
スサイクルにみかけ上ウェイトサイクルが挿入されてい
るだけで連続して一括してデータの処理を行うことがで
きる。

〔実施例〕

以下図面を参照して本発明実施例を説明する。

第１図は本発明一実施例の構成を示すブロック図である
。

符号復号処理装置１と中央処理装置（ＣＰＵ）５とは、
バスホールド要求信号（ＨＬＤＲ信号）線とバスホール
ド承諾信号（ＨＬＤＡ信号）線とでデータバス９の使用
権を調整している。

符号復号処理装置ｌからバッファメモリ８へのアドレス
バス１０はデコーダ回路２とアドレス上値線マスク回路
７に接続され、バッファメモリ８とはアドレス上値線マ
スク回路７を介して接続されている。バッファメモリ８
はデータバス９に接続されている。デコーダ回路２の出
力はフリップフロップ３のセント入力端子に接続され、
そのフリップフロップ３のリセット入力端子はデータバ
ス９に接続されている。このフリップフロップ３の出力
はゲート回路４に入力され、ゲート回路４は符号復号処
理装置１のバスホールド要求信号線をフリップフロップ
の出力によりゲートする。またフリップフロップ３の出
力は中央処理装置５の割込要求入力端子（ＩＮＴＲ端子
）あるいは中央処理装置５の割込みコントローラの割込
要求入力端子に入力され、さらにフリップフロップ３の
出力はスリーステートバッ′７ア６を介してデータバス
９に入力されている。

符号復号処理装置１は２値画像データの符号化あるいは
復号化を行うものであり、パフファメモＩ７８よりデー
タを取り込み、符号化あるいは復号化処理を行う。デコ
ーダ回路２は符号復号処理装置１のバッファメモリ８へ
の読出しあるいは書込み動作が指定されたバッファメモ
リの境界まで達したことを検出する。フリップフロップ
３はデコーダ回路２からの出力信号によりセットされ、
符号復号処理装置１のバッファメモリ８へのアクセスを
一時中断するためのバスホールド要求信号（ＨＬ　Ｄ　
Ｒ信号）を抑止するゲート回路４への信号を出力する。

ゲート回路４は符号復号処理装置１のバスホールド要求
信号すを制御する回路であり、符号復号処理装置１のア
クセスがバッファメモリ８のバッファ境界に達したとき
はバスホールド要求信号すをマスクする。

スリーステートバッファ回路６は符号復号処理装置ｌの
バッファメモリ８へのアクセスがバッファ境界に達した
ことを検出しデータバス９へ出力する。

アドレス上値線マスク回路７は、符号復号処理装置１の
バッファアドレス線の上位ビット信号線をマスクする回
路である。

第３図はこのアドレス上値線マスク回路７の具体的な構
成を示すものである。

符号復号処理装置１のバッファアドレス信号線はＡ０〜
Ａ、までのｍビットを有しており、２１バイトのアドレ
ス空間を占有する。実際に使用するバッファメモリ８の
バッファ容量を２′″バイト（ｍａｎ）に制限し、みか
け上のアドレス空間が無限大となるリングバッファを構
成する。すなわち、バッファアドレス信号線のうち最下
位ビットＬＳＢからｎビット分（ＡＯ〜Ａ、、−１　）
を直接バッファメモリのアドレス信号線にｔｌ［Ｌ、ｆ
ｉ＋１ビットメモリからｍビット目（最上位ビットＭＳ
Ｂ）まで（Ａ、　ＮＡ、）をマスクし、スイッチ７１に
より任意のパターンを設定してバッファメモリアドレス
信号線に与える。この六ターンは、例えばＡ、〜Ａ、ま
での信号線をすべて「０」にして、与える。このアドレ
ス上値線マスク回路７により小容量のバッファメモリを
みかけ上アドレス空間が無限大となるリングバッファに
構成でき、従来の大容量のバッファメモリと同じアクセ
ス方式を採用できる。

次にこの実施例装置の動作を第２図を参照して説明する
。第２図は本実施例回路の動作を説明するタイムチャー
トである。

まず符号復号処理装置１がバッファメモリ８にアクセス
するためには、中央処理装置５からバス使用権を獲得す
る必要がある。これには、まずバスホールド要求信号線
を用いてバスホールド要求信号すを中央処理装置５に伝
える。中央処理装置５はこのバスホールド要求信号すを
受付け、バス使用権を明は渡すバスホールド承諾信号ａ
をバスホールド承諾信号線により伝える。符号復号処理
装置１はこのバスホールド承諾信号ａを受は取った後、
バッファメモリ８への読出しあるいは書込み動作を実行
する。

このとき符号復号処理装置１のバッファアドレスがバッ
ファ境界に達すると、デコーダ回路２の出力信号ｄによ
りフリップフロップ３がセットされ、中央処理装置５へ
のバスホールド要求信号すがゲート回路４によりマスク
される。また、フリップフロップ３の出力信号ｅは中央
処理装置５あるいは割込みコントローラの割込み要求入
力端子（ＩＮＴＲ）にも入力されており、この割込み要
求信号ｅとスリーステートバッファ６との出力りにより
中央処理装置は符号復号処理がバッファ境界まで終了し
たことを知る。

このとき、符号復号処理装置１は中央処理装置５がバス
ホールド要求がなかったものとみなし、バスホールド承
諾信号ａを返送しないため、符号復号処理回路１はバス
ホールド承諾信号ａを受付けるまで、バッファメモリ８
への読込み書込み動作を実行しない。したがって、符号
復号処理装置１はその処理が待たされる。

この符号復号処理装置１がバッファメモリ８へのアクセ
スを中断しているときに、中央処理装置５は次の処理デ
ータをデータバス９を介してバッファメモリ８に書込み
読出しを行い、ノ＼・ソファメモリ８を再設定する。こ
の再設定がなされると、フリップフロップ３にリセット
信号ｇを出力する。

フリップフロップ３がリセットされると出力信号ｅがオ
フとなるので、ゲート回路４が開き、符号復号処理装置
１のバスホールド要求信号すが中央処理装置５に伝えら
れる。中央処理装置５は、バスホールド要求信号Ｃを受
付け、バスホールド承諾信号ａを符号復号処理装置１に
返送するので、符号復号処理装置１は再びバッファメモ
リ８ヘアクセスしてデータの書込みまたは読出し動作を
再開する。

この結果、符号復号処理装置１からは、バッファメモリ
８は従来通りの大きな容量のバッファメモリとしてアク
セスすることができ、そのバッファメモリが再設定され
る間、アクセスを中断することになるが、従来のままの
アクセス方式でバッファメモリへのデータの書込み読出
しができる。

〔発明の効果〕

以上説明したように、本発明は、バッファ容量の小さい
バッファメモリを使用しても、みかけ上大きい容量のバ
ッファメモリと同様に処理を途切れることなく一括して
符号復号化処理を行うことができ、大きな容量のバッフ
ァメモリを必要としない効果が得られる。

４、　発明の詳細な説明 第１図は本発明一実施例の構成を示すブロック図。

第２図は実施例の動作を示すタイムチャート。

第３図は実施例アドレス上値線マスク回路の構成を示す
図。

１・・・符号復号処理装置、２・・・デコーダ回路、３
・・・フリップフロップ、４・・・ゲート回路、５・・
・中央処理装置、６・・・スリーステートバッファ、７
・・・アドレス上値線マスク回路、８・・・バッファメ
モリ、９・・・データバス、１０・・・アドレスバス。

Claims (1)

【特許請求の範囲】
1. （１）符号復号処理装置と中央処理装置とがバスホール
   ド要求信号線およびバスホールド承諾信号線によって接
   続され、 上記符号復号処理装置は上記中央処理装置からデータバ
   スの使用権を獲得してデータバスに接続されたバッファ
   メモリへデータの書込みまたは読出しを行うバッファメ
   モリの制御装置において、上記符号復号処理装置のバッ
   ファアドレスがバッファ境界に達したことを検出する手
   段と、この手段の検出出力により上記符号復号処理装置
   から上記中央処理装置へのバスホールド要求信号をマス
   クする手段と、 上記バッファ境界に達したことの検出出力を上記中央処
   理装置へ通知する手段と、 上記バッファメモリのアドレス線の上位信号をマスクす
   る手段と を備えたことを特徴とするバッファメモリ制御装置。