JPS63232359A - 半導体集積回路のパッケージ - Google Patents

半導体集積回路のパッケージ

Info

Publication number
JPS63232359A
JPS63232359A JP62294287A JP29428787A JPS63232359A JP S63232359 A JPS63232359 A JP S63232359A JP 62294287 A JP62294287 A JP 62294287A JP 29428787 A JP29428787 A JP 29428787A JP S63232359 A JPS63232359 A JP S63232359A
Authority
JP
Japan
Prior art keywords
integrated circuit
semiconductor integrated
paddle
circuit package
support arm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62294287A
Other languages
English (en)
Other versions
JPH0736433B2 (ja
Inventor
ハロルド　ウィリアム　モイヤー
ジェームス　ロイス　マッケオエン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
American Telephone and Telegraph Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by American Telephone and Telegraph Co Inc filed Critical American Telephone and Telegraph Co Inc
Publication of JPS63232359A publication Critical patent/JPS63232359A/ja
Publication of JPH0736433B2 publication Critical patent/JPH0736433B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49544—Deformation absorbing parts in the lead frame plane, e.g. meanderline shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Die Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （発明の背景） ［発明の属する技術分野］ 本発明は一般的に半導体集積回路のパッケージに関する
。
［従来技術の説明］ 半導体集積回路製作の一つの基本部分は集積回路チップ
が電気的に便利に接続され、物理的に安全な方法でマウ
ントされるようにそれをパッケージ内に配置することで
ある。チップ自体は電気的な接続のための複数のフィン
ガーと物理的な支持のためのパドルを有するリードフレ
ームにマウントされる。パドルはバドル支持アームによ
って外部マウンティングフレームに物理的に連接される
。
電気的な接触はフィンガーとパドルにボンディングされ
たワイヤによって得られる。
パッケージはパドルとフィンガーと同一の平面にあるリ
ードフレームを用いて組立てられるが、パドルが押し下
げられた、すなわち外部マウンティングフレームとフィ
ンガーに対して低下させたリードフレームを用いてパッ
ケージを組立てることはしばしば望まれる。この構造が
電気的な接触用のワイヤとチップ間の端部短絡（ｅｄｇ
ｅ　５ｈｏｒｔｓ　）の数を低減することがわかった。
これは形成時のバランスのとれた流れ条件も与える。当
業者に直ちに理解されるように、リードフレームはもと
もと平らな金属片であるため、押し下げられた配置にす
るには形成工程においてパドル支持アームの物理的な変
型を必然的に必要とする。この変型は普通ネッキングダ
ウンの形成によって行なわれる。
即ち、横軸方向にパドル支持アームを圧縮することであ
る。集積回路の形状寸法が減少し、集積度が増加するに
つれて、パッケージ設計者はより多い相互接続を、せい
ぜい、従来のものと等しい空間内に行なわなければなら
ない。これを実現できる唯一の方策はより多いフィンガ
ーを同一またはより小さい領域に配置できるように、フ
ィンガーとパドル支持アームの幅を低減することである
。
従ってパドル支持アームの圧縮と減少された形状寸法と
が組合わさった結果、パドル支持アームの物理的欠陥と
変型といったような問題が発生する。
これらのアームが電気的な接続に使用されると、電気的
な特性に好ましくない変化もありうる。
（発明の概要） 半導体集積回路チップと、複数のフィンガーと、パドル
と変型吸収部材を有する複数のパドル支持アームとをも
つ前記チップがマウントされたリードフレームを有する
半導体集積回路パッケージが以下記述される。リードフ
レームはパラトルが外部マウンティングフレームに対し
て押し下げられた位置にあるように形成される。変型吸
収部材は。
形成後に望ましい機械的な特性を維持するように設計さ
れる。アームが電気的な接続に使用されるならば、望ま
しい電気的特性も維持する。一つの実施例において、変
型吸収部材は負荷方向に対して直交する方向に縮まる環
状部材である。他の実施例においては、変型吸収部材は
Ｔ字型バーである。パドルはパドル支持アームによって
支持され、このパドル支持アームの端部は外部マウンテ
ィングフレームに接続する前にＴの形をしている。パド
ル支持アームの軸に対して垂直であるＴのあしはパドル
を押し下げる金属形成工程から生じた変型を片寄らせて
吸収するように設計される。すべての実施例において、
変型吸収部材は変形をおこさせるマウンティングステッ
プで発生する変形を局在化する。
（実施例の説明） 典型的な集積回路パッケージの側面図を第１図に示す。
半導体チップ１はエポキシ材料５でパドル３にマウント
されている。パドル３はリードフレームの一部であり、
このリードフレームには複数のフィンガー７とパドル３
の物理的な支持のためのパドル支持アームとがある。フ
ィンガー７は外部マウンティングフレーム１３に接続さ
れる。チップ１とフィンガー７との間には電気的な接続
導体１５がある。パドル支持アームが変型されているた
め、パドル３はマウンティングフレーム１３とフィンガ
ー７より低い位置に配置されている。この配置は前述し
たように電気的な接続を容易、にするため、望ましい。
垂直方向の不整合を調節するためにパドル支持アームは
曲げられており、各パドル支持アームは変型吸収部分の
付近に偏在する変型吸収部材を有する。
第２図は第１図に示された典型的なリードフレームの一
方の面の平面図である。これは外部マウンティングフレ
ーム１３、パドル３、複数のフィンガー７とパドルから
伸びている複数のパドル支持アーム９を含むリードフレ
ームである。各パドル支持アーム９は変型吸収部材１１
を有する。明瞭にするために、すべてのフィンガーが示
されているわけではない。第２図に示された実施例にお
いて、変型吸収部材１１は環状部材、即ち、パドル支持
アーム９の主軸に対して直交する方向に広げられた寸法
をもつ部分を含む。環状部材は円形で図示されているが
、別の形状、例えば、長円形状も用いられる。
形成工程の際、即ちパドルが外部マウンティングフレー
ムに対して押し下げられる際に、変型吸収部材は運動軸
と直交する方向に縮まる。しかし、変型吸収部材の寸法
及び形状により、望ましい電気的及び物理的な特性は形
成工程の後も維持される。これはパドル支持アームがネ
ックドダウン（ｎｅｃｋｅｄ　ｄｏｗｎ　）領域を形成
しないためである。
従って変型吸収部材はパドル支持アームに沿った軸方向
の運動を補償することは必要である。パッケージするた
めのもっと先のステップは当業者によく知られているた
め詳細には記述しない。
第３図にはＴ字の両端が外部マウンティングフレームに
マウントされるＴ字型バーを有する変型吸収部材を有す
るパドル支持アーム１１の別の実施例が示されている。
形成工程のとき、パドル支持アームは内部に向って放射
状に動いて、Ｔ字の末端を矢印で示された方向にマウン
ティング軸に対して変形させる。
更に別の実施例は考えられ、二つの実施例が第４図と第
５図に示される。第４図において変型吸収部材はＳ字型
屈曲部を含み、第５図においてしわ状部分を含む。第６
図は第５図のＡ−Ａ　−線に沿ったしわ状部分を示す。
【図面の簡単な説明】
第１図は本発明の一実施例のパッケージの側面図、 第２図は本発明の一実施例の平面図、 第３図は本発明の他の実施例の平面図、第４と第５図は
本発明の他の実施例を示す図、第６図は第５図に示され
た実施例の線Ａ−Ａ　゛に沿った断面図である。 ＦＩＧ、２ Ｆ／に、　Ｊ Ｆｌ猷５ ＦＩ６．４ ＦＩ６．６ ＾−Ａ。

Claims (5)

    【特許請求の範囲】
  1. （１）半導体集積回路チップと、 前記チップがマウントされ、複数のフィンガー及びパド
    ル支持アームを有するリードフレームと、外部マウンテ
    ィングフレームと、 チップと前記フィンガーとを電気的に接続する接続導体
    とからなり、 パドルはパドル支持アームによって外部マウンティング
    フレームに連結される半導体集積回路パッケージにおい
    て、 前記パドル支持アームは変型吸収部材を有することと、
    前記パドルは前記外部マウンティングフレームとフィン
    ガーに対して、押し下げられた位置にあることを特徴と
    する半導体集積回路のパッケージ。
  2. （２）前記変型吸収部材はＴ字型バーを含むことを特徴
    とする特許請求の範囲第１項記載の半導体集積回路のパ
    ッケージ。
  3. （３）前記変型吸収部材はＳ字型屈曲部材を含むことを
    特徴とする特許請求の範囲第１項記載の半導体集積回路
    のパッケージ。
  4. （４）前記変型吸収部材は環状部材を含むことを特徴と
    する特許請求の範囲第１項記載の半導体集積回路のパッ
    ケージ。
  5. （５）前記変型吸収部材はしわ状部材を含むことを特徴
    とする特許請求の範囲第１項記載の半導体集積回路のパ
    ッケージ。
JP62294287A 1986-11-24 1987-11-24 半導体集積回路のリードフレーム Expired - Lifetime JPH0736433B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US934062 1986-11-24
US06/934,062 US4803540A (en) 1986-11-24 1986-11-24 Semiconductor integrated circuit packages

Publications (2)

Publication Number Publication Date
JPS63232359A true JPS63232359A (ja) 1988-09-28
JPH0736433B2 JPH0736433B2 (ja) 1995-04-19

Family

ID=25464905

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62294287A Expired - Lifetime JPH0736433B2 (ja) 1986-11-24 1987-11-24 半導体集積回路のリードフレーム

Country Status (4)

Country Link
US (1) US4803540A (ja)
EP (1) EP0269336A3 (ja)
JP (1) JPH0736433B2 (ja)
CA (1) CA1277436C (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4987475A (en) * 1988-02-29 1991-01-22 Digital Equipment Corporation Alignment of leads for ceramic integrated circuit packages
JP2522524B2 (ja) * 1988-08-06 1996-08-07 株式会社東芝 半導体装置の製造方法
US5233220A (en) * 1989-06-30 1993-08-03 Texas Instruments Incorporated Balanced capacitance lead frame for integrated circuits and integrated circuit device with separate conductive layer
US5432127A (en) * 1989-06-30 1995-07-11 Texas Instruments Incorporated Method for making a balanced capacitance lead frame for integrated circuits having a power bus and dummy leads
US5289032A (en) * 1991-08-16 1994-02-22 Motorola, Inc. Tape automated bonding(tab)semiconductor device and method for making the same
NL195026C (nl) * 1992-04-22 2003-06-18 Yamaha Corporation Werkwijze voor het bewerken van een raam van elektrische geleiders voor een halfgeleiderelement.
US5541447A (en) * 1992-04-22 1996-07-30 Yamaha Corporation Lead frame
US5355018A (en) * 1992-06-26 1994-10-11 Fierkens Richard H J Stress-free semiconductor leadframe
US5477611A (en) * 1993-09-20 1995-12-26 Tessera, Inc. Method of forming interface between die and chip carrier
US5578871A (en) * 1994-10-18 1996-11-26 Fierkens; Richard H. J. Integrated circuit package and method of making the same
SE9403575L (sv) 1994-10-19 1996-04-20 Ericsson Telefon Ab L M Benram för kapslad optokomponent
US5545921A (en) * 1994-11-04 1996-08-13 International Business Machines, Corporation Personalized area leadframe coining or half etching for reduced mechanical stress at device edge
JP3426804B2 (ja) * 1995-09-20 2003-07-14 三菱電機株式会社 半導体装置用リードフレームおよび半導体装置
US6072230A (en) * 1997-09-09 2000-06-06 Texas Instruments Incorporated Exposed leadframe for semiconductor packages and bend forming method of fabrication
US6303985B1 (en) * 1998-11-12 2001-10-16 Micron Technology, Inc. Semiconductor lead frame and package with stiffened mounting paddle
TW428295B (en) * 1999-02-24 2001-04-01 Matsushita Electronics Corp Resin-sealing semiconductor device, the manufacturing method and the lead frame thereof
JP2001024132A (ja) * 1999-06-30 2001-01-26 Texas Instr Inc <Ti> 半導体デバイス用変形吸収形リードフレーム
JP3696820B2 (ja) * 2001-10-10 2005-09-21 新光電気工業株式会社 リードフレーム及びその製造方法
US7064420B2 (en) * 2002-09-30 2006-06-20 St Assembly Test Services Ltd. Integrated circuit leadframe with ground plane
WO2007018473A1 (en) * 2005-08-05 2007-02-15 Infineon Technologies Ag Leadframe and semiconductor package
US8089166B2 (en) * 2006-12-30 2012-01-03 Stats Chippac Ltd. Integrated circuit package with top pad
US8810023B2 (en) * 2012-07-06 2014-08-19 Texas Instruments Incorporated Cantilever packages for sensor MEMS (micro-electro-mechanical system)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53105175A (en) * 1977-02-25 1978-09-13 Hitachi Ltd Lead frame for resin sealing semiconductor device
JPS54136179A (en) * 1978-04-13 1979-10-23 Nec Corp Semiconductor device
JPS5648163A (en) * 1979-09-28 1981-05-01 Hitachi Ltd Lead frame
JPS57118658A (en) * 1981-12-07 1982-07-23 Hitachi Ltd Lead frame

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5212573A (en) * 1975-07-21 1977-01-31 Hitachi Ltd Reed frame
JPS5521128A (en) * 1978-08-02 1980-02-15 Hitachi Ltd Lead frame used for semiconductor device and its assembling
US4289922A (en) * 1979-09-04 1981-09-15 Plessey Incorporated Integrated circuit package and lead frame
JPS5766655A (en) * 1980-10-09 1982-04-22 Mitsubishi Electric Corp Lead frame for semiconductor device
FR2495836A1 (fr) * 1980-12-05 1982-06-11 Cii Honeywell Bull Machine automatique de cambrage des pattes de connexion de plaquettes de circuits integres
US4477827A (en) * 1981-02-02 1984-10-16 Northern Telecom Limited Lead frame for leaded semiconductor chip carriers
DD240984A1 (de) * 1985-09-16 1986-11-19 Erfurt Mikroelektronik Traegerstreifenanordnung fuer halbleiterbauelemente

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53105175A (en) * 1977-02-25 1978-09-13 Hitachi Ltd Lead frame for resin sealing semiconductor device
JPS54136179A (en) * 1978-04-13 1979-10-23 Nec Corp Semiconductor device
JPS5648163A (en) * 1979-09-28 1981-05-01 Hitachi Ltd Lead frame
JPS57118658A (en) * 1981-12-07 1982-07-23 Hitachi Ltd Lead frame

Also Published As

Publication number Publication date
US4803540A (en) 1989-02-07
CA1277436C (en) 1990-12-04
EP0269336A2 (en) 1988-06-01
JPH0736433B2 (ja) 1995-04-19
EP0269336A3 (en) 1989-12-13

Similar Documents

Publication Publication Date Title
JPS63232359A (ja) 半導体集積回路のパッケージ
US5889318A (en) Lead frame including angle iron tie bar and method of making the same
US5834691A (en) Lead frame, its use in the fabrication of resin-encapsulated semiconductor device
US5327008A (en) Semiconductor device having universal low-stress die support and method for making the same
US8637976B2 (en) Semiconductor device with lead terminals having portions thereof extending obliquely
US4987473A (en) Leadframe system with multi-tier leads
US4400714A (en) Lead frame for semiconductor chip
US5286999A (en) Folded bus bar leadframe
WO2000068993A1 (en) Semiconductor devices with improved lead frame structures
US6087586A (en) Chip scale package
JPS6215844A (ja) 半導体リ−ドフレ−ム
US20030062615A1 (en) Support structure for power element
USRE34269E (en) Semiconductor integrated circuit packages
US5925927A (en) Reinforced thin lead frames and leads
JPH05198722A (ja) 半導体装置
US6093959A (en) Lead frame having supporters and semiconductor package using same
US5986332A (en) Integrated circuit leadframe incorporating overhanging leads
US20050285240A1 (en) Semiconductor device and method of manufacturing the same
JP3305981B2 (ja) 半導体装置
JPH10200036A (ja) 集積回路用超ファインピッチリードフレーム
JPS63283053A (ja) 半導体装置のリ−ドフレ−ム
JP2518247Y2 (ja) リードフレーム
JPS62235763A (ja) 半導体装置用リ−ドフレ−ム
JPH01286343A (ja) 樹脂封止型半導体装置
KR200156135Y1 (ko) 반도체 패키지

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080419

Year of fee payment: 13