JPS63229857A - 静電破壊保護回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明はＭＯ８構造の半導体集積回路に関し、特に入力
回路あるいは出力回路の静電破壊保護回路に関するもの
である。

（ロ）従来の技術 ＭＯＳ型の半導体集積回路装置では、入力端子（出力端
子）に静電気などの過電圧が印加されることにより内部
回路が破壊されやすく、致命的な不具合となっていた。

そのためこの入力端子（出力端子）と内部回路との間に
静電破壊保護回路を設けることが行なわれている。

この静電破壊保護回路としては特開昭５９−２３１８４
７号公報が詳しく述べられている。

つまり第３図に示す如く、入力パッド（３）と内部回路
ＩＣ（７）との間に直列に挿入された抵抗（４）と、こ
の内部回路ＩＣ（７）側に並列に挿入されたＭＯ８電界
効果トランジスタ（１）とにより構成され、前記ＭＯ８
電界効果トランジスタ（１）は前記抵抗体（４）の下側
に形成される寄生ＭＯ８電界効果トランジスタ（１）で
成っている。また前記抵抗体（４）がその寄生ＭＯ３電
界効果トランジスタ（１）のゲート電極り５）を兼ねて
いた。

（ハ）発明が解決しようとする問題点 前述の如き静電破壊保護回路は寄生ＭＯ３電界効果トラ
ンジスタ（１）が内部回路ＩＣ（Ｚ）側に並列に接続さ
れているため、入力バッド（３）に過電圧が印加される
と寄生ＭＯ３電界効果トランジスタ（１）のドレイン（
２）と内部回路ＩＣ（７）（例えば第３図ではＭＯＳト
ランジスタ（１１）のドレイン）とに同時に過電圧が印
加されるため、寄生ＭＯ３ｔＯ３電界効果トランジスタ
のチャンネルが形成きれてチＡ・−ジが寄生ＭＯ８電界
効果トランジスタ（１）を介してぬける前に内部回路Ｉ
Ｃ（７）が破壊される事がある問題点を有していた。

（ニ）問題点を解決するための手段 本発明は上述の問題点に鑑みてなされ、パッド（３）と
電源あるいは接地間に接続されたＭＯＳトランジスタ（
１）から成る静電破壊保護回路に於いて、前記ＭＯ８Ｉ
−ランジスタ（１）のドレイン（２）と前記パッド（３
）間にポリシリコンより成る抵抗体（４）を設け、前記
ＭＯＳトランジスタ（１）のゲート（５）を前記パッド
（３）に接続することで解決するものである。

（ホ）作用 前述した如くＭｏＳトランジスタ（１）のドレイン（２
）と前記パッド（３）間にポリシリコンより成る抵抗体
（４）を設け、前記ＭＯＳトランジスタ（１）のゲート
（５）を前記パッド（３）に接続すると、過電圧がパッ
ド（３）に印加された時に先ず前記ＭｏＳトランジスタ
（１）のゲート（５）に過１！圧が印加され、その結果
チャンネルが形成された後で内部回路ＩＣ（Ｚ）に過電
圧が印加されるので、この内部回路＜Ｚ）の素子を破壊
する前に前記ＭＯＳトランジスタ（１）のチャンネルを
介してチャージを良好に放出できる。

（へ）実施例 以下に本発明の一実施例を第１図および第２図を参照し
ながら説明する。

先ず第２図に示すように、Ｎチャンネル型のＭｏＳトラ
ンジスタ（１）があり、このＭＯＳトランジスタ（↓）
のドレイン（２）と前記パッド（３）間にポリシリコン
より成る抵抗体（４）がある。また前記ＭＯＳトランジ
スタ（↓）のゲート（５）を前記パッド（３）に接続し
、前記ＭＯＳトランジスタ（１）のソースクロ）は接地
されている。更には前記ＭＯＳトランジスタ（１）のド
レイン（２）は内部回路ＩＣ（７）と接続されている。

本発明の特徴とする点は前記ＭＯ８）ランジスタ（１）
と抵抗体（４）にあり、前記ＭＯＳトランジスタ（１）
のドレイン（２）と前記パッド（３）間にポリシリコン
より成る抵抗体（４）を設け、前記ＭＯＳトランジスタ
（１）のゲート（５）を前記パッド（３）に接続する構
成に特徴を有する。

上述の構成にすると、過電圧がパッド（３）に印加され
た時に、先ず前記ＭＯＳトランジスタ（Ｌ）のゲート（
５）に過電圧が印加され、その結果チャンネルが形成さ
れた後で内部回路ＩＣ（Ｚ）に過電圧が印加される。こ
れは抵抗体（４）が、前記ＭＯＳトランジスタ（↓）の
チャンネルを形成する時間よりも前記内部回路（７）の
破壊時間の方を遅らせる機能を有するためである。

従って前記ＭＯＳトランジスタ（１）のチャンネルが早
く形成され、この内部回路（７）の素子を破壊する前に
前記ＭＯＳトランジスタ（１）のチャンネルを介してチ
ャージを放出できるため、前記パッド（３）に印加され
た過電圧を良好に下げる事ができ内部回路（Ｚ）の破壊
を防止できる。

ここで前記ＭＯＳトランジスタ（１）と内部回路（Ｚ）
の間にあるダイオードは寄生ダイオードである。

次に第１図を参照しながら本願の静電破壊保護回路の半
導体装置への応用例を説明する。

第１図は本発明の静電破壊保護回路と内部回路の一部の
部分のみを示してあり、他の内部回路等は省略している
。

例えばＮ型の半導体基板があり、この半導体基板内に一
点鎖線で示したＰ型のウェル領域（８）が例えば熱拡散
法やイオン注入法等で形成されており、このウェル（８
）の外側は例えばＬＯＧＯ５により分離されまたポリシ
リコンより成る抵抗体（４）とパッド（３）が形成され
ている。

次に前記ウェル領域（８）内に図面上では省略しである
かに型のソースおよびドレイン領域が形成されている。

またゲート電極（９）　、　（１０）はポリシリコンよ
り成り、ゲート電極（１３）はアルミニウムより成り全
体としては方形状に形成され、内側の領域を少なくとも
１つ方形状に抜いた中抜き形状としである。内部回路の
一部であるＭＯＳトランＳシスク（１１）の第２のゲー
トＭ、極（１０）は中抜き形状を５箇所有しており、前
記中抜き領域の下側には左側よりドレイン領域、ソース
領域、・・・の順に形成されている。

また前記ＭＯＳトランジスタ（↓）の第１のゲート電極
（１３）の大半を２木の櫛歯形状のソース電極（６）で
囲み、残った領域より１本の櫛歯形状のドレイン電極（
２）がドレイン領域上に形成している。更には前記ソー
ス電極（６）は前記内部回路の一部であるＭｏＳトラン
ジスタ（旦）の第２のゲート電ｉｔ＆　（１０）の外側
の大半を囲み２本の櫛歯形状でソース領域上に延在され
ており、前記ドレイン電極（２）は前記ＭＯＳトランジ
スタ（１１）の第２のゲート電極（１０）の外側の残っ
た領域より３木の櫛歯形状でドレイン領域上に延在され
ている。

更には前記Ｍｏ８Ｉ−ランジスタ（１）のゲート電極（
１３）の下にはＬＯＧＯ８領域（９）が形成されており
、〜数１０Ｖ程度のジャンクション破壊が起こらないＮ
、下では、チャンネルを形成しないようになっている。

つまりＬＯＧＯ８領域（９）によって〜数１０Ｖ程度の
耐圧を確保できる。そしてこの第３のゲート電極（１２
）と前記ドレイン電極（２）は端部でコンタクト孔を介
して、前記ポリシリコンより成る抵抗体（４）とオーミ
ックコンタクトしてあり、また前記第３のゲート電極（
１２）の端部、すなわち前記ポリシリコンより成る抵抗
体（４）とオーミックコンタクトするコンタクト孔の近
傍よりパッド（１３）に伸びて、パッド（３）と第１の
ゲート電極（９）とは直接接続きれている。

前述した如くソース電極（６）はＭｏＳトランジスタ（
１）　、　（１１）のソース電極として共通に使用され
であるのでパターン面積を小さくでき、またパッド（３
）から直ちにポリシリコン抵抗体（４）を介さず第１の
ゲート電極（１３）と接続されているので、パッド（３
）に過電圧が印加されてもポリシリコン抵抗体（４）を
介してドレイン電極（２）により接続されている内部回
路（７）の破壊が生じる前に第１のゲート電極（１３）
がチャンネルを形成するため、良好にチャージを放出す
ることができる。

ここではＮチヘ・ンネル型のＭｏ８）−ランジスタ（↓
）を使って説明したが、もちろんＰｆ〜ンネル型のＭＯ
Ｓトランジスタでも可能である。

（ト）発明の効果 以上の説明からも明らかな如く、前記ＭＯＳトランジス
タ（↓）のチャンネルを早く形成し、前記内部回路（ｚ
）の素子を破壊する前に前記ＭＯＳトランジスタ（１）
のチャンネルを介してチャージを放出できるため、パッ
ド（３）に印加される過電圧による素子の破壊を防止で
きる。

【図面の簡単な説明】

第１図は本発明の静電破壊保護回路を使った半導体装置
の平面図、第２図は本発明の静電破壊保護回路図、第３
図は従来の静電破壊保護回路図である。 （１）はＭＯＳトランジスタ、　（２）はドレイン、（
３）はパッド、　　（４）は抵抗体、　（５）はゲート
、（６）はソース、（Ｚ）は内部回路、（８）はウェル
領域、　（９）Ｌｌ：ＬＯＣＯ８領域、（１０）ハ第２
（７）ケート電極、（１１）は内部回餡内のＭｏＳトラ
ンジスタ、（１２）は第３のゲート電極、（１３）は第
１のゲート電極である。

Claims (1)

【特許請求の範囲】
1. （１）パッドと電源あるいは接地間に接続されたＭＯＳ
   トランジスタから成る静電破壊保護回路に於いて、前記
   ＭＯＳトランジスタのドレインと前記パッド間にポリシ
   リコンより成る抵抗体を設け、前記ＭＯＳトランジスタ
   のゲートを前記パッドに接続したことを特徴とした静電
   破壊保護回路。