JPS63229487A - 画像スクロ−ル装置 - Google Patents

画像スクロ−ル装置

Info

Publication number
JPS63229487A
JPS63229487A JP62062921A JP6292187A JPS63229487A JP S63229487 A JPS63229487 A JP S63229487A JP 62062921 A JP62062921 A JP 62062921A JP 6292187 A JP6292187 A JP 6292187A JP S63229487 A JPS63229487 A JP S63229487A
Authority
JP
Japan
Prior art keywords
address
counter
mod
data
image
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62062921A
Other languages
English (en)
Inventor
俊也 高橋
竹口 順康
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP62062921A priority Critical patent/JPS63229487A/ja
Publication of JPS63229487A publication Critical patent/JPS63229487A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はディスプレイ装置等に表示される画像を、上下
、左右、斜め方向にスクロールさせかつ任意の行または
列を書き換えられる画像スクロール装置に関するもので
ある。
従来の技術 近年、ディスプレイ装置等にグラフを描画したり、表示
する文字を縮小、拡大したりするCRTコントローラが
種々開発されている。これらのCRTコントローラの1
つの機能として、画像を上下、左右方向に動かすスクロ
ール機能および任意の行または列を書き喚える機能を備
えているものがある。
以下、図面を参照しながら、上述した従来の画像スクロ
ール装置の一例について説明する。
第5図は従来の画像スクロール装置の一例を示ずブロッ
ク図、第6図はそのスクロール装置の動作を示す図であ
る。第5図において、50は画像データを格納しておく
ためのメイン1メモリ、5、52は表示する画像データ
の1行を単位として一時的に格納する行バッファ、53
は50のメイン、メモリのアドレスを生成するアドレス
生成部、54は5、52の行バッファの動作を制御する
行バツフア制御部、55は行バッファのどのデータを表
示するかを制御する表示制御部である。
以上のように構成されたスクロール装置について、第6
図を参照しながら、以下その動作について説明する。
第6図囚は、画像をスクロールさせた時のディスプレイ
上の表示の移り変わりを示した図、第6図りは囚のそれ
ぞれの状態に対応する行バッファ5、52の内容を示す
図、第6図Cは、メイン。
メモリ50内のデータを示す図である。今、メイン、メ
モリ50のM−M+2番地には第6図0に示すようなデ
ータが格納されているものとする。
第6図囚のスクロール前の図のような通常の画面表示の
場合、まず行バッファ1にM番地の内容がロードされ、
次のステップで、それが表示4A置に送られ表示される
。と同時に、M+1番地の内容がM+1番地にロードさ
れ、M番地の表示が終了した時点で、M+1番地の表示
に移る。このように、行バッファ1,2は、どちらかが
メイン、メモリから内容をロードし、同時にもう一方が
、以前にロードした内容を表示するという動作を行う。
1行のうちmラスタ上方にスクロールする時には、まず
M番地の内容が行バッファ1にロードされた後、次のス
テップで、その1行のデータのうちmラスタ未満のデー
タを表示する。M+1番地の内容はスクロール前と同じ
ように表示される。スクロールによって新しく表示され
るべきM+2番地の内容は、M+1番地の内容が表示さ
れている時に、行バッファ1にロードされ、次のステッ
プでmラス7分のデータが表示される。この動作を繰り
返すことにより、画面上の表示はmラスタずつ上方にス
クロールすることとなる。また、ある行を書き換えるに
は、アドレス生成部で、書き換えるべき行のアドレスを
発生させ、メイン、メモリのデータを書き換えることに
よって行う (たとえば、[日経エレクトロニクスJ1
984.6゜4号121〜137ページ)。
発明が解決しようとする問題点 しかしながら、上記のような構成では、メイン。
メモリの他に、画像1行分のデータを格納しておく行バ
ッファ、が2つ必要で、かつ表示側jn部1行バフファ
制御部などが複雑な回路となり、全体に大きなハードウ
ェアとなる。また、ある行の内容を書き換える時、行バ
ッファに格納されてしまっている内容は、書き喚えるこ
とができないという問題点を有する。
本発明は上記問題点にNみ、簡易なハードウェア構成で
、水平、垂直、斜め方向に画像をスクロールさせること
ができ、かつ任意の行または列を書き換えることができ
る装置を提供するものである。
問題点を解決するための手段 上記問題点を解決するために本発明の画像スクロール装
置は、画像を表示するためのデータを格納するメイン、
メモリと、画像を仮想空間に配置した際の画像データの
アドレス(以下、これを論理アドレスと呼ぶ)から、そ
のアドレスと1対lに対応する実際のメイン、メモリの
アドレス(以下、これを物理アドレスと呼ぶ)を生成す
るアドレス変換器と、論理アドレスの水平方向のアドレ
スを生成するMODn進カウンタと、その垂直方向のア
ドレスを生成するMODm進カウンタと、前記MODn
進カウンタおよびMODm進カウンタに、初期値を与え
、かつそれらのカウンタを読み出し用または書き込み用
に切り換える制御信号を発生する制j11回路とを備え
たものである。
作用 本発明は上記した構成によって、画像を垂直。
水平、斜め方向にスクロールさせ、かつ任意の行または
列を書き換えることができることとなる。
実施例 以下本発明の一実施例の画像スクロール装置について、
図面を参照しながら説明する。
第1図は本発明の第1の実施例における画像スクロール
装置のブロック図である。第1図において、1はメイン
、メモリ、2はアドレス変換器、3はMODn進カウン
タ、4はMODm進カウンタ、5は制御回路である。第
2図は、スクロールおよび書き込みの動作を説明する図
で、第2図囚はスクロール前とスクロール後と書き込み
後の表示画面、第2図0はメイン、メモリlに書き込み
前に格納されているデータを示す。
第1図のように構成された画像スクロール装置について
、その動作を第2図を用いて説明する。
今、第2図0に示すように、メイン、メモリ1の(t、
  j)番地にはa’、  (i、j+1)番地には“
b″など以下、(++2.j+3)番地まで図のような
データが格納されているとする。
これらのデータを表示するため、制御回路5は、MOD
n進カウンタ3.MODm進カウンタ4とも読み出し用
の動作をするように制御信号を出しているとする。MO
Dn進カウンタ3は、水平方向の論理アドレスを発生す
る。ここでnは水平方向に表示すべきデータの数を表す
。今、例として、第2図りのようなデータを考え、この
データのみを表示装置に表示させるとすれば、n=4と
なる。
同様にMODm進カウンタ4は、垂直方向の論理アドレ
スを発生し、mは垂直方向に表示すべきデータの数を表
すので、この例ではm=3となる。
スクロールする前はMOD4進カウンタ3は、j”、 
 j’  +l、・・・・・・jo +3とカウントし
ており、一方、MOD3進カウンタ4はi゛、ビ +1
、i’  +2とカウントしている。アドレス変換器2
では、これらのカウンタの値をメイン、メモリ1の実際
にデータが格納されているアドレスに変換し、アドレス
を出力するので、メモリからはそのアドレスに対応した
データが出力され、表示装置に送られて表示される。ス
クロールする時には、スクロール後の水平、垂直方向の
スタート。
アドレスが、MODm進カウンタ3.MODn進カウン
タ4に制御回路1よりロードされる。ここでは、たとえ
ば、それぞれにj’  +l、i’  +1なるデータ
がロードされたとすると、MOD4進カウンタはj’ 
 +、3” +2. 3’  +3.  j’ 。
とカウントし、MOD3進カウンタは1° +1゜ビ 
+2.i’、 とカウントする。したがって表示1には
第2図囚のスクロール後の図のように(i+、j+1)
のデータから始まり、(i。
j)のデータで終わるような画像が表示され、画像は斜
め方向にスクロールしたこととなる。
一方、ある行を書き換える際には、MODmilカウン
タに書き換える行のアドレス(第2図の例ではi+1番
地)を制御回路1よりロードする。
次に制御回路1は制御n信号によりMODm進カウンタ
はカウントせず、MODn進カウンタのみカウントさせ
、メイン、メモリ1にデータを書き込む。その後、水平
、垂直方向のスタートアドレスを、それぞれのカウンタ
にロードし直し、読み出し用にカウンタを切り換える。
こうすることにより、同一のカウンタを用いて、画像の
スクロールと、任意の行または列の書き込みを実現する
ことができる。
第3図は、本発明の第2の実施例を示す図である。同図
において1〜5は第1図と同様の物で、6.7は書き込
み用のそれぞれMODm進カウンタおよびMODn進カ
ウンタである。第1図で、カウンタを共用していたもの
を、読み出し用と書き込み用に分けた構成としたもので
ある。こうすることにより、カウンタを切換える必要が
なくなり、制御回路が簡単になり、かつ高速動作が可能
になる。
第4図は、本発明の第3の実施例を示す図である。同図
において、1はメイン、メモリ、2は論理アドレスを物
理アドレスに変換するアドレス変換器で、21の水平ア
ドレス用のROM、22の垂直アドレス用のROMから
成る。3はMOD4進カウンタで、ロード信号入力端子
3、クロック入力端子32.同期式カウンタ33.クリ
ア入力端子34を備えている。4はMOD3進カウンタ
で、ロード信号入力端子4、クロック入力端子42.同
期式カウンタ43.クリア入力端子44を備えている。
5は制御回路で、CPUにより構成され、5、52のク
ロック制御信号出力端子、53.54の水平、垂直スタ
ートアドレス出力端子、55のメイン、メモリのR/W
切換信号出力端子を備えている。
上記のように構成された画像スクロール21について、
以下その動作を第4図を用いて説明する。
まず、制御回路lにより、メイン、メモリは読み出しに
切り換えられ、3.4のカウンタのクロック入力端子3
2.42には読み出し用のクロックが加えられているも
のとする。MOD4進およびMOD3進カウンタにはそ
れぞれ水平、垂直方向のスタートアドレスが、ロード信
号の入力によりロードされる。スクロール前の、これら
のカウンタの値はそれぞれ物理アドレスj、iに対応す
る論理アドレスjl、i゛ となっている、MODx進
カウンタは、ここでは同期式カウンタ33または43と
、x−1の値をデコードしクリア入力端子34または4
4に入力を加えることによって得ている。MOD4進カ
ウンタ3では、32に加えられる、クロック入力により
カウントする。このクロックは画面の水平方向の表示1
回に対し、4回カウントしうるようなものである。すな
わら、表示装置上では1行にメイン、メモリ5の(x+
y)+(x、j+1)、  (x、j+2)、  (x
、j+3>。
(ここでi<x< i +2)番地の内容が表示される
。同様にMOD3進カウンタ4では42に加えられるク
ロック入力でカウントされるが、そのクロックは全画面
の垂直方向の表示1回に対し、3回カウントし得るよう
なりロックでかつ、水平方向の表示1回に対し、1回カ
ウントするように定められているものとする。これらの
カウンタの出力は論理アドレスであるので、それを実際
のメイン、メモリ1のアドレスにアドレス変換器で変換
し、そのアドレスのデータを表示装置に出力し、表示す
る。したがって、スクロール前には、表示装置上には1
行目に(i、  j)・・・・・・(i、 j  +3
)のデータが並び、2行目に(i+、j)・・・・・・
(i+、  j+3)というように(i+ 2.3  
+3 )までのデータが表示される。スクロール時には
、圭ずスクロール後の画面の最初に表示されるデータの
論理アドレス(i’  +、j’  +1)をそれぞれ
水平、垂直のポインタ、レジスタに書き込む。
MOD4進カウンタでは、j’  +l、j’  +’
l。
j’  +3.j’  とカウントし、MOD3進カウ
ンタではi’  +、t+  +2.i’  とカウン
トするので、結局、画面上には(i’  +、  j’
  +1>・・・・・・(i”、jo)の順で表示され
ることとなる。
また、ある行を書き込む際には、CPU5がメイン、メ
モリ1を書き込み状態とし、かつ書き込む行の論理アド
レスをアドレス出力端子53より出力し、カウンタ33
にロードする。またCPUは、クロック制御端子5、5
2を用いて、カウンタ43にはクロックを供給し、カウ
ンタ33にはクロックが停止するようにする。こうする
と、行方向のカウンタは進まず、列方向のカウンタのみ
進むので、クロックの与え方により一行すべて、あるい
は一部にデータが書き込まれることとなる。
その後、CPUはメイン、メモリを読み出しに切り換え
、カウンタ33.43に水平、垂直スタートアドレスを
ロードし直して、書き込みの動作を終了する。列を書き
換える場合も、クロックを供給するカウンタを変えるだ
けで、同様にできる。
また、両方のカウンタに、同時に書き込みのクロックを
供給すれば、斜め方向にも書き込むことができる。
なお、上の実施例では、MODn進、MODm進カウン
クに、スタートアドレスをロードするようになっている
が、アドレス変換器を構成し直すか、あるいはアドレス
変換器がROMで構成されている場合にはROMを書き
換えるだけで、スタートアドレスではなくエンドアドレ
スなど、任意のアドレスを用いることができる。
また、第4図の例ではアドレス変換器をROMとしてい
るが、メイン、メモリのアドレスが1次元でしか指定で
きない場合などは、加算器を用いて水平、垂直アドレス
を1つにまとめる、あるいはアドレスが少ない場合には
ROMを1つにする等、アドレス変換器のみを変えるこ
とによって、どのような形態のメモリにも対応できる。
さらに、第4図の例では、1行を単位としてスクロール
または占き込みを行っているが、メイン。
メモリのデータ量を増加させることによって、文字単位
、ドツト単位のスクロールや書き込みも可能となる。
発明の効果 以上のように本発明は、画像を表示するためのデータを
格納するメイン、メモリと、論理アドレスから物理アド
レスを生成するアドレス変換器と、論理アドレスの水平
方向のアドレスを生成するMODn進カウンタと、その
垂直方向のアドレスを生成するMODm進カウンタと、
前記カウンタの読み出しと書き込みを切り喚える制i1
1回路という構成によって、水平、垂直、斜め方向のス
クロールができ、かつ、任意の行あるいは列を書き換え
るという機能を、同じ回路で実現することが可能になる
【図面の簡単な説明】
第1図は本発明の第1の一実施例を示すブロック図、第
2図は第1図の装置の動作を説明するためのメイン、メ
モリの内容と表示画面を示す説明図、第3図は本発明の
第2の一実施例を示すブロック図、第4図は本発明の第
3の一実施例を示すプロ、り図、第5図は従来の画像ス
クロール装置のブロック図、第6図は従来の装置の動作
の説明図である。 1・・・・・・メイン、メモリ、2・・・・・・アドレ
ス変換器、3・・・・・・MODn進カウンタ、4・・
・・・・MODm進カウンタ、5・・・・・・制御回路
。 代理人の氏名 弁理士 中尾敏男 はか1名第1図 第2図 い) 第3図 m4図 、54−−−4ゴバッファ昂11伺名も第5図    
  55−表示側!q也)第6図 第6図 (β)

Claims (2)

    【特許請求の範囲】
  1. (1)画像を表示するためのデータを格納するメイン、
    メモリと、画像データの表示画面上の位置を示すアドレ
    スから、そのアドレスと1対1に対応する実際のメイン
    、メモリのアドレスを生成するアドレス変換器と、画像
    データの表示画面上の水平方向のアドレスを生成するM
    ODn進カウンタと、その垂直方向のアドレスを生成す
    るMODm進カウンタと、前記MODn進カウンタおよ
    びMODm進カウンタに、初期値を与えかつ、それらの
    カウンタを読み出し用または書き込み用に切り換える制
    御信号を発生する制御回路とを備えたことを特徴とする
    画像スクロール装置。
  2. (2)読み出し用のMODn進カウンタおよびMODm
    進カウンタと、書き込み用のMODn進カウンタおよび
    MODm進カウンタの少なくともどちらか一方とを、分
    けて備えたことを特徴とする特許請求の範囲第(1)項
    記載の画像スクロール装置。
JP62062921A 1987-03-18 1987-03-18 画像スクロ−ル装置 Pending JPS63229487A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62062921A JPS63229487A (ja) 1987-03-18 1987-03-18 画像スクロ−ル装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62062921A JPS63229487A (ja) 1987-03-18 1987-03-18 画像スクロ−ル装置

Publications (1)

Publication Number Publication Date
JPS63229487A true JPS63229487A (ja) 1988-09-26

Family

ID=13214208

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62062921A Pending JPS63229487A (ja) 1987-03-18 1987-03-18 画像スクロ−ル装置

Country Status (1)

Country Link
JP (1) JPS63229487A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61246790A (ja) * 1985-04-25 1986-11-04 三菱電機株式会社 フレ−ム・メモリのアドレス制御方式
JPS6231889A (ja) * 1985-08-01 1987-02-10 パイオニア株式会社 画像表示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61246790A (ja) * 1985-04-25 1986-11-04 三菱電機株式会社 フレ−ム・メモリのアドレス制御方式
JPS6231889A (ja) * 1985-08-01 1987-02-10 パイオニア株式会社 画像表示装置

Similar Documents

Publication Publication Date Title
EP0492939B1 (en) Method and apparatus for arranging access of VRAM to provide accelerated writing of vertical lines to an output display
JPH06138856A (ja) 出力ディスプレイ・システム
JPH10505935A (ja) 改善されたメモリアーキテクチャ、及びこれを利用するデバイス、システム及び方法
EP0216886B1 (en) Video display apparatus
JPS63229487A (ja) 画像スクロ−ル装置
JPS6332392B2 (ja)
JP2574871B2 (ja) 表示装置
JPS63250689A (ja) ラスタ走査表示システム
JPS61219082A (ja) 表示制御装置
JPS63251864A (ja) 表示装置
JPS60101590A (ja) 表示装置
JPH0752621Y2 (ja) 波形表示装置
JPS62150384A (ja) 画像スクロ−ル装置
JP3303923B2 (ja) 画像表示制御装置及び画像表示制御方法
JPS644187B2 (ja)
JPS61279888A (ja) 文字発生装置
JP3124166B2 (ja) Vramの表示アドレス演算回路
JPS6113288A (ja) 画像フレ−ム・メモリのアクセス制御回路
JPS58143384A (ja) Crtデイスプレイ装置におけるデ−タのリ−ド/ライト方式
JPH01126687A (ja) 表示メモリ制御回路
JPS5870276A (ja) ビデオメモリの書込み,読出し方法
JPS61140992A (ja) 表示制御方式
JPS60129786A (ja) 画像メモリ装置
JPS63113598A (ja) 文字デ−タの拡大表示方式
JPS62243043A (ja) メモリ駆動回路