JPS63225288A - 文字表示装置 - Google Patents
文字表示装置Info
- Publication number
- JPS63225288A JPS63225288A JP62059075A JP5907587A JPS63225288A JP S63225288 A JPS63225288 A JP S63225288A JP 62059075 A JP62059075 A JP 62059075A JP 5907587 A JP5907587 A JP 5907587A JP S63225288 A JPS63225288 A JP S63225288A
- Authority
- JP
- Japan
- Prior art keywords
- character
- display
- address
- signal
- frm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 102100029968 Calreticulin Human genes 0.000 description 22
- 238000009125 cardiac resynchronization therapy Methods 0.000 description 18
- 238000000034 method Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 6
- 101100326671 Homo sapiens CALR gene Proteins 0.000 description 4
- 239000013256 coordination polymer Substances 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 108010038083 amyloid fibril protein AS-SAM Proteins 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/22—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of characters or indicia using display control signals derived from coded signals representing the characters or indicia, e.g. with a character-code memory
- G09G5/222—Control of the character-code memory
- G09G5/225—Control of the character-code memory comprising a loadable character generator
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は文字表示装置に関し、特に高精細なＣＩＩＴ等
に文字を表示するための文字表示装置に関するものであ
る。
に文字を表示するための文字表示装置に関するものであ
る。
（従来の技術）
従来の文字表示装置には、キャラクタ方式又はビットマ
ツプ方式を使用するものがある。
ツプ方式を使用するものがある。
第３図はキャラクタ方式を用いた文字表示装置の構成を
示すブロック図である。同図において、１は装置全体を
制御する中央処理装置（以下ＣＰＵと略す）、２は文字
符号を記憶するリフレッシュメモリ（以下ＲＭと略す）
、３はＣＲＴの表示を制御するＣＲＴコントローラ（以
下（：ＲＴＣと略す）、４は文字符号により文字パター
ンを出力するキャラクタジェネレータ（以下ＣＧと略す
）、５は一文字分の一行の文字パターンを１ビツトずつ
順次送り出すパラレル・シリアル変換回路（以下ＰＳと
略す）、６は文字を表示するＣＲＴであり、７はＣＲＴ
（：３とＰＳ５を動作させる発振回路（以下ＯＳＣと略
す）である。
示すブロック図である。同図において、１は装置全体を
制御する中央処理装置（以下ＣＰＵと略す）、２は文字
符号を記憶するリフレッシュメモリ（以下ＲＭと略す）
、３はＣＲＴの表示を制御するＣＲＴコントローラ（以
下（：ＲＴＣと略す）、４は文字符号により文字パター
ンを出力するキャラクタジェネレータ（以下ＣＧと略す
）、５は一文字分の一行の文字パターンを１ビツトずつ
順次送り出すパラレル・シリアル変換回路（以下ＰＳと
略す）、６は文字を表示するＣＲＴであり、７はＣＲＴ
（：３とＰＳ５を動作させる発振回路（以下ＯＳＣと略
す）である。
次に、第３図に示す従来例の動作を説明する。
ＣＰＩＪ １により１Ｍ２に書き込まれた文字コードは
ＣＩ（Ｔｌ；３により読み出されＣＧ４に送られる。Ｃ
Ｇ４はこの文字コードから文字パターンを出力する。こ
の文字パターンはＰＳ５により１ビツト出力に変換され
、Ｏ５（： ７により１ビツトずつＧＲＴ ６に出力さ
れる。そして、ＣＩＩＴ ６はこのデータを表示画面上
に表示する。表示文字を変更する時にはＣＰＩＪ １が
１Ｍ２をアクセスし文字コードを書き換えればよい。
ＣＩ（Ｔｌ；３により読み出されＣＧ４に送られる。Ｃ
Ｇ４はこの文字コードから文字パターンを出力する。こ
の文字パターンはＰＳ５により１ビツト出力に変換され
、Ｏ５（： ７により１ビツトずつＧＲＴ ６に出力さ
れる。そして、ＣＩＩＴ ６はこのデータを表示画面上
に表示する。表示文字を変更する時にはＣＰＩＪ １が
１Ｍ２をアクセスし文字コードを書き換えればよい。
第４図はビットマツプ方式を用いた文字表示装置の構成
を示すブロック図である。同図において、第３図と同じ
参照番号は同じ構成要素を示す。異なる構成要素として
、８は（：ＲＴ ６の全ビットに対応する容量を持ち、
ＣＧ４の文字パターンを記憶するフレームメモリ（以下
ＦＲＭと略す）である。
を示すブロック図である。同図において、第３図と同じ
参照番号は同じ構成要素を示す。異なる構成要素として
、８は（：ＲＴ ６の全ビットに対応する容量を持ち、
ＣＧ４の文字パターンを記憶するフレームメモリ（以下
ＦＲＭと略す）である。
次に、第４図に示す別の従来例の動作を説明する。
先ず、ＣＰＵ １がＣＧ４をアクセスし、文字パターン
１行分をＦＲＭ ８に書き込む。再び、Ｇｌ’ｌＪ １
が〔；Ｇ４をアクセスし１次の行の文字パターン１行分
をＦＲＭ ８に書き込む。この動作を１文字の行数だけ
くりかえすことにより全１文字パターンをＦＲＭ ８に
転送する。Ｃ１ＩＴＣ３は画面表示用アドレスをＦＲＭ
８に供給する。ＦＲＭ ８より読み出された表示用信号
はＰＳ５により１ビツト出力に変換され、Ｏ５Ｃ７によ
り順次ＣＲＴ ６に出力される。ＣＲＴ ６はこのデー
タを管肉上に表示する。
１行分をＦＲＭ ８に書き込む。再び、Ｇｌ’ｌＪ １
が〔；Ｇ４をアクセスし１次の行の文字パターン１行分
をＦＲＭ ８に書き込む。この動作を１文字の行数だけ
くりかえすことにより全１文字パターンをＦＲＭ ８に
転送する。Ｃ１ＩＴＣ３は画面表示用アドレスをＦＲＭ
８に供給する。ＦＲＭ ８より読み出された表示用信号
はＰＳ５により１ビツト出力に変換され、Ｏ５Ｃ７によ
り順次ＣＲＴ ６に出力される。ＣＲＴ ６はこのデー
タを管肉上に表示する。
（発明が解決しようとする問題点）
しかしながら、上記各構成の文字表示装置では高精細の
ＣＲＴ等に使用するには次のような問題点がある。第３
図のキャラクタ方式を用いたものではＣＲＴ ６が一行
の中の一文字分を表示する時間（すなわち１ドツトの表
示時間をｔ秒とし、−文字の横のドツト数をｎとすれば
ｔｎ秒）以内に、１Ｍ２とＣＧ４そしてＰＳ５が動作し
終らなけわばならない。高精細ＣＲＴではＣＲＴの１ド
ツトの表示時間がきわめて小さい為−文字の表示時間内
に１Ｍ２とＣＧ４そしてＰＳ５を動作させることが困難
であった。
ＣＲＴ等に使用するには次のような問題点がある。第３
図のキャラクタ方式を用いたものではＣＲＴ ６が一行
の中の一文字分を表示する時間（すなわち１ドツトの表
示時間をｔ秒とし、−文字の横のドツト数をｎとすれば
ｔｎ秒）以内に、１Ｍ２とＣＧ４そしてＰＳ５が動作し
終らなけわばならない。高精細ＣＲＴではＣＲＴの１ド
ツトの表示時間がきわめて小さい為−文字の表示時間内
に１Ｍ２とＣＧ４そしてＰＳ５を動作させることが困難
であった。
その−例を挙げれば２０００ドツトｘ ２０００ ドツ
トで５０ｔｌｚのインターレス表示モードのＣＩＩＴが
ある場合、その１ドツトのサイクル時間（Ｌ）はＬ＝Ｉ
／（２０００ｘ２０００ｘ５０／２）−１００ｓｅｃと
なる。
トで５０ｔｌｚのインターレス表示モードのＣＩＩＴが
ある場合、その１ドツトのサイクル時間（Ｌ）はＬ＝Ｉ
／（２０００ｘ２０００ｘ５０／２）−１００ｓｅｃと
なる。
このＣＲＴに２４ドツトｘ２４ドツトの文字を表示しよ
うとすると、文字と文字の間のスペースを含めて１文字
２８ドツトとしてもその表示時間はｎ＝２８よりｔｎ＝
ＩＯＸ ２８＝２８０ ｎ５ｅｃとなる。
うとすると、文字と文字の間のスペースを含めて１文字
２８ドツトとしてもその表示時間はｎ＝２８よりｔｎ＝
ＩＯＸ ２８＝２８０ ｎ５ｅｃとなる。
しかるに、２８０ ｎ５ｅｃ 以内にＲ閘２、ＣＧ４
、ＰＳ５を動作させるのは困難である。
、ＰＳ５を動作させるのは困難である。
第４図のビットマツプ方式を用いたものでは、文字の書
き換えをＣＰＵ １がその文字の文字パターンをＣＧ４
からＦＲＭ ８へ転送することにより実現するためにｃ
ｐｕ ｉの負担が大きく、また第３図のキャラクタ方式
に比べ文字書き換え速度も遅いという欠点があフた。
き換えをＣＰＵ １がその文字の文字パターンをＣＧ４
からＦＲＭ ８へ転送することにより実現するためにｃ
ｐｕ ｉの負担が大きく、また第３図のキャラクタ方式
に比べ文字書き換え速度も遅いという欠点があフた。
その−例を挙げれば、データバス幅１６ビツト、１文字
の構成が２４ｘ２４ドツトの場合、１文字を古き換える
にはまず１文字の第１行目の左１６ビツトをＣＰＵ １
がＣＧ４から読み出し、そのデータをＦＨ８上へ書き込
む。次に、第１行目の右１６ビツトを同様の手順でＦＲ
Ｍ Ｂ上へ書き込む。これを第２４行目までくりかえす
ことにより１文字が画面に表示される。すなわち、１文
字の書き換えにはＣＰ［ＪｌがＣＧ４に４８回、ＦＲＭ
８に４８回、計９６回アクセスする必要がある。
の構成が２４ｘ２４ドツトの場合、１文字を古き換える
にはまず１文字の第１行目の左１６ビツトをＣＰＵ １
がＣＧ４から読み出し、そのデータをＦＨ８上へ書き込
む。次に、第１行目の右１６ビツトを同様の手順でＦＲ
Ｍ Ｂ上へ書き込む。これを第２４行目までくりかえす
ことにより１文字が画面に表示される。すなわち、１文
字の書き換えにはＣＰ［ＪｌがＣＧ４に４８回、ＦＲＭ
８に４８回、計９６回アクセスする必要がある。
一方、キャラクタ方式の場合、１文字コードか１Ｍ２に
１６ビツトで記憶されており、データバス幅が１６ビツ
トの場合、１文字書き換えに要するＣＰＵ１のアクセス
は１１Ｍ２に対し１回行なうのみでよい。
１６ビツトで記憶されており、データバス幅が１６ビツ
トの場合、１文字書き換えに要するＣＰＵ１のアクセス
は１１Ｍ２に対し１回行なうのみでよい。
本発明は以上述べた動作時間がかかり過ぎる欠点（キャ
ラクタ方式）と制御の難しさや高価な装置となる欠点（
ビットマツプ方式）を除去し、簡単な制御でかつ文字書
き換え速度の速い文字表示装置を提供することを目的と
する。
ラクタ方式）と制御の難しさや高価な装置となる欠点（
ビットマツプ方式）を除去し、簡単な制御でかつ文字書
き換え速度の速い文字表示装置を提供することを目的と
する。
（問題点を解決するための手段）
本発明は前記問題点を解決するために、文字コードを記
憶するリフレッシュメモリと、表示画面上の左」−から
右上へ、上から下へ順次対応する前記リフレッシュメモ
リ上のアドレスを発生する第１の制御部と、文字コード
に対応する文字パターンを発生するキャラクタジェネレ
ータと、このキャラクタジェネレータの出力信号を記憶
して表示画面」二に表示を行なう信号を順次出力するフ
レームメモリと、このフレームメモリ上にキャラクタジ
ェネレータの出力信号を書き込むアドレスを発生させる
アドレスカウンタと、表示画面上の左−トから右上へ、
上から下へ順次対応するフレームメモリ上のアドレスを
発生する第２の制御部と、フレームメモリ上のキャラク
タジェネレータの出力信号を表示手段に表示させる表示
制御部とからなることに特徴がある。
憶するリフレッシュメモリと、表示画面上の左」−から
右上へ、上から下へ順次対応する前記リフレッシュメモ
リ上のアドレスを発生する第１の制御部と、文字コード
に対応する文字パターンを発生するキャラクタジェネレ
ータと、このキャラクタジェネレータの出力信号を記憶
して表示画面」二に表示を行なう信号を順次出力するフ
レームメモリと、このフレームメモリ上にキャラクタジ
ェネレータの出力信号を書き込むアドレスを発生させる
アドレスカウンタと、表示画面上の左−トから右上へ、
上から下へ順次対応するフレームメモリ上のアドレスを
発生する第２の制御部と、フレームメモリ上のキャラク
タジェネレータの出力信号を表示手段に表示させる表示
制御部とからなることに特徴がある。
（作 用）
以上のような構成を有する本発明によれば、先ず、リフ
レッシュメモリには文字コードが書き込゛まれる。この
際のリフレッシュメモリのメモリアドレスは第１の制限
部によって作成される。そして、そのメモリアドレスに
対応して出力された文字コードがキャラクタジェネレー
タに供給されて、キャラクタジェネレータは文字パター
ンを出力する。そしてこの文字パターンはアドレスカウ
ンタによって作成されたアドレスに伴ってフレームメモ
リに書き込まれる。フレームメモリには第２の制御部か
らのアドレスが人力されて表示手段の表示信号が出力さ
れる。この表示信号は表示のための処理を施されて表示
手段に表示される。
レッシュメモリには文字コードが書き込゛まれる。この
際のリフレッシュメモリのメモリアドレスは第１の制限
部によって作成される。そして、そのメモリアドレスに
対応して出力された文字コードがキャラクタジェネレー
タに供給されて、キャラクタジェネレータは文字パター
ンを出力する。そしてこの文字パターンはアドレスカウ
ンタによって作成されたアドレスに伴ってフレームメモ
リに書き込まれる。フレームメモリには第２の制御部か
らのアドレスが人力されて表示手段の表示信号が出力さ
れる。この表示信号は表示のための処理を施されて表示
手段に表示される。
したがって、本発明は前記問題点を解決することができ
、簡単な制御でかつ文字書き換え速度の速い文字表示装
置を提供することができる。
、簡単な制御でかつ文字書き換え速度の速い文字表示装
置を提供することができる。
（実施例）
以下、本発明の一実施例を図面に基づいて説明する。
第１図は本発明の一実施例を示すブロック図である。同
図において、第３図及び第４図と同じ参照番号は同じ構
成要素を示す。異なる構成要素として、９．１０はＣＩ
’（ＴＧで、ＣＲＴＣ９は表示画面トの左上から右上へ
、かつ−トから下へＲＭＺ上の対応したメモリアドレス
を順次発生し、ＣＲＴＣＩＯは表示画面上の左上から右
上へ、かつ上から下へ、ＦＲＭ 右上の対応したメモリ
アドレスを順次発生する。１１はアドレスカウンタで、
ＣＧ４より出力された文字パターンのＦＲＭ ８におけ
るアドレスを発生する。
図において、第３図及び第４図と同じ参照番号は同じ構
成要素を示す。異なる構成要素として、９．１０はＣＩ
’（ＴＧで、ＣＲＴＣ９は表示画面トの左上から右上へ
、かつ−トから下へＲＭＺ上の対応したメモリアドレス
を順次発生し、ＣＲＴＣＩＯは表示画面上の左上から右
上へ、かつ上から下へ、ＦＲＭ 右上の対応したメモリ
アドレスを順次発生する。１１はアドレスカウンタで、
ＣＧ４より出力された文字パターンのＦＲＭ ８におけ
るアドレスを発生する。
１２は８Ｍ２への人力アドレスバスをＣＰＵ ｉ側又は
ＣＲＴＣに切り換えるマルチプレクサ（以下ＭＰＸと略
す）、１３．１４はパスバッファ（以下ＢＵＦと略す）
で、ＢＵＦ １３は８Ｍ２のデータバスとＣＰＵ １の
データバスを接続し、ＢｔＪＦ １４はＦＲＭ ８への
アドレスバスと（：ＲＴＣｌｏのアドレスバスを接続す
る。１５．１６はラッチ回路、１７．１８はＯＳＣ、・
１９は０５１１：１７のクロックより各種タイミングを
作成するタイミングジェネレータ（以下ＴＧと略す）で
ある。
ＣＲＴＣに切り換えるマルチプレクサ（以下ＭＰＸと略
す）、１３．１４はパスバッファ（以下ＢＵＦと略す）
で、ＢＵＦ １３は８Ｍ２のデータバスとＣＰＵ １の
データバスを接続し、ＢｔＪＦ １４はＦＲＭ ８への
アドレスバスと（：ＲＴＣｌｏのアドレスバスを接続す
る。１５．１６はラッチ回路、１７．１８はＯＳＣ、・
１９は０５１１：１７のクロックより各種タイミングを
作成するタイミングジェネレータ（以下ＴＧと略す）で
ある。
次に、本実施例の動作を第１図及び第２図の動作タイミ
ングチャートに基づいて説明する。ここで、第２図に示
す信号Ａ−Ｇの波形は第１図の測定位置Ａ−Ｇにおける
信号の波形である。
ングチャートに基づいて説明する。ここで、第２図に示
す信号Ａ−Ｇの波形は第１図の測定位置Ａ−Ｇにおける
信号の波形である。
まず、（’：ＰＵ １は文字コードを８Ｍ２に書き込む
。
。
１（Ｍ２のアドレスバスはＭＰＸＩにより（：ＲＴＣ９
の非表示期間中はＣＰ［Ｊ １側へ、表示期間中はＣＲ
ＴＣＱ側へ切り換わる。したがって、（：ＰＵ １はＣ
ＲＴＣ９の非表示期間中に、８Ｍ２へ文字コードを書き
込むことになる。ＣＲＴＣ９には第２図に示す様な信号
ＡがＴＧ１９より与えられる。そして、ＣＲＴＣ９は第
２図に示す信号ＥをＣＲＴＣクロックに同期して出力す
る。この信号Ｅは表示画面の左上から右上へ上から下へ
向かって順次インクリメントされる８Ｍ２のアドレスで
あり、第２図中のｃＲｒｃクロックの立下りでカウント
アツプされ、ＭＰＸＩ２かＣＲＴＣ９側にアドレスバス
を切り換えたとき８Ｍ２へ供給される。８Ｍ２はこの信
号Ｅに対応するデータすなわち文字コードを出力する。
の非表示期間中はＣＰ［Ｊ １側へ、表示期間中はＣＲ
ＴＣＱ側へ切り換わる。したがって、（：ＰＵ １はＣ
ＲＴＣ９の非表示期間中に、８Ｍ２へ文字コードを書き
込むことになる。ＣＲＴＣ９には第２図に示す様な信号
ＡがＴＧ１９より与えられる。そして、ＣＲＴＣ９は第
２図に示す信号ＥをＣＲＴＣクロックに同期して出力す
る。この信号Ｅは表示画面の左上から右上へ上から下へ
向かって順次インクリメントされる８Ｍ２のアドレスで
あり、第２図中のｃＲｒｃクロックの立下りでカウント
アツプされ、ＭＰＸＩ２かＣＲＴＣ９側にアドレスバス
を切り換えたとき８Ｍ２へ供給される。８Ｍ２はこの信
号Ｅに対応するデータすなわち文字コードを出力する。
この文字コードは第２図の信号Ｂの立ち下がりでラッチ
回路１５にラッチされる。一方、８Ｍ２に対するアクセ
スがｃｐｕ ｔの場合は旧ＪＦＩ３が開き、８Ｍ２のデ
ータをデータバス上へ出力する。ラッチ回路Ｉ５により
ラッチされた文字コードはＣＧ４に与えられる。ＣＧ４
は入力された文字コードに対応した文字パターンを出力
する。この文字バターンはラッチ回路１６により第２図
の信号Ｃの立下りでラッチされる。ラッチ回路１６より
出力された文字パターンはアドレスカウンタ１１より出
力されたアドレスに第２図のＦＲＭ ＷＥ信号の“Ｌ”
レベルのタイミングでＦＲＭ ８に書き込まれる。アド
レスカウンタ１１はＸアドレスカウンタとＹアドレスカ
ウンタより構成される。Ｘアドレスカウンタは表示画面
をＸＹ座標系で表現したときのＸ方向アドレスを示すカ
ウンタであり、Ｙアドレスカウンタは同様にＹ方向アド
レスを示すカウンタである。Ｘアドレスカウンタ、Ｙア
ドレスカウンタは共に（：ＲＴ（：９の垂直同期信号で
リセットされる。また、ＸアドレスカウンタはＣＲＴＣ
９における１キヤラクタクロツク毎に１ずつカウントア
ツプされ、ＹアドレスカウンタはＣＲＴ（１：９の１水
平開期信号毎に１ずつカウントアツプされる。本実施例
におけるＦＲＭ ８はシリアルアクセスメモリ（以下、
ＳＡＭと略す）を内蔵した画像用デュアルポートメモリ
で構成される。ＦＲＭ ８はＣＲＴＣＩＯよりアドレス
を入力し、ＣＲＴ表示信号の出力を行う。このとき、Ｆ
ＲＭ８にはｒＦＲＭ８の出力データパス幅」×「１ドツ
ト表示時間」の周期のシフトクロツタか与えられ、ＦＲ
Ｍ ８からはこのクロックレートで信号が送出される。
回路１５にラッチされる。一方、８Ｍ２に対するアクセ
スがｃｐｕ ｔの場合は旧ＪＦＩ３が開き、８Ｍ２のデ
ータをデータバス上へ出力する。ラッチ回路Ｉ５により
ラッチされた文字コードはＣＧ４に与えられる。ＣＧ４
は入力された文字コードに対応した文字パターンを出力
する。この文字バターンはラッチ回路１６により第２図
の信号Ｃの立下りでラッチされる。ラッチ回路１６より
出力された文字パターンはアドレスカウンタ１１より出
力されたアドレスに第２図のＦＲＭ ＷＥ信号の“Ｌ”
レベルのタイミングでＦＲＭ ８に書き込まれる。アド
レスカウンタ１１はＸアドレスカウンタとＹアドレスカ
ウンタより構成される。Ｘアドレスカウンタは表示画面
をＸＹ座標系で表現したときのＸ方向アドレスを示すカ
ウンタであり、Ｙアドレスカウンタは同様にＹ方向アド
レスを示すカウンタである。Ｘアドレスカウンタ、Ｙア
ドレスカウンタは共に（：ＲＴ（：９の垂直同期信号で
リセットされる。また、ＸアドレスカウンタはＣＲＴＣ
９における１キヤラクタクロツク毎に１ずつカウントア
ツプされ、ＹアドレスカウンタはＣＲＴ（１：９の１水
平開期信号毎に１ずつカウントアツプされる。本実施例
におけるＦＲＭ ８はシリアルアクセスメモリ（以下、
ＳＡＭと略す）を内蔵した画像用デュアルポートメモリ
で構成される。ＦＲＭ ８はＣＲＴＣＩＯよりアドレス
を入力し、ＣＲＴ表示信号の出力を行う。このとき、Ｆ
ＲＭ８にはｒＦＲＭ８の出力データパス幅」×「１ドツ
ト表示時間」の周期のシフトクロツタか与えられ、ＦＲ
Ｍ ８からはこのクロックレートで信号が送出される。
ＦＲＭ ８の出力信号はＰＳ５によりＣＲＴ ６の要求
するドツトレートにてシリアルデータに変換され（：Ｒ
Ｔ ６に送出されてＣＧ４の出力信号のＦＩＬＭ描画ア
クセスと面述したＣＲＴ ６への表示用ＦＲＭアクセス
の競合時には、第２図のＣＲＴリフレッシュサイクルに
おけるＡ部のような制御を行なう。すなわち、表示用ア
クセス期間中は信号Ａ、信号Ｂ、信号Ｃ１信号りを止め
ることによりＣＲＴＣ９のＲＭアドレスカウントアツプ
を止め８Ｍ２の出力文字コードをラッチし、ＣＧ４の出
力文字パターンをラッチし、ＦＲＭ ８への描画アドレ
スカウントアツプを止めることができる。
するドツトレートにてシリアルデータに変換され（：Ｒ
Ｔ ６に送出されてＣＧ４の出力信号のＦＩＬＭ描画ア
クセスと面述したＣＲＴ ６への表示用ＦＲＭアクセス
の競合時には、第２図のＣＲＴリフレッシュサイクルに
おけるＡ部のような制御を行なう。すなわち、表示用ア
クセス期間中は信号Ａ、信号Ｂ、信号Ｃ１信号りを止め
ることによりＣＲＴＣ９のＲＭアドレスカウントアツプ
を止め８Ｍ２の出力文字コードをラッチし、ＣＧ４の出
力文字パターンをラッチし、ＦＲＭ ８への描画アドレ
スカウントアツプを止めることができる。
以上によりＣＲＴ（：９による８Ｍ２の１画面分のアク
セス期間でＦＲＭ ８は８Ｍ２の文字コードに対応した
文字パターンがすべて書かれることになる。
セス期間でＦＲＭ ８は８Ｍ２の文字コードに対応した
文字パターンがすべて書かれることになる。
（発明の効果）
以上説明したように、本発明によれば、ドツトレートの
速い表示装置には適用不可能なキャラクタ方式の出力を
１度高速のドツトレートで出力可能なＦＲＭに展開する
ことにより、ドツトレートの速い表示装置における文字
表示を可能にする。また、文字の書きかえは、ＣＰＵが
ＲＭの文字コードを書きかえるのみでよい為、ＣＰＵの
負担が軽く、しかもビットマツプ方式に比べ、高速に実
行できるといった、効果が期待できる。
速い表示装置には適用不可能なキャラクタ方式の出力を
１度高速のドツトレートで出力可能なＦＲＭに展開する
ことにより、ドツトレートの速い表示装置における文字
表示を可能にする。また、文字の書きかえは、ＣＰＵが
ＲＭの文字コードを書きかえるのみでよい為、ＣＰＵの
負担が軽く、しかもビットマツプ方式に比べ、高速に実
行できるといった、効果が期待できる。
第１図は本発明の一実施例を示すブロック図、第２図は
本実施例の各構成要素の出力信号波形を示すタイムチャ
ート、第３図は従来の文字表示装置を示すブロック図、
第４図は別の従来の文字表示装置を示すブロック図であ
る。 ！・・・中央処理装置（ｃｐｕ）、 ２・・・リフレッシュメモリ（ＲＭ）、３．９．１Ｏ−
ＣＲＴコントローラ（（：ＲＴ（： ）、４・・・キャ
ラクタジェネレータ（（：Ｇ）、５・・・パラレル・シ
リアル変換回路（ＰＳ）、６・−（：ＲＴ、 ７．１７．１８−・・発振回路（ＯＳＣ）、８・・・フ
レームメモリ（ＦＲＭ）、 １１−・・アドレスカウンタ、 １２−・・マルチプレクサ（ＭＰＸ）、１３．１４−・
・パスバッファ（ＢＵＦ ）、１５．１６・・・ラッチ
回路。 １９・・・タイミングジェネレータ（ＴＧ）。
本実施例の各構成要素の出力信号波形を示すタイムチャ
ート、第３図は従来の文字表示装置を示すブロック図、
第４図は別の従来の文字表示装置を示すブロック図であ
る。 ！・・・中央処理装置（ｃｐｕ）、 ２・・・リフレッシュメモリ（ＲＭ）、３．９．１Ｏ−
ＣＲＴコントローラ（（：ＲＴ（： ）、４・・・キャ
ラクタジェネレータ（（：Ｇ）、５・・・パラレル・シ
リアル変換回路（ＰＳ）、６・−（：ＲＴ、 ７．１７．１８−・・発振回路（ＯＳＣ）、８・・・フ
レームメモリ（ＦＲＭ）、 １１−・・アドレスカウンタ、 １２−・・マルチプレクサ（ＭＰＸ）、１３．１４−・
・パスバッファ（ＢＵＦ ）、１５．１６・・・ラッチ
回路。 １９・・・タイミングジェネレータ（ＴＧ）。
Claims (1)
- 【特許請求の範囲】 文字コードを記憶するリフレッシュメモリと、表示画面
上の左上から右上へ、上から下へ順次対応する前記リフ
レッシュメモリ上のアドレスを発生する第１の制御部と
、 文字コードに対応する文字パターンを発生するキャラク
タジェネレータと、 該キャラクタジェネレータの出力信号を記憶して表示画
面上に表示を行なう信号を順次出力するフレームメモリ
と、 該フレームメモリ上に前記キャラクタジェネレータの出
力信号を書き込むアドレスを発生させるアドレスカウン
タと、 表示画面上の左上から右上へ、上から下へ順次対応する
前記フレームムメモリ上のアドレスを発生する第２の制
御部と、 前記フレームメモリ上の前記キャラクタジェネレータの
出力信号を表示手段に表示させる表示制御部とからなる
ことを特徴とする文字表示装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62059075A JPS63225288A (ja) | 1987-03-16 | 1987-03-16 | 文字表示装置 |
| US07/167,157 US4882578A (en) | 1987-03-16 | 1988-03-11 | Character display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62059075A JPS63225288A (ja) | 1987-03-16 | 1987-03-16 | 文字表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63225288A true JPS63225288A (ja) | 1988-09-20 |
Family
ID=13102866
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62059075A Pending JPS63225288A (ja) | 1987-03-16 | 1987-03-16 | 文字表示装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4882578A (ja) |
| JP (1) | JPS63225288A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4965670A (en) * | 1989-08-15 | 1990-10-23 | Research, Incorporated | Adjustable overlay display controller |
| US5136695A (en) * | 1989-11-13 | 1992-08-04 | Reflection Technology, Inc. | Apparatus and method for updating a remote video display from a host computer |
| JPH07261734A (ja) * | 1994-03-17 | 1995-10-13 | Fujitsu Ltd | マルチウィンドウ表示装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6197689A (ja) * | 1984-10-18 | 1986-05-16 | 株式会社リコー | 文字処理システムの表示制御方式 |
| JPS61182089A (ja) * | 1985-02-07 | 1986-08-14 | 富士ゼロックス株式会社 | 文字処理方法およびその装置 |
| JPS61227064A (ja) * | 1985-03-30 | 1986-10-09 | Mita Ind Co Ltd | 文字パタ−ン発生方法 |
| JPS61275885A (ja) * | 1985-05-31 | 1986-12-05 | 京セラミタ株式会社 | 文字パタ−ン発生方法 |
| JPS636592A (ja) * | 1986-06-26 | 1988-01-12 | 富士通株式会社 | 表示装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1563165A (en) * | 1977-11-16 | 1980-03-19 | Ibm | Character display system |
| DE3014437C2 (de) * | 1980-04-10 | 1982-05-27 | Siemens AG, 1000 Berlin und 8000 München | Anordnung zum Darstellen von alphanumerischen Zeichen an einem Bildschirm einer Anzeigeeinheit |
| IT1138321B (it) * | 1981-05-07 | 1986-09-17 | Honeywell Inf Systems | Apparato di codifica per tastiera |
| JPS59205667A (ja) * | 1983-05-09 | 1984-11-21 | Sharp Corp | グラフイツクデイスプレイ装置の図形ブリンク方式 |
-
1987
- 1987-03-16 JP JP62059075A patent/JPS63225288A/ja active Pending
-
1988
- 1988-03-11 US US07/167,157 patent/US4882578A/en not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6197689A (ja) * | 1984-10-18 | 1986-05-16 | 株式会社リコー | 文字処理システムの表示制御方式 |
| JPS61182089A (ja) * | 1985-02-07 | 1986-08-14 | 富士ゼロックス株式会社 | 文字処理方法およびその装置 |
| JPS61227064A (ja) * | 1985-03-30 | 1986-10-09 | Mita Ind Co Ltd | 文字パタ−ン発生方法 |
| JPS61275885A (ja) * | 1985-05-31 | 1986-12-05 | 京セラミタ株式会社 | 文字パタ−ン発生方法 |
| JPS636592A (ja) * | 1986-06-26 | 1988-01-12 | 富士通株式会社 | 表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4882578A (en) | 1989-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900008068B1 (ko) | 표시 데이타의 변환 방법 및 그 장치 | |
| JPS642955B2 (ja) | ||
| JPS63225288A (ja) | 文字表示装置 | |
| JP2761335B2 (ja) | 画面表示装置 | |
| JPS6016634B2 (ja) | デイスプレイ装置における図形発生方式 | |
| JPH1185106A (ja) | 表示制御装置および表示装置 | |
| JPS61138292A (ja) | カラ−ブリンクシステム | |
| KR100472478B1 (ko) | 메모리 억세스 제어방법 및 장치 | |
| JPS63131176A (ja) | 画像表示装置 | |
| KR830000266B1 (ko) | 표시제어 장치 | |
| JPH03144492A (ja) | 表示画面のちらつき防止装置 | |
| JPS6374090A (ja) | 文字発生器のアクセス方式 | |
| JP3109892B2 (ja) | 表示制御装置及び方法 | |
| JP2619648B2 (ja) | カラー画像表示制御装置 | |
| JPH0766319B2 (ja) | ビデオ・データ制御装置 | |
| JPS604988A (ja) | 画像表示装置 | |
| JPS62243043A (ja) | メモリ駆動回路 | |
| JPS63131181A (ja) | 文字表示装置 | |
| JPS61193189A (ja) | 文字図形表示装置 | |
| JPH0126073B2 (ja) | ||
| JPH0453991A (ja) | 液晶ディスプレイ制御装置 | |
| JPS59184A (ja) | 分割制御方式 | |
| JPH01124891A (ja) | キャラクタ表示装置 | |
| JPS61151685A (ja) | 文字発生器のアクセス方式 | |
| JPH06282260A (ja) | 表示システム及び表示制御装置 |