JPH01124891A - キャラクタ表示装置 - Google Patents
キャラクタ表示装置Info
- Publication number
- JPH01124891A JPH01124891A JP62284908A JP28490887A JPH01124891A JP H01124891 A JPH01124891 A JP H01124891A JP 62284908 A JP62284908 A JP 62284908A JP 28490887 A JP28490887 A JP 28490887A JP H01124891 A JPH01124891 A JP H01124891A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- data
- write
- character
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 claims description 7
- 230000001360 synchronised effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000000007 visual effect Effects 0.000 description 1
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、水平同期信号に同期させて表示データＲＡＭ
へのデータを書き込ませる方式のキャラクタ表示装置に
関し、特にそのデータ制御の効率化のために改良したキ
ャラクタ表示装置に関するものである。
へのデータを書き込ませる方式のキャラクタ表示装置に
関し、特にそのデータ制御の効率化のために改良したキ
ャラクタ表示装置に関するものである。
従来のこの種のキャラクタ表示装置は第２図のブロック
図に示すようにマイコンから表示データＲＡＭへの書き
込みが常に水平同期信号に同期して書き込ませる方式と
なりていた。
図に示すようにマイコンから表示データＲＡＭへの書き
込みが常に水平同期信号に同期して書き込ませる方式と
なりていた。
水平アドレス・カフ／り２は発振回路１より出力される
ドツト・クロック信号をカウントし、桁選択信号を出力
する。尚、桁選択信号は水平同期信号によりてリセット
される。同様に垂直アドレス・カウンタ３は水平同期信
号をカウントし、行選択信号を出力する。行選択信号も
同様に垂直同期信号によってリセットされる。表示デー
タＲＡＭ８は行選択信号と桁選択信号によって選択され
た行、桁に対応したキャラクタ・コードを出力し、キャ
ラクタ・ジェネレータＲＯＭ９に入力、キャラクタ・パ
ターン信号を発生する。キャラクタ・パターン・シリア
ル出力シフト・レジスタ１０はキャラクタ−パターン信
号を読み込んで、ドツト令クロック信号に同期してキャ
ラクタ出力信号を出し、ＣＲＴＩＩに表示させることＫ
なる。
ドツト・クロック信号をカウントし、桁選択信号を出力
する。尚、桁選択信号は水平同期信号によりてリセット
される。同様に垂直アドレス・カウンタ３は水平同期信
号をカウントし、行選択信号を出力する。行選択信号も
同様に垂直同期信号によってリセットされる。表示デー
タＲＡＭ８は行選択信号と桁選択信号によって選択され
た行、桁に対応したキャラクタ・コードを出力し、キャ
ラクタ・ジェネレータＲＯＭ９に入力、キャラクタ・パ
ターン信号を発生する。キャラクタ・パターン・シリア
ル出力シフト・レジスタ１０はキャラクタ−パターン信
号を読み込んで、ドツト令クロック信号に同期してキャ
ラクタ出力信号を出し、ＣＲＴＩＩに表示させることＫ
なる。
上述した従来のキャラクタ表示装置は、表示データＲＡ
Ｍへのデータの書き込みが常に水平同期信号に同期して
書き込ませる構成となっているので、マイコ／から１デ
ータを送るスピードを１水平走査期間以下にできないと
いう欠点や、水平同期信号が存在しない場合、マイコン
から表示データＲＡＭへの書き込みが全く行なえないな
どの欠点がある。
Ｍへのデータの書き込みが常に水平同期信号に同期して
書き込ませる構成となっているので、マイコ／から１デ
ータを送るスピードを１水平走査期間以下にできないと
いう欠点や、水平同期信号が存在しない場合、マイコン
から表示データＲＡＭへの書き込みが全く行なえないな
どの欠点がある。
本発明のキャラクタ表示装置は、通常の制御では水平同
期信号との書き込み同期回路を通したマイコンのロード
信号を表示データＲＡＭのライトイネーブル信号とし、
水平同期信号が存在しない場合や１データを制御する時
間が１水平走者期間以上かけられない場合にはマイコン
のロード信号をそのまま表示データＲＡＭのライトイネ
ーブル信号とするための書き込み同期制御レジスタとデ
ータセレクターを有している。
期信号との書き込み同期回路を通したマイコンのロード
信号を表示データＲＡＭのライトイネーブル信号とし、
水平同期信号が存在しない場合や１データを制御する時
間が１水平走者期間以上かけられない場合にはマイコン
のロード信号をそのまま表示データＲＡＭのライトイネ
ーブル信号とするための書き込み同期制御レジスタとデ
ータセレクターを有している。
本発明のキャラクタ表示装置は、ＣＲＴ上に表示すべき
キャラクタのパターン信号を記憶しているキャラクタ・
ジェネレータＲＯＭと、キャラクタのコード信号を記憶
する表示データＲＡＭと、キャラクタ表示装置全体を制
御するクロックを発生する発振回路と、この発振回路の
出力をカウントして桁選択信号を出力する水平アドレス
・カウンタと、水平同期信号をカウントして行選択信号
を出力する垂直アドレス・カウンタと前記水平同期信号
に同期して、表示するデータを前記表示データＲＡＭに
書き込むマイコンとからなるキャラクタ表示装置におい
て、書き込み同期回路の使用・不使用を選択するデータ
・セレクタと、そのデータを記憶する書き込み同期制御
データレジスタを具備することを特徴とするものである
。
キャラクタのパターン信号を記憶しているキャラクタ・
ジェネレータＲＯＭと、キャラクタのコード信号を記憶
する表示データＲＡＭと、キャラクタ表示装置全体を制
御するクロックを発生する発振回路と、この発振回路の
出力をカウントして桁選択信号を出力する水平アドレス
・カウンタと、水平同期信号をカウントして行選択信号
を出力する垂直アドレス・カウンタと前記水平同期信号
に同期して、表示するデータを前記表示データＲＡＭに
書き込むマイコンとからなるキャラクタ表示装置におい
て、書き込み同期回路の使用・不使用を選択するデータ
・セレクタと、そのデータを記憶する書き込み同期制御
データレジスタを具備することを特徴とするものである
。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例のブロック図である３゜水平
アドレス・カウンタ２は発振回路１よシ出力されるドツ
ト・クロック信号をカウントし、桁選択信号を出力する
。尚、桁選択信号は水平同期信号によりてリセットされ
る。同様に垂直アドレス・カウンタ３は水平同期信号を
カウントし、行選択信号を出力する。行選択信号も同様
に垂直同期信号によってリセットされる。表示データＲ
ＡＭ８は行選択信号と桁選択信号によって選択された行
。
アドレス・カウンタ２は発振回路１よシ出力されるドツ
ト・クロック信号をカウントし、桁選択信号を出力する
。尚、桁選択信号は水平同期信号によりてリセットされ
る。同様に垂直アドレス・カウンタ３は水平同期信号を
カウントし、行選択信号を出力する。行選択信号も同様
に垂直同期信号によってリセットされる。表示データＲ
ＡＭ８は行選択信号と桁選択信号によって選択された行
。
桁に対応したキャラクタ・コードを出力し、キャラクタ
・ジェネレータＲＯＭ９に入力、キャラクタ・、パター
ン信号を発生する。キャラクタパターン・シリアル出力
シフト・レジスタ１０はキャラクタ・パターン信号を読
み込んで、ドツト・クロック信号に同期してキャラクタ
出力信号を出し、ＣＲＴｌｌに表示させることになる。
・ジェネレータＲＯＭ９に入力、キャラクタ・、パター
ン信号を発生する。キャラクタパターン・シリアル出力
シフト・レジスタ１０はキャラクタ・パターン信号を読
み込んで、ドツト・クロック信号に同期してキャラクタ
出力信号を出し、ＣＲＴｌｌに表示させることになる。
このキャラクタ表示装置は、表示データの書き込みを行
う為にマイコン４から書込みアドレス・レジスタ６にデ
ータを送って書き込むアドレス（行２桁）を選択し、書
き込み同期制御データ・レジスタ５のデータが１１”で
ある場合は、曹き込み同期回路１２を経由して水平同期
信号直後の無効画面上のパルスを表示データＲＡＭ８の
ライト・イネーブル信号とし、書き込み同期制御データ
・レジスタ５のデータが＠ＩＯ”である場合は、マイコ
ン４からのロード信号をそのまま表示データＲＡＭ８の
ライト・イネーブル信号として表示データを入力するこ
とＫなる。第３図において、矢印３１の位置（有効画面
上）で表示データＲＡＭの内容が書き換えられると、画
面上にチラッキを生じる。矢印３２の位置（無効画面上
）で表示データＲＡＭの内容が書き換えられると、画面
上への影響は全くない。尚、書き込み同期回路１２の使
用・不使用はＡＮＤゲート１３．１４とインバータ１５
から構成されるデータセレクタによって行なわれること
になる。又、表示データＲＡＭ８の走査アドレスから書
き込みアドレスへの切換えはデータ・セレクタ７によっ
て行なわれる。
う為にマイコン４から書込みアドレス・レジスタ６にデ
ータを送って書き込むアドレス（行２桁）を選択し、書
き込み同期制御データ・レジスタ５のデータが１１”で
ある場合は、曹き込み同期回路１２を経由して水平同期
信号直後の無効画面上のパルスを表示データＲＡＭ８の
ライト・イネーブル信号とし、書き込み同期制御データ
・レジスタ５のデータが＠ＩＯ”である場合は、マイコ
ン４からのロード信号をそのまま表示データＲＡＭ８の
ライト・イネーブル信号として表示データを入力するこ
とＫなる。第３図において、矢印３１の位置（有効画面
上）で表示データＲＡＭの内容が書き換えられると、画
面上にチラッキを生じる。矢印３２の位置（無効画面上
）で表示データＲＡＭの内容が書き換えられると、画面
上への影響は全くない。尚、書き込み同期回路１２の使
用・不使用はＡＮＤゲート１３．１４とインバータ１５
から構成されるデータセレクタによって行なわれること
になる。又、表示データＲＡＭ８の走査アドレスから書
き込みアドレスへの切換えはデータ・セレクタ７によっ
て行なわれる。
尚、書き込み同期回路は有効画面上で表示データＲＡＭ
への書き込みが行なわれた時に生じるチラッキを防止す
るために加えた保護回路であるが、水平同期信号が存在
しない場合は垂直帰線期間中などの無効両面である場合
がほとんどである。マイコンから１データを送るスピー
ドを（１水平走査期間以下に）早くすれば、目で見て感
じるチラッキは生じない。
への書き込みが行なわれた時に生じるチラッキを防止す
るために加えた保護回路であるが、水平同期信号が存在
しない場合は垂直帰線期間中などの無効両面である場合
がほとんどである。マイコンから１データを送るスピー
ドを（１水平走査期間以下に）早くすれば、目で見て感
じるチラッキは生じない。
以上説明したように本発明は、書込み同期制御データ拳
レジスタとＡＮＤゲート２ヶ、インバータ１ケから構成
されるデータ・セレクタを加えることＫより、水平同期
信号が存在し危い場合にもマイコンから表示データＲＡ
Ｍへの書き込みが行えるという効果、およびマイコンか
ら１データを送るスピードを１水平走査期間以下にでき
るという効果がある。
レジスタとＡＮＤゲート２ヶ、インバータ１ケから構成
されるデータ・セレクタを加えることＫより、水平同期
信号が存在し危い場合にもマイコンから表示データＲＡ
Ｍへの書き込みが行えるという効果、およびマイコンか
ら１データを送るスピードを１水平走査期間以下にでき
るという効果がある。
第１図は本発明の実施例のブロック図、第２図は従来例
のブロック図、笥３図は第１図の実施例における表示デ
ータＲＡ Ｍへのライト・イネーブル信号のタイミング
・チャートである。 １・・・・・・発振回路、２・・・・・・水平アドレス
・カウンタ、３・・・・・・垂直アドレス・カウンタ、
４・・・・・・マイコン、５・・・・・・書き込み同期
制御データ・レジスタ、６・・・・・・書き込みアドレ
ス・レジスタ、７・・・・・・データ・セレクタ、８・
・・・・・表示データＲＡＭ、９・・・・・・キャラク
タ・ジェネレータＲＯＭ、１０・・・・・・キャラクタ
・パターン・シリアル出力シフト・レジスタ、１１・・
・・・・ＣＲＴ、１２・・・・・・書き込み同期回路、
１３．１４・・・・・・ＡＮＤゲート、１５・・・・・
・インバータ。 代理人 弁理士 内 原 晋
のブロック図、笥３図は第１図の実施例における表示デ
ータＲＡ Ｍへのライト・イネーブル信号のタイミング
・チャートである。 １・・・・・・発振回路、２・・・・・・水平アドレス
・カウンタ、３・・・・・・垂直アドレス・カウンタ、
４・・・・・・マイコン、５・・・・・・書き込み同期
制御データ・レジスタ、６・・・・・・書き込みアドレ
ス・レジスタ、７・・・・・・データ・セレクタ、８・
・・・・・表示データＲＡＭ、９・・・・・・キャラク
タ・ジェネレータＲＯＭ、１０・・・・・・キャラクタ
・パターン・シリアル出力シフト・レジスタ、１１・・
・・・・ＣＲＴ、１２・・・・・・書き込み同期回路、
１３．１４・・・・・・ＡＮＤゲート、１５・・・・・
・インバータ。 代理人 弁理士 内 原 晋
Claims (1)
- ＣＲＴ上に表示すべきキャラクタのパターン信号を記憶
しているキャラクタ・ジェネレータＲＯＭと、キャラク
タのコード信号を記憶する表示データＲＡＭと、キャラ
クタ表示装置全体を制御するクロックを発生する発振回
路と、この発振回路の出力をカウントして桁選択信号を
出力する水平アドレス・カウンタと、水平同期信号をカ
ウントして行選択信号を出力する垂直アドレス・カウン
タと、前記水平同期信号に同期して、表示するデータを
前記表示データＲＡＭに書き込むマイコンとからなるキ
ャラクタ表示装置において、書き込み同期回路の使用・
不使用を選択するデータ・セレクタと、そのデータを記
憶する書き込み同期制御データレジスタとを具備するこ
とを特徴とするキャラクタ表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62284908A JPH01124891A (ja) | 1987-11-10 | 1987-11-10 | キャラクタ表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62284908A JPH01124891A (ja) | 1987-11-10 | 1987-11-10 | キャラクタ表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01124891A true JPH01124891A (ja) | 1989-05-17 |
Family
ID=17684604
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62284908A Pending JPH01124891A (ja) | 1987-11-10 | 1987-11-10 | キャラクタ表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01124891A (ja) |
-
1987
- 1987-11-10 JP JP62284908A patent/JPH01124891A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2809180B2 (ja) | 液晶表示装置 | |
| US4468662A (en) | Display apparatus for displaying characters or graphics on a cathode ray tube | |
| JPH084340B2 (ja) | インタ−フエイス装置 | |
| JPS62269989A (ja) | 表示制御装置 | |
| JPH01152497A (ja) | 画像表示装置 | |
| US4581611A (en) | Character display system | |
| JPH01124891A (ja) | キャラクタ表示装置 | |
| WO1989010609A1 (en) | Display controller | |
| JPS599059B2 (ja) | 表示装置の文字コ−ド拡張方法及び装置 | |
| JPS62135881A (ja) | 画像表示装置 | |
| JPS63124084A (ja) | キヤラクタ表示装置 | |
| JP2795845B2 (ja) | 液晶パネル駆動装置 | |
| JPS63131176A (ja) | 画像表示装置 | |
| JPS63225288A (ja) | 文字表示装置 | |
| JPS6126869B2 (ja) | ||
| KR900005590B1 (ko) | 임의구간 반전표시 방법 | |
| JPS60107693A (ja) | 表示用メモリの制御方法 | |
| JPS6374090A (ja) | 文字発生器のアクセス方式 | |
| JPH01170985A (ja) | キャラクタ表示装置 | |
| JPH035755B2 (ja) | ||
| JPS63168686A (ja) | グラフイツク表示装置 | |
| JPS63278092A (ja) | 画面消去・回復機能を持つ表示装置 | |
| JPS63285591A (ja) | 画像表示装置 | |
| JPS644194B2 (ja) | ||
| JPH0451092A (ja) | 表示制御回路 |