JPS63217409A - 受信クロツクの異常検出回路 - Google Patents
受信クロツクの異常検出回路Info
- Publication number
- JPS63217409A JPS63217409A JP62051514A JP5151487A JPS63217409A JP S63217409 A JPS63217409 A JP S63217409A JP 62051514 A JP62051514 A JP 62051514A JP 5151487 A JP5151487 A JP 5151487A JP S63217409 A JPS63217409 A JP S63217409A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- circuit
- abnormality
- received
- abnormality detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005856 abnormality Effects 0.000 title claims abstract description 47
- 238000001514 detection method Methods 0.000 claims abstract description 29
- 238000000605 extraction Methods 0.000 claims description 9
- 239000000284 extract Substances 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 17
- 230000002159 abnormal effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ）発明の技術分野
この発明は、データ信号の異常検出装置に使用する受信
クロックの異常検出回路についてのものである。
クロックの異常検出回路についてのものである。
（ｂ）従来技術と問題点
最初に、従来のデータ信号の異常検出装置の構成図を第
２図に示す。
２図に示す。
第２図の１は受信回路、２は基準データ発生回路、３は
異常検出回路、１１は受信データ、１２は受信クロック
、１３は基準データ、１４は異常検出信号である。
異常検出回路、１１は受信データ、１２は受信クロック
、１３は基準データ、１４は異常検出信号である。
受信データ１１は受信回路１に入り、受信クロック１２
は受信回路１と基準データ発生回路２に供給される。
は受信回路１と基準データ発生回路２に供給される。
受信回路１の出力は、基準データ発生回路２と異常検出
回路３に供給される。
回路３に供給される。
基準データ発生回路２は、受信データ１１と同期した比
較用の基準データ１３を発生する。
較用の基準データ１３を発生する。
異常検出回路３は、基準データ１３と、受信回路１を通
過した受信データ１１とを入力とし、受信データ１１が
基準データ１３と不−散のときは、異常検出信号１４を
発生する。
過した受信データ１１とを入力とし、受信データ１１が
基準データ１３と不−散のときは、異常検出信号１４を
発生する。
第２図のようなデータ信号の異常検出装置では、受信ク
ロック１２が異常の場合でも、受信データ１１の異常と
して処理されてしまうことになる。
ロック１２が異常の場合でも、受信データ１１の異常と
して処理されてしまうことになる。
例えば、受信データ１１には實常がなくても、受信クロ
ック１２がなくなると、受信クロック１２がないので、
基準データ発生回路２は動作しなくなり、受信データ１
１と基準データ１３との位相が合わなくなるので、以後
はすべて異常と判定してしまうことになる。
ック１２がなくなると、受信クロック１２がないので、
基準データ発生回路２は動作しなくなり、受信データ１
１と基準データ１３との位相が合わなくなるので、以後
はすべて異常と判定してしまうことになる。
（ｃ）発明の目的
この発明は、データ信号の異常検出装置で受信クロック
１２に異常が起きると、受信データ１１のデータ異常と
は別に、受信クロック１２の異常を検出できるようにし
た受信クロックの異常検出回路の提供を目的とする。
１２に異常が起きると、受信データ１１のデータ異常と
は別に、受信クロック１２の異常を検出できるようにし
た受信クロックの異常検出回路の提供を目的とする。
（ｄ）発明の実施例
次に、この発明による実施例の構成図を第１図に示す。
第１図の４はクロック抽出回路、５はクロック異常検出
回路、その他の部分は第２図と同じである。
回路、その他の部分は第２図と同じである。
すなわち、第１図は第２図のようなデータ信号の異常検
出装置に、クロック抽出回路４とクロック異常検出回路
５で構成する受信クロックの異常検出回路を付は加えた
ものである。
出装置に、クロック抽出回路４とクロック異常検出回路
５で構成する受信クロックの異常検出回路を付は加えた
ものである。
第１図では、受信データ１１は受信回路１とクロック抽
出回路４に入り、受信クロック１２は受信回路１、基準
データ発生回路２及びクロック異常検出回路５に供給さ
れる。
出回路４に入り、受信クロック１２は受信回路１、基準
データ発生回路２及びクロック異常検出回路５に供給さ
れる。
次に、クロック抽出回路４とクロック異常検出回路５の
実施例の回路図を第３図に示す。
実施例の回路図を第３図に示す。
第３図の６は分周器、７はシフトレジスタ、８は排他的
論理和回路、１５は分周器６の出力クロック、１６はク
ロック抽出回路４の出力クロック、１７はシフトレジス
タ７の１段目の出力信号、１８はシフトレジスタ７の２
段目の出力信号、１９は異常検出信号である。
論理和回路、１５は分周器６の出力クロック、１６はク
ロック抽出回路４の出力クロック、１７はシフトレジス
タ７の１段目の出力信号、１８はシフトレジスタ７の２
段目の出力信号、１９は異常検出信号である。
すなわち、クロック異常検出回路５は、分周器６、シフ
トレジスタ７及び排他的論理和回路８で構成される。
トレジスタ７及び排他的論理和回路８で構成される。
第３図の分周器６は受信クロック１２を分周し、分周器
６の出力クロック１５は次のシフトレジスタフに入る。
６の出力クロック１５は次のシフトレジスタフに入る。
シフトレジスタ７のシフト用クロックには、受信データ
１１からクロック抽出回路４で抽出したクロック１６を
供給する。
１１からクロック抽出回路４で抽出したクロック１６を
供給する。
分周器６で分周されたクロック１５は、クロック１６に
より、２段のシフトレジスタ７をシフトさせる。
より、２段のシフトレジスタ７をシフトさせる。
２段のシフトレジスタ７の出力信号１７．１８は、それ
ぞれ排他的論理和回路８に加えられ、排他的論理和回路
８から受信クロック１２の異常検出信号１９が取り出さ
れる。
ぞれ排他的論理和回路８に加えられ、排他的論理和回路
８から受信クロック１２の異常検出信号１９が取り出さ
れる。
次に、第３図各部の波形図を第４図に示す。
第４図アは受信クロック１２の波形図であり、第４図才
はクロック１５の波形図である。
はクロック１５の波形図である。
第４図つはクロック１６の波形図であり、第４図工はシ
フトレジスタ７の出力信号１７の波形図である。
フトレジスタ７の出力信号１７の波形図である。
第４図才は、シフトレジスタ７の出力信号１８の波形図
である。
である。
第４図才の出力信号１８の波形は、第４図工の出力信号
１７の波形が反転した波形になっている。
１７の波形が反転した波形になっている。
第４図力は、第４図工と第４図才の波形を排他的論理和
回路８に加えたときの排他的論理和回路８の出力波形図
である。
回路８に加えたときの排他的論理和回路８の出力波形図
である。
次に、クロック異常検出回路５の動作を説明する。
第４図アの受信クロック１２の点線部分が欠けた場合を
例にとると、第４図才の波形も点線の部分が欠けた波形
になる。
例にとると、第４図才の波形も点線の部分が欠けた波形
になる。
第４図才の点線部分が欠けた波形をシフトレジスタ７に
入れと、第４図工と第４図才では点線部分だけ遅れて繰
り返す波形が得られるようになる。
入れと、第４図工と第４図才では点線部分だけ遅れて繰
り返す波形が得られるようになる。
第４図力の排他的論理和回路８の出力は、第４図工と第
４図才が反転波形のときは「１」になるが、同じ波形の
ときは「０」になる。
４図才が反転波形のときは「１」になるが、同じ波形の
ときは「０」になる。
このため、第４図工の点線部分に対応する位置で「０」
の出力が出てくるようになる。
の出力が出てくるようになる。
との「０」の信号が異常検出信号１９として検出され、
受信クロック１２の異常が検出される。
受信クロック１２の異常が検出される。
（ｅ）発明の効果
この発明によれば、受信クロックに異常が起きると、受
信クロックの異常を検出することができるので、受信デ
ータの異常と受信クロックの異常を別々に検出すること
ができ、通常の受信データの異常を確実に知ることがで
きるようになる。
信クロックの異常を検出することができるので、受信デ
ータの異常と受信クロックの異常を別々に検出すること
ができ、通常の受信データの異常を確実に知ることがで
きるようになる。
第１図はこの発明による実施例の構成図、第２図は従来
のデータ信号の異常検出装置の構成図、第３図はクロッ
ク抽出回路４とクロック異常検出回路５の実施例の回路
図、第４図は第３図各部の波形図である。 １・・・・・・受信回路、２・・・・・・基準データ発
生回路、３・・・・・・異常検出回路、４・・・・・・
クロック抽出回路、５・・・・・・クロック異常検出回
路、６・・・・・・分周器、７・・・・・・シフトレジ
スタ、８・・・・・・排他的論理和回路、１１・・・・
・・受信データ、１２・・・・・・受信クロック、１３
・・・・・・基準データ、１４・・・・・・異常検出信
号、１５・・・・・・クロック、１６・・・・・・クロ
ック、１７・・・・・・出力信号、１８・・・・・・出
力信号、１９・・・・・・異常検出信号。 代理人 弁理士 小 俣 欽 司 第 １ 図 第 ２ 図
のデータ信号の異常検出装置の構成図、第３図はクロッ
ク抽出回路４とクロック異常検出回路５の実施例の回路
図、第４図は第３図各部の波形図である。 １・・・・・・受信回路、２・・・・・・基準データ発
生回路、３・・・・・・異常検出回路、４・・・・・・
クロック抽出回路、５・・・・・・クロック異常検出回
路、６・・・・・・分周器、７・・・・・・シフトレジ
スタ、８・・・・・・排他的論理和回路、１１・・・・
・・受信データ、１２・・・・・・受信クロック、１３
・・・・・・基準データ、１４・・・・・・異常検出信
号、１５・・・・・・クロック、１６・・・・・・クロ
ック、１７・・・・・・出力信号、１８・・・・・・出
力信号、１９・・・・・・異常検出信号。 代理人 弁理士 小 俣 欽 司 第 １ 図 第 ２ 図
Claims (1)
- 【特許請求の範囲】 １ 受信クロック（１２）を分周し、第１のクロック（
１５）を取り出す分周器（６）と、 受信データ（１１）から第２のクロック（１６）を抽出
するクロック抽出回路（４）と、 第１のクロック（１５）と第２のクロック（１６）を入
力とする２段のシフトレジスタ（７）と、 シフトレジスタ（７）の第１段の出力（１７）と第２段
の出力（１８）を入力とする排他的論理和回路（８）と
を備えることを特徴とする受信クロックの異常検出回路
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62051514A JPS63217409A (ja) | 1987-03-06 | 1987-03-06 | 受信クロツクの異常検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62051514A JPS63217409A (ja) | 1987-03-06 | 1987-03-06 | 受信クロツクの異常検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63217409A true JPS63217409A (ja) | 1988-09-09 |
Family
ID=12889114
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62051514A Pending JPS63217409A (ja) | 1987-03-06 | 1987-03-06 | 受信クロツクの異常検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63217409A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5542443A (en) * | 1978-09-22 | 1980-03-25 | Hitachi Ltd | Clock supervisory system |
| JPS61105147A (ja) * | 1984-10-29 | 1986-05-23 | Fujitsu Ltd | クロツク断検出回路 |
-
1987
- 1987-03-06 JP JP62051514A patent/JPS63217409A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5542443A (en) * | 1978-09-22 | 1980-03-25 | Hitachi Ltd | Clock supervisory system |
| JPS61105147A (ja) * | 1984-10-29 | 1986-05-23 | Fujitsu Ltd | クロツク断検出回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10200518A (ja) | 同期信号検出方式 | |
| JP2846428B2 (ja) | 論理比較回路 | |
| JPS63217409A (ja) | 受信クロツクの異常検出回路 | |
| JPH01205237A (ja) | 同期機能不全検出 | |
| JPH01311476A (ja) | 磁気デイスク装置の２−７コード復号回路 | |
| JPH08315506A (ja) | 復調回路 | |
| JP2735760B2 (ja) | パターン検出回路 | |
| JPH0616619B2 (ja) | 同期外れ検出回路 | |
| JP2806854B2 (ja) | バスの同期チェック装置 | |
| JPH01314483A (ja) | テレビジョン信号受信装置 | |
| JPH0393333A (ja) | ディジタルインタフェース回路 | |
| JPH05167647A (ja) | 障害検出機能を有する速度変換装置 | |
| JPH06188949A (ja) | データ断検出回路 | |
| JPS62142437A (ja) | Ａｉｓ信号検出回路 | |
| JPH0575892A (ja) | 信号識別回路 | |
| JPS63151237A (ja) | フレ−ム同期保護回路 | |
| JPS62200876A (ja) | 垂直同期分離回路 | |
| JPS63113699A (ja) | 警報表示回路 | |
| JPH0344232A (ja) | Ｈｄｌｃ回線のモニタ回路 | |
| JPH02134939A (ja) | 入力データ同期回路 | |
| JPH10308082A (ja) | データセパレータ | |
| JPH0273724A (ja) | Ｃｍｉ復号化回路 | |
| JPH08102679A (ja) | Ｃｒｃエラー検出回路 | |
| JP2002158570A (ja) | クロック異常検出回路 | |
| JPS58221535A (ja) | シリアルデ−タ伝送装置 |