JPS63213372A - 電界効果型半導体装置 - Google Patents
電界効果型半導体装置Info
- Publication number
- JPS63213372A JPS63213372A JP4650287A JP4650287A JPS63213372A JP S63213372 A JPS63213372 A JP S63213372A JP 4650287 A JP4650287 A JP 4650287A JP 4650287 A JP4650287 A JP 4650287A JP S63213372 A JPS63213372 A JP S63213372A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- gate electrode
- organic insulating
- semiconductor device
- permittivity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 230000005669 field effect Effects 0.000 title claims description 7
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 239000004642 Polyimide Substances 0.000 abstract description 7
- 229920001721 polyimide Polymers 0.000 abstract description 7
- 230000000694 effects Effects 0.000 abstract description 5
- 230000003071 parasitic effect Effects 0.000 abstract description 5
- 229910004205 SiNX Inorganic materials 0.000 abstract description 3
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 238000004904 shortening Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野コ
この発明は電界効果型半導体装置に関し、特にゲート電
極がＴ型形状を有する電界効果型半導体装置の絶縁膜の
材質に関するものである。
極がＴ型形状を有する電界効果型半導体装置の絶縁膜の
材質に関するものである。
［従来の技術］
化合物半導体素子として、たとえばｎチャンネルＧａＡ
ｓデバイスはアナログ分野ではその高周波領域における
優れた低雑音特性が、またデジタル分野ではその高速性
、低消費電力性が注目され現在活発に研究が行なわれて
いる。
ｓデバイスはアナログ分野ではその高周波領域における
優れた低雑音特性が、またデジタル分野ではその高速性
、低消費電力性が注目され現在活発に研究が行なわれて
いる。
この優れた特性を十分に発揮させるためには素子に寄生
する成分、すなわちソース・ゲート容量（Ｃｇｓ）やソ
ース抵抗（Ｒｓ）等の低減が必要とされ、そのため各種
セルフアライメントプロセスの開発およびゲート長（Ｌ
ｇ）の短縮が図られている。特にこのＬｇの短縮はＣ
ｇｓの低減およびトランスコンダクタンス（Ｇｍ）の向
上に効果的であるが、一方他の弊害も提起する。
する成分、すなわちソース・ゲート容量（Ｃｇｓ）やソ
ース抵抗（Ｒｓ）等の低減が必要とされ、そのため各種
セルフアライメントプロセスの開発およびゲート長（Ｌ
ｇ）の短縮が図られている。特にこのＬｇの短縮はＣ
ｇｓの低減およびトランスコンダクタンス（Ｇｍ）の向
上に効果的であるが、一方他の弊害も提起する。
第２図はゲート電極の各種形状を示した断面図であるが
、図を参照して上述のＬｇの短縮に係る問題点を説明す
る。
、図を参照して上述のＬｇの短縮に係る問題点を説明す
る。
第２図（ａ）は通常のゲート電極４の断面形状を示して
いるが、これをＬｇを短縮させることによって第２図（
ｂ）のような断面形状とすると確かにＬｇ＋がＬｇｚに
短縮された効果としてＣｇＳが低減し、かつＧｍが向上
する。ところが、ゲート電極４の断面積が減少するため
にゲート抵抗（Ｒｇ）の増大をもたらし、これが特性の
向上を妨げるのである。
いるが、これをＬｇを短縮させることによって第２図（
ｂ）のような断面形状とすると確かにＬｇ＋がＬｇｚに
短縮された効果としてＣｇＳが低減し、かつＧｍが向上
する。ところが、ゲート電極４の断面積が減少するため
にゲート抵抗（Ｒｇ）の増大をもたらし、これが特性の
向上を妨げるのである。
そこで、ゲート電極４の断面形状を第２図（ｃ）のごと
くのＴ型形状とすることによって上記両矩形断面の利点
を取り入れ、すなわちＣｇｓを低下させ、かつＧｍ増加
を維持しつつＲｇの増大を抑えている。
くのＴ型形状とすることによって上記両矩形断面の利点
を取り入れ、すなわちＣｇｓを低下させ、かつＧｍ増加
を維持しつつＲｇの増大を抑えている。
第３図はこのＴ型ゲー１［極の従来の製造方法を示した
工程断面図である。
工程断面図である。
以下、図を参照して従来の製造方法について説明する。
エピタキシャル成長またはイオン注入法を用いて能動層
を形成した、たとえばＧａＡｓよりなる半導体基板１上
にＣＶＤ法等によってたとえばＳｉＮｘの無機絶縁膜５
を形成する。次に無機絶縁膜５上に形成したレジスト６
を写真製版法でバターニングし、それをマスクとして無
機絶縁膜５をエツチングし、ゲート長Ｌｇに相当する所
望の開口を形成する（第３図（ａ）参照）。
を形成した、たとえばＧａＡｓよりなる半導体基板１上
にＣＶＤ法等によってたとえばＳｉＮｘの無機絶縁膜５
を形成する。次に無機絶縁膜５上に形成したレジスト６
を写真製版法でバターニングし、それをマスクとして無
機絶縁膜５をエツチングし、ゲート長Ｌｇに相当する所
望の開口を形成する（第３図（ａ）参照）。
開口形成後、レジスト６を除去して新たなレジスト７を
形成するが、同じく写真製版法等でパターニングしてＴ
型ゲート電極の上層部分の幅に応じた開口を形成する（
第３図（ｂ）参照）。このとき、必要があれば半導体基
板１にリセスエッチング等の処理を行なってもよい。
形成するが、同じく写真製版法等でパターニングしてＴ
型ゲート電極の上層部分の幅に応じた開口を形成する（
第３図（ｂ）参照）。このとき、必要があれば半導体基
板１にリセスエッチング等の処理を行なってもよい。
最後に、電子ビーム蒸着法等の方法によりゲート電極を
形成するゲート金属を蒸着して、リフトオフ法によりＴ
型ゲート雷極３を形成する（第３図（ｃ）参照）。
形成するゲート金属を蒸着して、リフトオフ法によりＴ
型ゲート雷極３を形成する（第３図（ｃ）参照）。
［発明が解決しようとする問題点コ
上記のような従来の製造方法によるＴ型ゲート電極にあ
っては、上述のごと＜Ｃｇｓ低下、Ｇｍ向上およびＲｇ
増大阻止という特徴を有しているものの実質的なＣｇｓ
の低下については十分とは言えない。
っては、上述のごと＜Ｃｇｓ低下、Ｇｍ向上およびＲｇ
増大阻止という特徴を有しているものの実質的なＣｇｓ
の低下については十分とは言えない。
第４図はこのＣｇｓを説明するための概略図である。
図において、半導体基板１上にＴ型ゲート電極３および
ソース電極８が形成され、両電極間に基板の保護膜を兼
ねる無機絶縁膜５が形成されている。
ソース電極８が形成され、両電極間に基板の保護膜を兼
ねる無機絶縁膜５が形成されている。
この場合、Ｔ型ゲート電極３の上層部の無機絶縁膜５と
重なっている部分の寄生容量Ｃｇｓｏは依然として存在
する。すなわち、無機絶縁膜５の厚さをｄ１誘電率をε
、重なり部分の面積をＳとするとＣｇｓｏは、 Ｃｇｓｏ閣εＸ Ｓ／ｄ と表わされる。したがって、実効的ゲート容量Ｃｇｓ（
ｅｆｆ）はこのＣｇｓｏとＴ型ゲート電極３の下層部と
半導体基板１とからなる通常の寄生容量Ｃｇｓとに基づ
き、 Ｃｇｓ （ｅ ｆ ｆ） −〇ｇｓ＋Ｃｇｓ。
重なっている部分の寄生容量Ｃｇｓｏは依然として存在
する。すなわち、無機絶縁膜５の厚さをｄ１誘電率をε
、重なり部分の面積をＳとするとＣｇｓｏは、 Ｃｇｓｏ閣εＸ Ｓ／ｄ と表わされる。したがって、実効的ゲート容量Ｃｇｓ（
ｅｆｆ）はこのＣｇｓｏとＴ型ゲート電極３の下層部と
半導体基板１とからなる通常の寄生容量Ｃｇｓとに基づ
き、 Ｃｇｓ （ｅ ｆ ｆ） −〇ｇｓ＋Ｃｇｓ。
として与えられることになるが、Ｃｇｓｏの占める割合
はＬｇが短縮されるほど大きくなり、Ｃｇｓ（ｅｆｆ）
の低減を妨げる。ここでＣｇｓｏを小さくしようとして
、上記面積Ｓを小さくするためにＴ型ゲート電極３の上
層部の幅を狭めるとＲｇが増大し、またレジストパター
ンの調整が難しくなるという問題点があった。
はＬｇが短縮されるほど大きくなり、Ｃｇｓ（ｅｆｆ）
の低減を妨げる。ここでＣｇｓｏを小さくしようとして
、上記面積Ｓを小さくするためにＴ型ゲート電極３の上
層部の幅を狭めるとＲｇが増大し、またレジストパター
ンの調整が難しくなるという問題点があった。
この発明はかかる問題点を解決するためになされたもの
で、ゲート電極のＴ型形状の利点は変更せず、上記寄生
容ｆｆｉｃｇｓｏを低減させる電界効果型半導体装置を
提供することを目的とする。
で、ゲート電極のＴ型形状の利点は変更せず、上記寄生
容ｆｆｉｃｇｓｏを低減させる電界効果型半導体装置を
提供することを目的とする。
［問題点を解決するための手段］
この発明に係る電界効果型半導体装置は、Ｔ型ゲート電
極の上層部が重なる絶縁膜を有機絶縁膜としたものであ
る。
極の上層部が重なる絶縁膜を有機絶縁膜としたものであ
る。
［作用］
この発明においては有機絶縁膜の誘電率が従来の無機絶
縁膜のそれに比して十分低い（一般にＳｉＮｘの６〜７
に対して、を機絶縁膜であるポリイミドは３程度）ので
、Ｃｇｓｏが減少し実効的ゲート容ＨｋＣｇｓ（ｅｆｆ
）の低減に寄与する。
縁膜のそれに比して十分低い（一般にＳｉＮｘの６〜７
に対して、を機絶縁膜であるポリイミドは３程度）ので
、Ｃｇｓｏが減少し実効的ゲート容ＨｋＣｇｓ（ｅｆｆ
）の低減に寄与する。
［実施例］
第１図はこの発明の一実施例における断面図である。
図において、たとえばＧａＡｓよりなる半導体基板１上
に、たとえばポリイミドよりなる有機絶縁膜２を介して
Ｔ型ゲート電極３が形成されている。
に、たとえばポリイミドよりなる有機絶縁膜２を介して
Ｔ型ゲート電極３が形成されている。
この発明における装置の製造方法としては、第３図にて
示した従来の方法に基づきその中で無機絶縁膜の形成の
代わりに、例えば流動性ポリイミド等の有機物を塗布し
て有機絶縁膜を形成するだけでよい。また、有機絶縁膜
の加工はたとえばポリイミドであれば酸素ガス雰囲気中
におけるＲＩＥによって精度良く行なうことができる。
示した従来の方法に基づきその中で無機絶縁膜の形成の
代わりに、例えば流動性ポリイミド等の有機物を塗布し
て有機絶縁膜を形成するだけでよい。また、有機絶縁膜
の加工はたとえばポリイミドであれば酸素ガス雰囲気中
におけるＲＩＥによって精度良く行なうことができる。
なお、上記実施例では有機絶縁膜としてポリイミドを使
用しているが、誘電率の低い他の有機絶縁膜であっても
同様の効果を奏する。
用しているが、誘電率の低い他の有機絶縁膜であっても
同様の効果を奏する。
［発明の効果コ
この発明は以上説明したとおり、Ｔ型ゲート電極の下部
の絶縁膜を誘電率の低い有機絶縁膜としたので、Ｔ型形
状の利点は生かしたまま実効的ゲート容量が低減した高
特性な電界効果型半導体装置となる効果がある。
の絶縁膜を誘電率の低い有機絶縁膜としたので、Ｔ型形
状の利点は生かしたまま実効的ゲート容量が低減した高
特性な電界効果型半導体装置となる効果がある。
第１図はこの発明の一実施例における断面図、第２図は
ゲート電極の各種形状を示した断面図、第３図は従来の
Ｔ型ゲート電極の製造方法を示した工程断面図、第４図
は実効的ゲート容量を説明するための概略図である。 図において、１は半導体基板、２は有機絶縁膜、３はＴ
型ゲート電極である。 なお、各図中同一符号は同一または相当部分を示す。 第１図 第２回
ゲート電極の各種形状を示した断面図、第３図は従来の
Ｔ型ゲート電極の製造方法を示した工程断面図、第４図
は実効的ゲート容量を説明するための概略図である。 図において、１は半導体基板、２は有機絶縁膜、３はＴ
型ゲート電極である。 なお、各図中同一符号は同一または相当部分を示す。 第１図 第２回
Claims (1)
- 半導体基板上に絶縁膜を介して設置したＴ型ゲート電極
を有する電界効果型半導体装置において、前記絶縁膜を
有機絶縁膜としたことを特徴とする、電界効果型半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4650287A JPS63213372A (ja) | 1987-02-27 | 1987-02-27 | 電界効果型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4650287A JPS63213372A (ja) | 1987-02-27 | 1987-02-27 | 電界効果型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63213372A true JPS63213372A (ja) | 1988-09-06 |
Family
ID=12749017
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4650287A Pending JPS63213372A (ja) | 1987-02-27 | 1987-02-27 | 電界効果型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63213372A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03120820A (ja) * | 1989-09-29 | 1991-05-23 | Internatl Business Mach Corp <Ibm> | 集積回路の相互接続用メタライゼーションを形成する方法及び装置 |
| JPH04233762A (ja) * | 1990-08-01 | 1992-08-21 | Internatl Business Mach Corp <Ibm> | 室温で生成しうる銅−半導体複合体及びその形成方法 |
| EP0637075A1 (en) * | 1993-07-27 | 1995-02-01 | Kabushiki Kaisha Toshiba | Semiconductor device sealed with molded resin |
| JPH07235666A (ja) * | 1994-02-22 | 1995-09-05 | Nec Corp | 半導体装置及びその製造方法 |
| DE19533291A1 (de) * | 1994-09-09 | 1996-03-14 | Mitsubishi Electric Corp | Hochfrequenz-Halbleitervorrichtung und Verfahren zum Herstellen der Hochfrequenz-Halbleitervorrichtung |
| DE19621487A1 (de) * | 1996-05-29 | 1997-12-04 | Daimler Benz Ag | Verfahren zur Herstellung von T-förmigen Gate-Elektroden |
-
1987
- 1987-02-27 JP JP4650287A patent/JPS63213372A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03120820A (ja) * | 1989-09-29 | 1991-05-23 | Internatl Business Mach Corp <Ibm> | 集積回路の相互接続用メタライゼーションを形成する方法及び装置 |
| JPH04233762A (ja) * | 1990-08-01 | 1992-08-21 | Internatl Business Mach Corp <Ibm> | 室温で生成しうる銅−半導体複合体及びその形成方法 |
| EP0637075A1 (en) * | 1993-07-27 | 1995-02-01 | Kabushiki Kaisha Toshiba | Semiconductor device sealed with molded resin |
| US5717232A (en) * | 1993-07-27 | 1998-02-10 | Kabushiki Kaisha Toshiba | Semiconductor device sealed with molded resin |
| JPH07235666A (ja) * | 1994-02-22 | 1995-09-05 | Nec Corp | 半導体装置及びその製造方法 |
| DE19533291A1 (de) * | 1994-09-09 | 1996-03-14 | Mitsubishi Electric Corp | Hochfrequenz-Halbleitervorrichtung und Verfahren zum Herstellen der Hochfrequenz-Halbleitervorrichtung |
| DE19533291C2 (de) * | 1994-09-09 | 2002-07-04 | Mitsubishi Electric Corp | Hochfrequenz-Halbleitervorrichtung und Verfahren zum Herstellen der Hochfrequenz-Halbleitervorrichtung |
| DE19621487A1 (de) * | 1996-05-29 | 1997-12-04 | Daimler Benz Ag | Verfahren zur Herstellung von T-förmigen Gate-Elektroden |
| DE19621487B4 (de) * | 1996-05-29 | 2007-09-20 | United Monolithic Semiconductors Gmbh | Verfahren zur Herstellung von T-förmigen Gate-Elektroden |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63213372A (ja) | 電界効果型半導体装置 | |
| JPH02271538A (ja) | 半導体装置の製造方法 | |
| JPH07118482B2 (ja) | 半導体装置の製造方法 | |
| JPH0384963A (ja) | 薄膜トランジスタ | |
| JPS59189676A (ja) | 半導体装置 | |
| JPS6190471A (ja) | 半導体装置の製造方法 | |
| JPS5818966A (ja) | 薄膜電界効果トランジスタの製造方法 | |
| JPH03203246A (ja) | 半導体装置の製造方法 | |
| KR100270363B1 (ko) | 박막트랜지스터 제조방법 | |
| JPH02263443A (ja) | 電界効果トランジスタ | |
| JPS5879772A (ja) | シヨツトキゲ−ト電界効果トランジスタ | |
| KR940010308A (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| JPH05235337A (ja) | Ｍｉｓ型半導体装置 | |
| JPS6284566A (ja) | 電界効果トランジスタ及びその製造方法 | |
| JPH02165639A (ja) | 半導体素子の製造方法 | |
| JPS60145669A (ja) | ＧａＡｓ電界効果トランジスタ | |
| JPS60113973A (ja) | 電界効果トランジスタの製造方法 | |
| JPS60235445A (ja) | 半導体装置の製法 | |
| JPS5873165A (ja) | シヨツトキゲ−ト電界効果トランジスタ及びその製造方法 | |
| JPH01189176A (ja) | 電界効果トランジスタ | |
| JPH0682688B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPS62211960A (ja) | 半導体装置の製造方法 | |
| JPS5879771A (ja) | 半導体装置およびその製造方法 | |
| KR940016892A (ko) | 불순물 농도가 선형적으로 변하는 소오스-드레인을 갖는 폴리실리콘 박막 트랜지스터의 제조방법 | |
| JPH03201542A (ja) | 半導体装置 |