DE19533291A1 - Hochfrequenz-Halbleitervorrichtung und Verfahren zum Herstellen der Hochfrequenz-Halbleitervorrichtung - Google Patents
Hochfrequenz-Halbleitervorrichtung und Verfahren zum Herstellen der Hochfrequenz-HalbleitervorrichtungInfo
- Publication number
- DE19533291A1 DE19533291A1 DE19533291A DE19533291A DE19533291A1 DE 19533291 A1 DE19533291 A1 DE 19533291A1 DE 19533291 A DE19533291 A DE 19533291A DE 19533291 A DE19533291 A DE 19533291A DE 19533291 A1 DE19533291 A1 DE 19533291A1
- Authority
- DE
- Germany
- Prior art keywords
- resin
- field effect
- effect transistor
- gate electrode
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
- H01L2924/141—Analog devices
- H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
Die vorliegende Erfindung bezieht sich auf Hochfre
quenz-Halbleitervorrichtungen, welche FET′s, HEMT′s,
MMIC′s oder dergleichen enthalten und beispielsweise zur
Aufnahme von Konvertern für Satelliten-Datenübertragung
bzw. Satelliten-Nachrichtenübertragung verwendet werden.
Die Erfindung bezieht sich ebenso auf ein Verfahren zum
Herstellen der Hochfrequenz-Halbleitervorrichtung.
Fig. 5 zeigt eine perspektivische Ansicht, welche eine
Hochfrequenz-Halbleitervorrichtung nach dem Stand der
Technik veranschaulicht, welche in einem gegossenen Harz
eingekapselt ist. Entsprechend Fig. 5 ist ein GaAs-FET-
Chip 101 auf einem Sourceleiter 105 angebracht. Sourcever
drahtungen 102, Drainverdrahtungen 103 und Gateverdrahtun
gen 104 verbinden das FET-Chip 101 mit dem Sourceleiter
105, einem Drainleiter 106 bzw. einem Gateleiter 107. Das
FET-Chip 101, die Verdrahtungen 102, 103 und 104 und Teile
der Leiter 105, 106 und 107 sind in dem thermisch gehärte
ten Epoxidharz 108 eingekapselt.
Fig. 6 zeigt eine Querschnittsansicht des GaAs-FET′s
101, welcher auf der in Fig. 5 dargestellten Hochfrequenz-
Halbleitervorrichtung angebracht ist. Entsprechend Fig. 6
bezeichnet Bezugszeichen 1 ein GaAs-Substrat. Eine aktive
n-Typ-Schicht 6, welche eine Aussparung besitzt, ist auf
dem GaAs-Substrat 1 angeordnet. Die Tiefe der Aussparung
(DR) beträgt 150 nm, und die Breite der Aussparung beträgt
800 nm. Eine T-förmige Gateelektrode 2, welche aus
Ti/Al/Mo besteht bzw. aufweist, ist in der Aussparung der
aktiven Schicht 6 angeordnet. Die Gatelänge beträgt 250
nm. Die Höhe des unteren I-förmigen Teils der T-förmigen
Gateelektrode 2 beträgt 400 nm, und die Gesamthöhe der
Gateelektrode 2 beträgt 700 nm. Die Breite der Gateelek
trode 2 beträgt an dem Oberteil 1 µm. Source- und Drain
elektroden 3 und 4, welche aus AuGe bestehen bzw. aufwei
sen und eine Dicke von 300 nm besitzen, sind auf der akti
ven Schicht 6 auf gegenüberliegenden Seiten der Gateelek
trode 2 und getrennt davon angeordnet. Die Entfernung zwi
schen der Sourceelektrode 3 und der Drainelektrode 4 be
trägt 3 bis 4 µm. Eine Passivierungsschicht 5 wie eine
SiN-Schicht bedeckt die Gateelektrode 2 und die Oberfläche
der aktiven Schicht 6 in der Nähe der Gateelektrode 2. Die
Passivierungschicht 5 besitzt eine Dicke von 100 nm. Vor
zugsweise wird für die Auftragung der Passivierungsschicht
5 Plasma-CVD verwendet, so daß die Schicht lediglich über
der komplizierten Struktur auf der Oberfläche des FET′s
aufgetragen wird.
Es wird eine Beschreibung des Betriebs gegeben.
Wenn ein Eingangssignal einer Frequenz von mehreren
GHz der Gateelektrode 2 eingegeben wird, während eine
Spannung an die Sourceelektrode 3 und die Drainelektrode 4
angelegt ist, wird ein Drainstrom moduliert und als ver
stärktes Hochfrequenzsignal ausgegeben. Das thermisch ge
härtete Epoxidharz 108, welches den GaAs-FET 101 einkap
selt, befindet sich in Kontakt mit dem GaAs-FET 101, und
die Aussparung der aktiven Schicht ist mit dem Epoxidharz
108 gefüllt. Da die Dielektrizitätskonstante von Epoxid
harz etwa 4 beträgt, ist der Gate/Source-Kapazitätswert
(Cgs), welcher von der Seitenoberfläche der Gateelektrode
2 und der aktiven n-Typ Schicht 6 der Seite der Source
elektrode 3 gebildet wird, und der Gate/Drain-Kapazitäts
wert (Cgd), welcher von der Seitenoberfläche der Gateelek
trode 2 und der aktiven n-Typ Schicht auf der Seite der
Drainelektrode 4 gebildet wird, groß. Daher ist die Hoch
frequenzcharakteristik des GaAs-FET′s, welcher in dem ge
gossenen Harz 108 eingekapselt ist, wesentlich herabge
setzt.
Um die oben beschriebene Schwierigkeit zu vermeiden,
gibt es eine Hochfrequenz-Vorrichtung, bei welcher ein IC-
Chip nicht in einem gegossenen Harz eingekapselt ist, d. h.
ein Raum oberhalb des IC-Chips ist verblieben. In diesem
Fall müssen jedoch die Feuchtigkeitswiderstandsfähigkeit
des IC-Chips und die Abschirmung des IC-Chips vor α-Strah
len berücksichtigt werden.
Gewöhnlich ist eine Passivierungsschicht, welche aus
SiO₂ oder SiN besteht bzw. aufweist, auf der Oberfläche
des IC-Chips aufgetragen, um die Feuchtigkeitswiderstands
fähigkeit des IC-Chips zu verbessern und die Abschirmung
des IC-Chip vor α-Strahlen vorzusehen. Obwohl die Feuch
tigkeitswiderstandsfähigkeit und die Abschirmungswirkung
durch Erhöhen der Dicke der Passivierungsschicht verbes
sert sind, sind die oben beschriebenen Kapazitätswerte Cgs
und Cgd ungünstig erhöht, da SiO₂ und SiN relativ hohe
Dielektrizitätskonstanten von etwa 5 bis 8 besitzen. Als
Ergebnis ist die Hochfrequenzcharakteristik des IC-Chips
herabgesetzt.
Die Veröffentlichung der japanischen Patentanmeldung
Nr. Sho. 63-204742 offenbart einen GaAs-FET, bei welchem
eine Gateelektrode von einer Polyimidschicht bedeckt ist,
welche eine niedrige Dielektrizitätskonstante besitzt.
Entsprechend dieser Veröffentlichung ist zur Lösung der
oben beschriebenen Schwierigkeit der SiO₂- oder SiN-Passi
vierungsschicht eine Polyimidschicht, welche eine niedrige
Dielektrizitätskonstante besitzt, auf einem vorgeschriebe
nen Gebiet des GaAs-FET′s angeordnet, während eine SiO₂-
oder SiN-Schicht auf dem anderen Gebiet angeordnet ist.
Mit anderen Worten, die Polyimidschicht wird selektiv in
einen vorgeschriebenen Teil der Passivierungsschicht ein
gesetzt, welche aus SiO₂ oder SiN besteht bzw. aufweist.
Die Veröffentlichungsschrift der japanischen Patentan
meldung Nr. Sho 63-213372 offenbart einen FET, bei welchem
eine Polyimidschicht zwischen einem T-förmigen Gate und
einem Substrat zur Reduzierung des Gatekapazitätswerts
eingesetzt ist.
Bei den oben beschriebenen Veröffentlichungen ist die
Polyimidschicht, welche eine niedrige Dielektrizitätskon
stante besitzt, direkt auf dem Halbleitersubstrat zur Re
duzierung der oben beschriebenen Kapazitätswerte Cgs und
Cgd angeordnet. Eine weiter Reduzierung der Kapazitätswer
te kann dadurch erzielt werden, daß Fluor in dem Harz ent
halten ist, welches eine Dielektrizitätskonstante besitzt,
die geringer als diejenige des Polyimids ist. Jedoch ist
die Affinität des Fluor enthaltenden Harzes bezüglich des
Substrats gering.
Die Veröffentlichung der japanischen Patentanmeldung
Nr. Hei. 5-198502 offenbart ein Verfahren zum Herstellen
eines Halbleiters, bei welchem ein Fluor enthaltendes Harz
wie ein Fluor enthaltendes Polyimid zum Schutz der Ober
fläche des Halbleiters mit hoher Genauigkeit gebildet ist.
Andererseits offenbart die Veröffentlichung der japani
schen Patentanmeldung Nr. Hei. 5-72736 ein Verfahren zur
Strukturierung einer Fluor enthaltenden Polyimidharz
schicht auf einer Halbleitervorrichtung.
Aufgabe der vorliegenden Erfindung ist es, eine Hoch
frequenz-Halbleitervorrichtung vorzusehen, bei welcher ein
FET-Chip in einem gegossenen Harz eingekapselt ist, ohne
daß die Funktion der Passivierungsschicht reduziert ist
und ohne daß die Hochfrequenzcharakteristik der Vorrich
tung herabgesetzt ist.
Eine weitere Aufgabe der vorliegenden Erfindung ist
es, ein Verfahren zum Erzeugen der Hochfrequenz-Halblei
tervorrichtung vorzusehen.
Die Lösung der Aufgaben erfolgt durch die Merkmale der
unabhängigen Ansprüche.
Entsprechend einem ersten Aspekt der vorliegenden Er
findung enthält eine Hochfrequenz-Halbleitervorrichtung
einen Feldeffekttransistor, welcher eine Oberfläche und
eine Gateelektrode besitzt, die auf der Oberfläche ange
ordnet ist; eine Passivierungsschicht, welche ein Material
enthält, das aus der Gruppe bestehend aus SiO₂ und SiN ge
wählt ist, und auf der Gateelektrode und einem Teil der
Oberfläche des Feldeffekttransistors in der Nähe der Gate
elektrode angeordnet ist; eine Umhüllungsschicht, die aus
Fluor enthaltendem Harz besteht bzw. aufweist, welches ei
ne Dielektrizitätskonstante von weniger als 3,2 und eine
Dicke besitzt, welche 2 µm überschreitet, und auf der Pas
sivierungsschicht angeordnet ist; und ein gegossenes Harz,
welches den Feldeffekttransistor mit der Passivierungs
schicht und der Umhüllungsschicht einkapselt. Daher kann
Fluor enthaltendes Harz, dessen Dielektrizitätskonstante
niedriger als die Dielektrizitätskonstante des Polyimids
ist, als Umhüllungsschicht verwendet werden, ohne daß die
Funktion der Passivierungsschicht herabgesetzt ist, so daß
die Dielektrizitätskonstante der Umhüllungsschicht nicht
die Hochfrequenzcharakteristik der Vorrichtung beeinträch
tigt.
Entsprechend einem zweiten Aspekt der vorliegenden Er
findung enthält ein Verfahren zum Herstellen einer Hoch
frequenz-Halbleitervorrichtung die Schritte Bereitstellen
eines Feldeffekttransistorchips, welches ein Halbleiter
substrat enthält, das gegenüberliegende Vorder- und Rück
seitenoberflächen besitzt, einer aktiven Schicht, welche
auf der Vorderseitenoberfläche des Substrats angeordnet
ist, und von Gate-, Source- und Drainelektroden, die auf
der aktiven Schicht angeordnet sind; Bilden einer Passi
vierungsschicht, welche ein Material aus der Gruppe beste
hend aus SiO₂ und SiN enthält, auf der Gateelektrode und
einem Teil der Oberfläche des Feldeffekttransistorchips in
der Nähe der Gateelektrode; Bonden des Feldeffekttransi
storchips auf einen Leiterrahmen an der Rückseitenoberflä
che des Substrats; Bonden von Drähten auf die Gate-,
Source- und Drainelektroden; Auftragen eines Fluor enthal
tenden Harzes, welches eine Dielektrizitätskonstante von
weniger als 3,2 und eine Dicke besitzt, welche 2 µm über
schreitet, auf die Passivierungsschicht und Härten bzw.
Trocknen des Fluor enthaltendes Harzes; und Einkapseln des
Feldeffekttransistorchips in einem gegossenen Harz.
Die vorliegende Erfindung wird in der nachfolgenden
Beschreibung unter Bezugnahme auf die Zeichnung erläutert.
Fig. 1 zeigt eine Querschnittsansicht, welche einen
GaAs-FET veranschaulicht, der in einer Hochfrequenz-Halb
leitervorrichtung in Übereinstimmung mit der vorliegenden
Erfindung enthalten ist.
Fig. 2(a)-2(e) zeigen Querschnittsansichten,
welche die Verfahrensschritte bei einem Verfahren des Her
stellens der Hochfrequenz-Halbleitervorrichtung in Über
einstimmung mit der vorliegenden Erfindung veranschauli
chen.
Fig. 3 (a) zeigt ein schematisches Diagramm, welches
ein Muster eines GaAs-FET, welcher mit Harz ummantelt ist,
veranschaulicht, und Fig. 3 (b) zeigt einen Graphen, wel
cher die Beziehung zwischen der Verstärkung des GaAs-FET′s
und der Dielektrizitätskonstante des Harzes veranschau
licht.
Fig. 4 zeigt einen Graphen, welcher die Beziehung zwi
schen der Dicke des Fluor enthaltende s Harzes und der Ver
stärkung des GaAs-FET′s veranschaulicht.
Fig. 5 zeigt eine perspektivische Ansicht, welche eine
Hochfrequenz-Halbleitervorrichtung nach dem Stand der
Technik veranschaulicht, die in einem gegossenen Harz ein
gekapselt ist.
Fig. 6 zeigt eine Querschnittsansicht, welche einen
GaAs-FET nach dem Stand der Technik veranschaulicht.
Fig. 1 zeigt eine Querschnittsansicht, welche einen
GaAs-FET in Übereinstimmung mit der vorliegenden Erfindung
veranschaulicht.
Entsprechend der Figur ist die Grundstruktur des GaAs-
FET′s identisch der des in Fig. 6 dargestellten GaAs-FET′s
nach dem Stand der Technik, außer daß die gesamte Oberflä
che des GaAs-FET′s mit einer Umhüllungs- bzw. Ummante
lungsschicht 7 bedeckt ist, die aus Fluor enthaltenden
Harz besteht bzw. aufweist, welches eine Dielektrizitäts
konstante von 2,0 besitzt.
Fig. 3 (a) zeigt ein schematisches Diagramm, welches
ein Muster eines GaAs-FET′s veranschaulicht, der in einem
gegossenen Harz eingekapselt ist. Bei der Erzeugung wird
eine Umhüllungsschicht 7, welche aus Fluor enthaltendem
Harz, Polyimid, oder aus Silizium enthaltendem Harz be
steht bzw. aufweist, über die Oberfläche des GaAs-FET′s 10
aufgetragen, worauf Trocken bzw. Härten bei etwa 200°C
folgt. Danach wird der GaAs-FET 10 in dem gegossenen Harz
15 eingekapselt.
Fig. 3 (b) zeigt einen Graphen, welcher die Beziehung
zwischen der Verstärkung des GaAs-FET′s und der Dielektri
zitätskonstante des Umhüllungsharzes 7 veranschaulicht.
Entsprechend Fig. 3 (b) zeigen Bezugszeichen A, B, C
und D die Charakteristik des Fluor enthaltenden Harzes,
Polyimids, Silizium enthaltenden Harzes bzw. des Epoxid
harzes. Entsprechend Fig. 3 (a) besteht das gegossene Harz
15 aus Silizium enthaltendem Harz oder aus Epoxidharz.
Darüber hinaus zeigen Bezugszeichen E und F die Charakte
ristik von Epoxidharz mit unterschiedlichen Dielektrizi
tätskonstanten. Die Dielektrizitätskonstante von Epoxid
harz hängt von dem Füllstoff und dessen Anteil ab.
Insbesondere besitzen die Dielektrizitätskonstanten
von Fluor enthaltendem Harz A, Silizium enthaltendem Harz
C und Epoxidharz D die Werte 2, 3,2 bzw. 4. Die Dielektri
zitätskonstante von Epoxidharz ändert sich auf 5 (E) und 6
(F) unter Verwendung von Natriumhydrogenphosphat als Füll
stoff.
Bei dem in Fig. 3 (a) dargestellten Muster besitzt das
Umhüllungsharz 7 eine Dicke von 50 µm.
Wenn entsprechend Fig. 3 (b) die Dielektrizitätskon
stante des Umhüllungsharzes 3,2 überschreitet, verringert
sich die Verstärkung des GaAs-FET′s. Dies wird dadurch
hervorgerufen, daß der Gate/Source-Kapazitätswert Cgs und
der Gate/Drain-Kapazitätswert Cgd des FET′s mit dem An
steigen der Dielektrizitätskonstante des Umhüllungsharzes
ansteigt, und folglich wird die Hochfrequenzcharakteristik
des FET′s herabgesetzt.
Fig. 4 zeigt einen Graphen, welcher die Harzdicke in
Abhängigkeit der Verstärkung des GaAs-FET′s 10 veranschau
licht, wenn Fluor enthaltendes Harz als das Umhüllungsharz
7 verwendet wird. Entsprechend Fig. 4 verringert sich die
Verstärkung, wenn das Umhüllungsharz 7 dünner als 2 µm
ist. Daher muß das Umhüllungsharz 7 dicker als 2 µm sein,
um eine hinreichende Wirkung zu zeigen.
Wie bezüglich der Hochfrequenz-Halbleitervorrichtung
in Übereinstimmung mit der Erfindung beschrieben, sind die
Gateelektrode 2 des GaAs-FET′s und die Oberfläche des
GaAs-FET′s in der zähe der Gateelektrode 2 von der Doppel
schichtstruktur der passiven Schicht 5, welche aus SiO₂
oder SiN besteht bzw. aufweist, und der Umhüllungsschicht
7, welche aus Fluor enthaltendem Harz besteht bzw. auf
weist, bedeckt. Das Umhüllungsharz 7 ist dicker als 2 µm
und besitzt eine Dielektrizitätskonstante von weniger als
3,2. Danach wird die gesamte Struktur des FET-Chips in dem
gegossenen Epoxidharz 15 eingekapselt. Daher wird die
Hochfrequenzcharakteristik des FET-Chips nicht durch das
gegossene Harz beeinträchtigt. Es kann insbesondere, da
die Oberfläche des FET-Chips mit der Doppelschichtstruktur
ummantelt ist, welche die Passivierungsschicht 5 und das
Ummüllungsharz 7 enthält, Fluor enthaltendes Harz, welches
eine relativ niedrige Dielektrizitätskonstante und eine
geringe Affinität zu dem Halbleitersubstrat besitzt, als
Umhüllungsharz 7 verwendet werden, ohne daß die Funktion
der Passivierungsschicht 5 beeinträchtigt wird.
Fig. 2(a)-2(e) zeigen Querschnittsansichten,
welche Verfahrensschritte eines Verfahrens zum Herstellen
der Hochfrequenz-Halbleitervorrichtung in Übereinstimmung
mit der vorliegenden Erfindung veranschaulichen.
Zu Anfang wird ein GaAs-FET-Chip mit der Passivie
rungsschicht 5, welche aus SiO₂ oder SiN besteht bzw. auf
weist, bereitgestellt (Fig. 2 (a)).
In dem Schritt entsprechend Fig. 2 (b) wird der GaAs-
FET-Chip 10 auf den Leiterrahmen 11 mit einem Lot 12 ge
bondet.
Danach werden wie in Fig. 2 (c) dargestellt die
Sourceelektrode 3 und die Drainelektrode 4 des GaAs-FET-
Chips 10 mit Au-Drähten 13 an den Leiterrahmen 11 ange
schlossen.
Danach wird wie in Fig. 2 (d) veranschaulicht das Um
hüllungsharz 7, welches aus Fluor enthaltendem Harz be
steht bzw. aufweist, auf die Oberfläche des FET-Chips 7
mit einem Spender bzw. Ausgabegerät 14 aufgebracht, worauf
ein Trocknen bzw. Härten bei einer hohen Temperatur zur
Härtung des Harzes 7 folgt, wodurch der Raum zwischen der
Gateelektrode 2 und dem Halbleitersubstrat 1 vollständig
mit dem Harz 7 gefüllt wird. Obwohl das Harz 7 die Au-
Drähte 13 kontaktiert, ruft dieser Kontakt keine Schwie
rigkeit hervor.
Schließlich wird die gesamte Struktur der Vorrichtung
in dem thermisch gehärteten Epoxidharz 15 eingekapselt.
Obwohl das Fluor enthaltende Harz 7 nach dem Waferver
fahren durch Vergießen aufgebracht wird, kann es während
des Waferverfahrens durch Schleuderbeschichtung aufge
bracht werden. Nach der Schleuderbeschichtung kann das
Harz 7 durch Fotolithographie zur Bloßlegung der Source-
und Drainelektroden 3 und 4 strukturiert werden, auf wel
che die Au-Drähte 13 gebondet werden sollen. In diesem
Fall kontaktiert das Harz 7 nicht die Au-Drähte 13 auf den
Elektroden 3 und 4.
Während bei der vorliegenden Erfindung der Schwerpunkt
auf eine Hochfrequenz-Halbleitervorrichtung gelegt wurde,
welche einen GaAs-FET enthält, liegen Hochfrequenz-Halb
leitervorrichtungen ebenfalls im Rahmen der Erfindung,
welche HEMT′s oder MMIC′s enthalten.
Vorstehend wird eine Hochfrequenz-Halbleitervorrichtung
und ein Verfahren zum Herstellen der Hochfrequenz-Halblei
tervorrichtung offenbart. Die Hochfrequenz-Halbleitervor
richtung enthält einen Feldeffekttransistor, welcher eine
Oberfläche und eine auf der Oberfläche angeordnete Gate
elektrode besitzt, eine Passivierungsschicht, welche aus
einem Material aus der Gruppe bestehend aus SiO₂ und SiN
besteht bzw. aufweist und auf der Gateelektrode und auf ei
nem Teil der Oberfläche des Feldeffekttransistors in der
Nähe der Gateelektrode angeordnet ist, eine Umhüllungs
schicht, welche aus Fluor enthaltendem Harz besteht bzw.
aufweist, das eine Dielektrizitätskonstante von weniger als
3,2 und eine Dicke besitzt, welche 2 µm überschreitet, und
auf der Passivierungsschicht angeordnet ist, und ein gegos
senes Harz, welches den Feldeffekttransistor mit der Passi
vierungsschicht und der Umhüllungsschicht einkapselt. Daher
kann Fluor enthaltendes Harz, dessen Dielektrizitätskon
stante niedriger als die Dielektrizitätskonstante von Po
lyimid ist, als Umhüllungsschicht verwendet werden, ohne
daß die Funktion der Passivierungsschicht herabgesetzt ist,
so daß die Dielektrizitätskonstante der Umhüllungsschicht
nicht die Hochfrequenzcharakteristik der Vorrichtung beein
trächtigt.
Claims (6)
1. Hochfrequenz-Halbleitervorrichtung (Fig. 1 und 2
(e) mit:
einem Feldeffekttransistor (10), welcher eine Oberflä che und eine auf der Oberfläche angeordnete Gateelektrode (2) besitzt;
einer Passivierungsschicht (5), welche ein Material aus der Gruppe bestehend aus SiO₂ und SiN enthält, wobei die Passivierungsschicht (5) auf der Gateelektrode (2) und auf einem Teil der Oberfläche des Feldeffekttransistors in der Nähe der Gateelektrode (2) angeordnet ist;
einer Umhüllungsschicht (7), welche Fluor enthaltendes Harz enthält, das eine Dielektrizitätskonstante von weniger als 3,2 und eine Dicke besitzt, welche 2 µm überschreitet, wobei die Umhüllungsschicht (7) auf der Passivierungs schicht (7) angeordnet ist; und
einem gegossenen Harz (15), welches den Feldeffekt transistor (10) mit der Passivierungsschicht (5) und der Umhüllungsschicht (7) einkapselt.
einem Feldeffekttransistor (10), welcher eine Oberflä che und eine auf der Oberfläche angeordnete Gateelektrode (2) besitzt;
einer Passivierungsschicht (5), welche ein Material aus der Gruppe bestehend aus SiO₂ und SiN enthält, wobei die Passivierungsschicht (5) auf der Gateelektrode (2) und auf einem Teil der Oberfläche des Feldeffekttransistors in der Nähe der Gateelektrode (2) angeordnet ist;
einer Umhüllungsschicht (7), welche Fluor enthaltendes Harz enthält, das eine Dielektrizitätskonstante von weniger als 3,2 und eine Dicke besitzt, welche 2 µm überschreitet, wobei die Umhüllungsschicht (7) auf der Passivierungs schicht (7) angeordnet ist; und
einem gegossenen Harz (15), welches den Feldeffekt transistor (10) mit der Passivierungsschicht (5) und der Umhüllungsschicht (7) einkapselt.
2. Hochfrequenz-Halbleitervorrichtung nach Anspruch 1, da
durch gekennzeichnet, daß das gegossene Harz (15) Epoxid
harz ist.
3. Hochfrequenz-Halbleitervorrichtung nach Anspruch 1, da
durch gekennzeichnet, daß der Feldeffekttransistor (10) ei
ne Aussparungsstruktur enthält, in welcher die Gateelek
trode (2) angeordnet ist.
4. Hochfrequenz-Halbleitervorrichtung nach Anspruch 1, da
durch gekennzeichnet, daß der Feldeffekttransistor (10) T-
förmig ausgebildet ist.
5. Hochfrequenz-Halbleitervorrichtung nach Anspruch 1, da
durch gekennzeichnet, daß der Feldeffekttransistor (10) ein
GaAs-Feldeffekttransistor ist.
6. Verfahren zum Herstellen einer Hochfrequenz-Halbleiter
vorrichtung (Fig. 2(a)-2(e)) mit den Schritten:
Bereitstellen eines Feldeffekttransistorchips (10), welches ein Halbleitersubstrat (1), das gegenüberliegende Vorder- und Rückseitenoberflächen besitzt, eine aktive Schicht, welche auf der Vorderseitenoberfläche des Substrats angeordnet ist, und Gate- (2), Source- (3) und Drainelektroden (4) enthält, welche auf der aktiven Schicht angeordnet sind;
Bilden einer Passivierungsschicht (5), welche ein Mate rial aus der Gruppe bestehend aus SiO₂ und SiN aufweist, auf der Gateelektrode (2) und auf einem Teil der Oberfläche des Feldeffekttransistorchips (10) in der Nähe der Gate elektrode (2);
Bonden des Feldeffekttransistorchips (10) auf einen Leiterrahmen (11) an der Rückseitenoberfläche des Substrats (1);
Bonden von Drähten (13) auf die Gate- (2), Source- (3) und Drainelektroden (4);
Auftragen von Fluor enthaltendem Harz (7), welches eine Dielektrizitätskonstante von weniger als 3,2 und eine Dicke besitzt, welche 2 µm überschreitet, auf die Passivierungs schicht (5) und Härten des Fluor enthaltenden Harzes (7); und
Einkapseln des Feldeffekttransistorchips (10) in einem gegossenen Harz (15).
Bereitstellen eines Feldeffekttransistorchips (10), welches ein Halbleitersubstrat (1), das gegenüberliegende Vorder- und Rückseitenoberflächen besitzt, eine aktive Schicht, welche auf der Vorderseitenoberfläche des Substrats angeordnet ist, und Gate- (2), Source- (3) und Drainelektroden (4) enthält, welche auf der aktiven Schicht angeordnet sind;
Bilden einer Passivierungsschicht (5), welche ein Mate rial aus der Gruppe bestehend aus SiO₂ und SiN aufweist, auf der Gateelektrode (2) und auf einem Teil der Oberfläche des Feldeffekttransistorchips (10) in der Nähe der Gate elektrode (2);
Bonden des Feldeffekttransistorchips (10) auf einen Leiterrahmen (11) an der Rückseitenoberfläche des Substrats (1);
Bonden von Drähten (13) auf die Gate- (2), Source- (3) und Drainelektroden (4);
Auftragen von Fluor enthaltendem Harz (7), welches eine Dielektrizitätskonstante von weniger als 3,2 und eine Dicke besitzt, welche 2 µm überschreitet, auf die Passivierungs schicht (5) und Härten des Fluor enthaltenden Harzes (7); und
Einkapseln des Feldeffekttransistorchips (10) in einem gegossenen Harz (15).
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6215842A JPH0883813A (ja) | 1994-09-09 | 1994-09-09 | 高周波半導体装置,及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19533291A1 true DE19533291A1 (de) | 1996-03-14 |
DE19533291C2 DE19533291C2 (de) | 2002-07-04 |
Family
ID=16679177
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19533291A Expired - Fee Related DE19533291C2 (de) | 1994-09-09 | 1995-09-08 | Hochfrequenz-Halbleitervorrichtung und Verfahren zum Herstellen der Hochfrequenz-Halbleitervorrichtung |
Country Status (3)
Country | Link |
---|---|
JP (1) | JPH0883813A (de) |
DE (1) | DE19533291C2 (de) |
TW (1) | TW419801B (de) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19641875A1 (de) * | 1995-11-28 | 1997-06-05 | Mitsubishi Electric Corp | Hochfrequenzschaltungsbauelement |
WO2003096399A1 (de) | 2002-05-11 | 2003-11-20 | United Monolithic Semiconductors Gmbh | Verfahren zur herstellung eines halbleiterbauelementes und danach hergestelltes halbleiterbauelement |
WO2008021860A2 (en) * | 2006-08-11 | 2008-02-21 | Texas Instruments Incorporated | Process for precision placement of integrated circuit overcoat material |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20040024675A (ko) * | 2002-09-16 | 2004-03-22 | 주식회사 만도 | 전동기 구동용 파워모듈 |
JP4385205B2 (ja) | 2002-12-16 | 2009-12-16 | 日本電気株式会社 | 電界効果トランジスタ |
JP2007095785A (ja) * | 2005-09-27 | 2007-04-12 | Mitsubishi Electric Corp | 電界効果型トランジスタ |
JP5162823B2 (ja) * | 2005-12-08 | 2013-03-13 | 三菱電機株式会社 | 半導体装置及び半導体装置の製造方法 |
KR102281413B1 (ko) * | 2017-05-15 | 2021-07-23 | 미쓰비시덴키 가부시키가이샤 | 반도체 장치의 제조 방법 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63204742A (ja) * | 1987-02-20 | 1988-08-24 | Sharp Corp | 半導体装置の製造方法 |
JPS63213372A (ja) * | 1987-02-27 | 1988-09-06 | Sharp Corp | 電界効果型半導体装置 |
JPH0572736A (ja) * | 1991-09-18 | 1993-03-26 | Hitachi Chem Co Ltd | 含フツ素系ポリイミド樹脂膜パターンの製造法 |
JPH05198502A (ja) * | 1991-06-06 | 1993-08-06 | Asahi Glass Co Ltd | 半導体の製造方法 |
-
1994
- 1994-09-09 JP JP6215842A patent/JPH0883813A/ja active Pending
-
1995
- 1995-08-25 TW TW084108855A patent/TW419801B/zh not_active IP Right Cessation
- 1995-09-08 DE DE19533291A patent/DE19533291C2/de not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63204742A (ja) * | 1987-02-20 | 1988-08-24 | Sharp Corp | 半導体装置の製造方法 |
JPS63213372A (ja) * | 1987-02-27 | 1988-09-06 | Sharp Corp | 電界効果型半導体装置 |
JPH05198502A (ja) * | 1991-06-06 | 1993-08-06 | Asahi Glass Co Ltd | 半導体の製造方法 |
JPH0572736A (ja) * | 1991-09-18 | 1993-03-26 | Hitachi Chem Co Ltd | 含フツ素系ポリイミド樹脂膜パターンの製造法 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19641875A1 (de) * | 1995-11-28 | 1997-06-05 | Mitsubishi Electric Corp | Hochfrequenzschaltungsbauelement |
DE19641875C2 (de) * | 1995-11-28 | 2001-03-15 | Mitsubishi Electric Corp | Hochfrequenzschaltungsbauelement |
WO2003096399A1 (de) | 2002-05-11 | 2003-11-20 | United Monolithic Semiconductors Gmbh | Verfahren zur herstellung eines halbleiterbauelementes und danach hergestelltes halbleiterbauelement |
US7041541B2 (en) | 2002-05-11 | 2006-05-09 | United Monolithic Semiconductors Gmbh | Method for producing a semiconductor component, and semiconductor component produced by the same |
US7432563B2 (en) | 2002-05-11 | 2008-10-07 | United Monolithic Semiconductors Gmbh | Method for producing a semiconductor component and semiconductor component produced by the same |
WO2008021860A2 (en) * | 2006-08-11 | 2008-02-21 | Texas Instruments Incorporated | Process for precision placement of integrated circuit overcoat material |
WO2008021860A3 (en) * | 2006-08-11 | 2008-10-23 | Texas Instruments Inc | Process for precision placement of integrated circuit overcoat material |
US7648857B2 (en) | 2006-08-11 | 2010-01-19 | Texas Instruments Incorporated | Process for precision placement of integrated circuit overcoat material |
Also Published As
Publication number | Publication date |
---|---|
JPH0883813A (ja) | 1996-03-26 |
TW419801B (en) | 2001-01-21 |
DE19533291C2 (de) | 2002-07-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10236455B4 (de) | Halbleiterbauelement mit einem Leistungshalbleiterelement eines Vertikaltyps | |
DE4019848C2 (de) | Halbleitereinrichtung mit einer allseitig isolierten Unterstützungsschicht unterhalb eines Kontaktgebietes und Herstellungsverfahren für eine solche Halbleitereinrichtung | |
DE69133497T2 (de) | Leiterrahmen für eine Halbleiteranordnung und dessen Herstellungsverfahren | |
DE102011053871A1 (de) | Multichip-Halbleitergehäuse und deren Zusammenbau | |
DE4230187B4 (de) | Baueinheit mit Speicher-IC, sowie Verfahren zum Herstellen einer solchen Baueinheit | |
DE4424549C2 (de) | Verfahren zum Gehäusen eines Leistungshalbleiterbauelements und durch dieses Verfahren hergestelltes Gehäuse | |
DE10210903A1 (de) | Halbleiterpackungsbauelement geringer Dicke, Verfahren zu seiner Herstellung und zugehörige Elektronikkomponente | |
DE3116406A1 (de) | Halbleiteranordnung | |
DE3134343A1 (de) | Halbleiteranordnung | |
DE10003671A1 (de) | Halbleiter-Bauelement | |
DE60224131T2 (de) | Leiterrahmen-Packung in Chipgrösse | |
DE19813525A1 (de) | Integriertes Halbleiterbauelement | |
DE102014113376A1 (de) | Verfahren zum herstellen eines chip-package, chip-package, verfahren zum herstellen einer chip-baugruppe und chip-baugruppe | |
DE4230030A1 (de) | Halbleitergehaeuse und verfahren zu dessen zusammenbau | |
DE102013108704A1 (de) | Ein Verfahren zum Herstellen einer Metallpadstruktur eines Die, ein Verfahren zum Herstellen eines Bondpads eines Chips, einer Die-Anordnung und einer Chipanordnung | |
DE19533291C2 (de) | Hochfrequenz-Halbleitervorrichtung und Verfahren zum Herstellen der Hochfrequenz-Halbleitervorrichtung | |
DE19964626B4 (de) | Leistungshalbleiterbauelement mit halbisolierendem polykristallinem Silicium | |
DE3918769A1 (de) | Halbleiterdrucksensor und verfahren zu seiner herstellung | |
DE69628702T2 (de) | Höckerelektrode für Transistor und Verfahren zur Herstellung | |
DE10109327A1 (de) | Halbleiterchip und Herstellungsverfahren für ein Gehäuse | |
DE19709541A1 (de) | Hochfrequenzhalbleitervorrichtung | |
DE2432544A1 (de) | Halbleiterbauelement mit einem dielektrischen traeger sowie verfahren zu seiner herstellung | |
DE10297642T5 (de) | Verfahren und Vorrichtung zum Steuern der Höhe der Chiphalterandnaht, um Chipscherungsbelastungen zu reduzieren | |
DE10216267B4 (de) | Verfahren zum Herstellen eines Gehäuses für einen Chip mit einer mikromechanischen Struktur | |
DE10163429A1 (de) | HF-Schaltungschip, HF-Schaltungsvorrichtung mit HF-Schaltungschip und Herstellungsverfahren davon |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8125 | Change of the main classification |
Ipc: H01L 29/812 |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |