DE69628702T2 - Höckerelektrode für Transistor und Verfahren zur Herstellung - Google Patents

Höckerelektrode für Transistor und Verfahren zur Herstellung Download PDF

Info

Publication number
DE69628702T2
DE69628702T2 DE69628702T DE69628702T DE69628702T2 DE 69628702 T2 DE69628702 T2 DE 69628702T2 DE 69628702 T DE69628702 T DE 69628702T DE 69628702 T DE69628702 T DE 69628702T DE 69628702 T2 DE69628702 T2 DE 69628702T2
Authority
DE
Germany
Prior art keywords
electrode
layer
collector
emitter
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69628702T
Other languages
English (en)
Other versions
DE69628702D1 (de
Inventor
Hiroya Sato
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of DE69628702D1 publication Critical patent/DE69628702D1/de
Application granted granted Critical
Publication of DE69628702T2 publication Critical patent/DE69628702T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166Titanium [Ti] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05169Platinum [Pt] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01004Beryllium [Be]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01015Phosphorus [P]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01019Potassium [K]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01022Titanium [Ti]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01023Vanadium [V]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01027Cobalt [Co]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01032Germanium [Ge]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/1026Compound semiconductors
    • H01L2924/1032III-V
    • H01L2924/10329Gallium arsenide [GaAs]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/1026Compound semiconductors
    • H01L2924/1032III-V
    • H01L2924/10336Aluminium gallium arsenide [AlGaAs]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1203Rectifying Diode
    • H01L2924/12036PN diode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301Thyristor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13064High Electron Mobility Transistor [HEMT, HFET [heterostructure FET], MODFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • H01L2924/141Analog devices
    • H01L2924/1423Monolithic Microwave Integrated Circuit [MMIC]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30105Capacitance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30107Inductance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding

Description

  • HINTERGRUND DER ERFINDUNG
  • 1. GEBIET DER ERFINDUNG
  • Die vorliegende Erfindung bezieht sich auf einen vertikalen Transistor und ein Verfahren zu seiner Herstellung und insbesondere auf eine Höckerelektrode eines vertikalen Transistors, der zur Leistungsverstärkung verwendet wird, sowie auf ein Verfahren zu ihrer Herstellung. Des Weiteren bezieht sich die vorliegende Erfindung auf eine Halbleitervorrichtung, die den vertikalen Transistor enthält, wie etwa eine monolithische integrierte Mikrowellenschaltung (im Folgenden als "MMIC" bezeichnet).
  • 2. BESCHREIBUNG DER ZUGRUNDE LIEGENDEN TECHNIK
  • In letzter Zeit ist eine starke Nachfrage nach vertikalen Transistoren zur Leistungsverstärkung im Mikrowellenbereich entstanden. Die Aufmerksamkeit gilt vor allem Bipolartransistoren mit Heteroübergang (im Folgenden als "HBTs" bezeichnet) als Vorrichtungen zur Verwirklichung einer Hochleistungsverstärkung im Mikrowellenbereich, da sie eine höhere Verstärkung und einen niedrigeren Ausgangsleitwert als die GaAs-FETs aufweisen, die derzeit in der Praxis verwendet werden.
  • Wie allgemein bekannt ist, arbeitet ein HBT bei einer verhältnismäßig großen Stromdichte und erzeugt folglich unvermeidlich Wärme mit einem hohen Betrag im Verhältnis zu seiner Flächeneinheit. Für eine korrekte Funktion eines solchen HBTs muss die Wärme, die an einem PN-Übergang an der Oberfläche seines Substrats entsteht, an die Umgebung des Substrats abgegeben werden.
  • Forscher, einschließlich des Erfinders der vorliegenden Erfindung, haben verschiedene vertikale Transistoren und Halbleitervorrichtungen entwickelt, darunter einen vertikalen Transistor in der Art der MMICs, mit dem Bestreben, eine Vorrichtung zu schaffen, welche die Wärme, die an einem PN-Übergang an einer Oberfläche eines Substrats bei einem ausreichend hohen Wirkungsgrad entsteht, abgibt und zudem den induktiven Widerstand, die parasitäre Kapazität und dergleichen, die durch die Entnahmeelektroden bedingt sind, verringert, so dass sie in der Praxis zu einer Leistungsverstärkung im Mikrowellenbereich in der Lage ist.
  • Die 4A, 4B und 4C veranschaulichen eine Transistorvorrichtung, die von Forschern, einschließlich des Erfinders der vorliegenden Erfindung, entwickelt und in H. Sato u. a.: "Bump Heat Sink Technology", 15th Annual GaAs IC Symposium Technical Digest, S. 337–340, offenbart worden ist. Die Transistorvorrichtung ist für eine Leistungsverstärkung im Mikrowellenbereich verwendbar. Die in dieser Veröffentlichung beschriebene Transistorvorrichtung wird als Transistorvorrichtung 200 dargestellt werden.
  • 4A ist eine Draufsicht auf die Transistorvorrichtung 200, während 4B eine Querschnittansicht davon längs der Linien 4B-4B in 4A ist.
  • Wie in 4A gezeigt ist, enthält die Transistorvorrichtung 200 ein halbleitendes Substrat 201, das aus GaAs gebildet ist, mit mehreren HBTs 200a (wovon in 4A nur einer gezeigt ist). Wie in 4B gezeigt ist, weist jeder HBT 200 eine Subkollektorschicht 211 auf, die auf dem Substrat 201 vorgesehen ist, und eine Kollektorschicht 212, die auf der Subkollektorschicht 211 vorgesehen ist. Die Kollektorschicht 212 nimmt eine kleinere Fläche als die Subkollektorschicht 211 ein. Die Subkollektorschicht 211 weist an jedem der beiden Enden einer ihrer Oberflächen eine fingerförmige Kollektorelektrode 211a auf. Die Kollektorelektroden 211a sind über eine Kollektor-Entnahmeelektrode 211b (4A) miteinander verbunden.
  • Der HBT 200 enthält des Weiteren eine Basisschicht 213, die auf der Kollektorschicht 212 vorgesehen ist, und eine Emitterschicht 214, die auf der Basisschicht 213 vorgesehen ist. Die Emitterschicht 214 nimmt eine kleinere Fläche als die Basisschicht 213 ein. Die Basisschicht 213 weist an jedem der beiden Enden einer ihrer Oberflächen eine fingerförmige Basiselektrode 213a auf. Die Basiselektroden 213a sind über eine Basis-Entnahmeelektrode 213b (4A) miteinander verbunden. Die Emitterschicht 214 hat darauf eine Emitterelektrode 214a.
  • Die Transistorvorrichtung 200 enthält eine Verdrahtungsschicht 215, derart, dass der HBT 200a in einer Richtung bedeckt ist, die die Kollektorelektroden 211a und die Basiselektroden 213a (4A) kreuzt. Zwischen dem HBT 200a und der Verdrahtungsschicht 215 ist eine isolierende Zwischenschicht 217a vorgesehen. Die Emitterelektrode 214a ist mit der Verdrahtungsschicht 215 verbunden.
  • Des Weiteren enthält die Transistorvorrichtung 200 eine Höckerelektrode 216 auf der Verdrahtungsschicht 215. Die Höckerelektrode 216 erstreckt sich von einer Fläche über der Subkollektorschicht 211 in zwei zueinander entgegengesetzten Richtungen im Wesentlichen parallel zur Verdrahtungsschicht 215.
  • Die Transistorvorrichtung 200 enthält des Weiteren isolierende Zwischenschichten 217b, die zwischen der Subkollektorschicht 211 und den fingerförmigen Kollektorelektroden 211a vorgesehen sind, sowie isolierende Zwischenschichten 217c, die zwischen der Basisschicht 213 und den fingerförmigen Basiselektroden 213a vorgesehen sind.
  • 5A ist eine Querschnittansicht einer Halbleitervorrichtung 220a (beispielsweise einer MMIC), die die Transistorvorrichtung 200 enthält, die mittels Flip-Chip-Aufbringung auf einem AlN-Substrat 221 (als aufnehmendes Substrat) befestigt ist, das eine Au-Verdrahtung 222 aufweist, die darauf wie vorgeschrieben bemustert ist.
  • 5B zeigt einen Querschnitt einer weiteren herkömmlichen GaAs-Halbleitervorrichtung 220b, die von Forschern, einschließlich des Erfinders der vorliegenden Erfindung, entwickelt und in der japanischen Offenlegungsschrift mit der Veröffentlichungsnummer 6-349 846 offenbart worden ist. Die GaAs-Halbleitervorrichtung 220b enthält ein Harz 223, das in einen Zwischenraum zwischen dem AlN-Substrat 221 und dem Substrat 201 der Transistorvorrichtung 200 eingebracht ist.
  • Die Kollektorelektroden der vertikalen Transistoren könnten in beiden obenbeschriebenen herkömmlichen Beispielen jeweils eine Breite von ungefähr 1,8 μm haben, obwohl dies in den oben genannten Veröffentlichungen nicht klar beschrieben ist.
  • Die obenbeschriebenen herkömmlichen Halbleitervorrichtungen haben die fol genden Probleme:
    • (1) Die Transistoren und die Chips sind gewöhnlich im Wesentlichen vollständig, mit Ausnahme der Ritzrahmen und der Anschlussflächen des Wafers, mit einer isolierenden Dünnschicht bedeckt. Falls der Chip ein GaAs-Substrat enthält, wird mittels Plasma-CVD oder dergleichen eine isolierende Dünnschicht aus SiNx oder SiOxNy gebildet. Eine solche isolierende Dünnschicht neigt zum Reißen, wenn der Chip durch Bonden an einem AlN-Substrat oder dergleichen befestigt wird. Ein solches Reißen bewirkt eine signifikante Herabsetzung der Feuchtigkeitsbeständigkeit eines Chips, der nur mit einem Harz verschlossen ist, obgleich eine Halbleitervorrichtung, die hermetisch abgeschlossen ist, durch das Reißen nicht wesentlich beeinflusst wird.
    • (2) Wie in 4A gezeigt ist, weist die Höckerelektrode 216 von oben gesehen im Wesentlichen eine H-Form auf und ist beispielsweise mittels Photolithographie gebildet. In der Praxis werden jedoch Flächen A teilweise erodiert, wodurch sich ein Winkel_1 ergibt, der größer als 270° ist, wie in 4C gezeigt ist. Folglich ist die Wiederholpräzision der Fläche der Höckerelektrode 216 vermindert. Die Wiederholpräzision der Abhängigkeit des Verformungsgrades der Höckerelektrode 216 vom Druck, der während des Bondvorgangs ausgeübt wird, ist ebenfalls reduziert. Deshalb ist die Bond-Ausbeute geringer. Außerdem erhöht die sich ergebende Form der Höckerelektrode 216 mit Innenwinkeln, die 270° überschreiten, die mechanische Restspannung in der Höckerelektrode 216. In einer Struktur, in welcher sich der Transistor direkt unter der Höckerelektrode 216 befindet, ist die auf den Transistor wirkende Restspannung übermäßig hoch. Folglich löst sich im Fall einer Struktur mit oben angeordnetem Emitter die Emitterelektrode ab, während sich im Fall einer Struktur mit oben angeordnetem Kollektor die Kollektorelektrode ablöst. Die Größe der Restspannung verändert das Ausmaß der Verschiebung in den Kenndaten des Transistors nach dem Bonden. Außerdem wird das obenbeschriebene Reißen der isolierenden Dünnschicht noch gefördert.
    • (3) Der herkömmliche vertikale Transistor weist einen übermäßig hohen Kollektorwiderstand auf. Folglich ist es schwierig, die Kniespannung VKnie (6) wirksam zu reduzieren.
  • Aus den obenbeschriebenen Gründen gibt es keine herkömmlichen Hochlei stungs-HBTs oder -Halbleitervorrichtungen mit einem vernünftigen Preis, die zur Leistungsverstärkung im Mikrowellen- und Millimeterwellenbereich verwendbar sind.
  • Die Entwicklung und Herstellung von thermisch stabilen AlGaAs-Mikrowellen-Leistungs-HBTs durch B. Bayraktorogm offenbart einen HBT mit Emitterfingerbreiten von 2–3 μm, die unter Verwendung einer dicken metallischen Luftbrücke parallel geschaltet sind, und mit einer Verschachtelung der Elektroden von Basis und Kollektor.
  • Die Erfindung schafft einen vertikalen Transistor, der eine Struktur mit oben angeordnetem Emitter besitzt, wie im Anspruch 1 beansprucht.
  • Außerdem schafft die Erfindung einen vertikalen Transistor, der eine Struktur mit oben angeordnetem Kollektor besitzt, wie im Anspruch 2 beansprucht.
  • Außerdem schafft die Endung eine Halbleitervorrichtung wie im Anspruch 3 beansprucht.
  • Folglich ermöglicht die hier beschriebene Vorrichtung die Vorteile der Schaffung eines vertikalen Hochleistungstransistors mit einer ausreichend hohen Feuchtigkeitsbeständigkeit sowie einer Halbleitervorrichtung, die einen derartigen vertikalen Transistor enthält.
  • Diese und weitere Vorteile der vorliegenden Erfindung werden dem Fachmann beim Lesen und Verstehen der folgenden ausführlichen Beschreibung mit Bezug auf die beigefügten Figuren offensichtlich.
  • KURZBESCHREIBUNG DER ZEICHNUNG
  • 1A ist eine Draufsicht auf eine Transistorvorrichtung in einem ersten Beispiel gemäß der vorliegenden Erfindung;
  • 1B ist eine Querschnittansicht der in 1A gezeigten Transistorvorrichtung längs der Linien 1B-1B in 1A;
  • 2 ist eine Draufsicht auf eine Photomaske, die für die Bildung einer Höckerelektrode der in 1A gezeigten Transistorvorrichtung verwendet wird;
  • 3 ist eine Draufsicht auf die Höckerelektrode, die unter Verwendung der in 2 gezeigten Photomaske gebildet worden ist;
  • 4A ist eine Draufsicht auf eine herkömmliche Transistorvorrichtung;
  • 4B ist eine Querschnittansicht der in 4A gezeigten herkömmlichen Transistorvorrichtung längs der Linien 4B-4B in 4A;
  • 4C ist eine Draufsicht auf die Höckerelektrode der in 4a gezeigten herkömmlichen Transistorvorrichtung;
  • 5A ist eine Seitenansicht einer Halbleitervorrichtung, die eine Transistorvorrichtung enthält;
  • 5B ist eine Seitenansicht einer weiteren Halbleitervorrichtung, die eine Transistorvorrichtung enthält;
  • 6 ist ein Diagramm, das die Kniespannungen des herkömmlichen Transistors und eines Transistors, wie er in 1A gezeigt ist, vergleicht;
  • 7 ist ein Diagramm, das den Übergangswiderstand und die Bindekraft in Bezug auf die Kontaktbreite veranschaulicht;
  • 8 ist ein Diagramm, das den Anteil der Risserzeugung und den Anteil des Eindringens von Feuchtigkeit in Bezug auf den horizontalen Abstand zwischen der isolierenden Dünnschicht und der Höckerelektrode veranschaulicht;
  • 9 ist eine Draufsicht auf eine Transistorvorrichtung in einem zweiten Beispiel gemäß der vorliegenden Erfindung; und die 10A bis 10D zeigen verschiedene Formen einer Höckerelektrode.
  • BESCHREIBUNG BEVORZUGTER AUSFÜHRUNGSFORMEN
  • Im Folgenden wird die vorliegende Erfindung anhand veranschaulichender Bei spiele mit Bezug auf die beigefügte Zeichnung beschrieben.
  • Beispiel 1
  • Mit Bezug auf die 1A und 1B wird eine Transistorvorrichtung 100 gemäß der vorliegenden Erfindung beschrieben. Die Transistorvorrichtung 100 enthält ein aus GaAs gebildetes Substrat.
  • 1A ist eine teilweise Draufsicht auf die Transistorvorrichtung 100, während 1B eine Querschnittansicht der Transistorvorrichtung 100 längs der Linien 1B-1B in 1A ist. Die Transistorvorrichtung 100 wird zur Leistungsverstärkung im Mikrowellenbereich verwendet. Elemente, die jenen, die zuvor mit Bezug auf die 4A und 4B erörtert worden sind, völlig gleich sind, tragen mit diesen übereinstimmende Bezugszeichen und ihre Beschreibung entfällt.
  • Wie in den 1A und 1B gezeigt ist, enthält die Transistorvorrichtung 100 ein GaAs-Substrat 201 sowie mehrere HBTs 300a (wovon nur einer in 1A gezeigt ist), die eine Struktur mit oben angeordnetem Emitter aufweisen. Wie in 1B gezeigt ist, enthält jeder HBT 300a eine Subkollektorschicht 211, eine Kollektorschicht 212, eine Basisschicht 213, eine erste (nicht gezeigte) Gradientenschicht, eine Emitterschicht 114, eine zweite (nicht gezeigte) Gradientenschicht und eine (nicht gezeigte) Deckschicht, die in dieser Reihenfolge auf dem Substrat 201 vorgesehen sind. Der HBT 300a weist des Weiteren einen fingerförmigen Kollektor, auf der Subkollektorschicht 211 geschaffene Elektroden 211a, über der Basisschicht 213 geschaffene fingerförmige Basiselektroden 213a und eine auf der Deckschicht geschaffene Emitterelektrode 214a auf. Die fingerförmigen Kollektorelektroden 211a sind über eine Kollektor-Entnahmeelektrode 211b miteinander verbunden und die fingerförmigen Basiselektroden 213a sind über eine Basis-Entnahmeelektrode 213b miteinander verbunden. In dieser Beschreibung wird der Ausdruck "fingerförmig" verwendet, um eine längliche Form anzugeben. In diesem Sinne ist die Transistoreinheit ebenfalls "fingerförmig".
  • Außerdem ist eine Längsrichtung der fingerförmigen Transistoreinheit (in 1A durch den Pfeil E angegeben) als die "erste Richtung" definiert. Die zu der ersten Richtung senkrechte Richtung (in 1B durch den Pfeil F angegeben) ist als die "zweite Richtung" definiert. Der HBT 300a hat eine Länge von ungefähr 20 μm in der ersten Richtung und eine Breite von ungefähr 6,4 γm in der zweiten Richtung.
  • Die Transistorvorrichtung 100 enthält eine untere Verdrahtungsschicht 115a mit einer Dreischicht-Struktur, die aus Ti, Pt und Au gebildet ist. Die untere Verdrahtungsschicht 115a erstreckt sich von einer Fläche direkt über der Emitterelektrode 214a in der zweiten Richtung auf dem HBT 300a.
  • Zwischen der unteren Verdrahtungsschicht 115a und dem HBT 300a ist eine isolierende Zwischenschicht 117a vorgesehen. Isolierende Zwischenschichten 117b sind zwischen der Subkollektorschicht 211 und der Kollektor-Entnahmeelektrode 211b vorgesehen und isolierende Zwischenschichten 117c sind zwischen der Basisschicht 213 und der Basis-Entnahmeelektrode 213b vorgesehen. Die isolierenden Zwischenschichten 117a, 117b und 117c sind aus Polyimid gebildet.
  • Des Weiteren enthält die Transistorvorrichtung 100 eine Ti/Au-Schicht (nicht gezeigt), die auf der unteren Verdrahtungsschicht 115a vorgesehen ist, und eine Höckerelektrode 116, die auf der Ti/Au-Schicht vorgesehen ist.
  • Wie in 1A gezeigt ist, ist die durch Goldplattieren gebildete Höckerelektrode 116 im Wesentlichen schmetterlingsförmig. Die Höckerelektrode 116 weist eine mittige Fläche P auf, die der Transistoreinheit des HBTs 300a entspricht und eine Ausdehnung W0 in der ersten Richtung besitzt, zwei äußere Flächen R mit einer Ausdehnung W1 in der ersten Richtung und zwei dazwischenliegende Flächen Q, die die mittige Fläche P mit den zwei äußeren Flächen R verbinden. Die beiden dazwischenliegenden Flächen Q besitzen jeweils eine sich nach außen kegelförmig erweiternde Form mit zwei schrägen Seiten. Die Ausdehnung der Höckerelektrode 116 in der zweiten Richtung ist in 1A durch den Buchstaben L dargestellt. Das Maß L beträgt ungefähr 56 μm, wenn die Höckerelektrode 116 fertig gestellt ist. In diesem Beispiel beträgt das Maß Wo der mittigen Fläche P ungefähr 16 μm und das Maß W1 der Außenflächen beträgt ungefähr 26 μm. Der Winkel_2, der von der waagerechten Seite M der mittigen Fläche P und der schrägen Seite N der Zwischenfläche Q aufgespannt wird, ist im Bereich zwischen 180° und 270°. Jede der fingerförmigen Kollektorelektroden 211a hat vorzugsweise eine Breite von ungefähr 5 bis 10 μm. In diesem Beispiel hat die Kollektorelektrode 211a eine Breite von ungefähr 6 μm.
  • Die untere Verdrahtungsschicht 115a ist außer am Anschluss der Emitterdiode 214a durch die isolierende Zwischenschicht 117a vom HBT 300a isoliert. Der Abstand B (1B) zwischen einer Außenlinie der isolierenden Zwischenschicht 117a auf dem GaAs-Substrat 201 und einem Ende der Subkollektorschicht 211 ist auf 2 bis 7 μm eingestellt. Wenn der Abstand B geringer als 2 μm ist, dann ist die Subkollektorschicht 211 während des Bondvorgangs nicht ausreichend kurzschlussgeschützt, und wenn der Abstand B größer als 7 μm ist, kann keine zufrieden stellende Bindekraft erzielt werden.
  • Wie in 1B gezeigt ist, steht eine Fläche der Höckerelektrode 116, die der Transistoreinheit des HBTs 300a und der isolierenden Zwischenschicht 117a, die den HBT 300a bedeckt, entspricht, mit einer geringen Krümmung nach oben vor. Die Höckerelektrode 116 hat eine Höhe H2 von ungefähr 33 μm von der Oberfläche des Substrats 201 bis zum höchsten Punkt und eine Höhe H0 von ungefähr 30 μm. Die Höhe H1, die gleich der Höhe der Höckerelektrode 116 in dem auf einem AlN-Substrat oder dergleichen montierten Zustand ist, beträgt ungefähr 20 μm. Ein solches Vorstehen des Höckers 116 gewährleistet den Flip-Chip-Anschluss während des Bondvorgangs (weiter unten beschrieben). Wenn die Transistorvorrichtung 100 auf einem AlN-Substrat oder dergleichen befestigt wird, bewirkt der während des Bondvorgangs aufgebrachte Druck, dass sich die Höckerelektrode 116 ausdehnt. Im Ergebnis wird das Maß W0 (ungefähr 16 μm) der Höckerelektrode 116 im Wesentlichen gleich dem Maß W1 (ungefähr 20 μm) des HBTs 300a.
  • Auf der unteren Verdrahtungsschicht 115a ist eine isolierende Dünnschicht (nicht gezeigt), die aus SiN gebildet ist, vorgesehen. Die isolierende Dünnschicht wirkt sowohl als Metall-Isolator-Metall-Schicht (MIM-Schicht) als auch als Passivierungsschicht. Die isolierende Dünnschicht weist eine Öffnung auf, die mit einer Fläche übereinstimmt, auf der die Höckerelektrode 116 gebildet werden soll. Genauer ist, wie in 1A gezeigt ist, die Öffnung so geformt, dass eine Außenlinie davon (durch eine Strichpunktelinie, die Linie J in 1A, angegeben) die Höckerelektrode 116 umgibt. Der Spalt zwischen der isolierenden Dünnschicht und der Höckerelektrode 116 ist in 1A mit Ausnahme der Flächen, wo die untere Verdrahtungsschicht 115a in Kontakt mit einer oberen Verdrahtungsschicht 115 sein muss, durch Schraffieren angegeben. Der Abstand d stellt die Breite des Spalts dar. Der Abstand d zwischen der Außenlinie J der Öffnung und der Höckerelektrode 116 beträgt 1,5 μm oder weniger, wenn der Spalt von oben betrachtet gemessen wird. Wenn der Abstand d größer als 1,5 μm ist, dringt, wie weiter unten beschrieben ist, Feuchtigkeit unter die isolierende Dünnschicht.
  • Wie in 5B gezeigt ist, enthält der Halbleiterchip mehrere parallel angeordnete HBTs 300a (weiter oben in Verbindung mit den 1A und 1B beschrieben). Der Halbleiterchip wird mittels Flip-Chip-Aufbringung auf einem AlN-Substrat 221 befestigt, das eine metallische Bemusterung 222 aufweist, um eine Halbleitervorrichtung 220b herzustellen. Die Flip-Chip-Aufbringung erfolgt über die Höckerelektrode 116, die über dem Chip angeordnet wird.
  • Außerdem ist, obwohl dies nicht gezeigt ist, gemäß einer Ausführung der vorliegenden Erfindung auch eine Halbleitervorrichtung, wie etwa eine monolithische integrierte Mikrowellenschaltung (MMIC), die mehrere der in 1A gezeigten vertikalen Transistoren enthält, die auf ein AlN-Substrat montiert sind, erhältlich.
  • Wie aus der obigen Beschreibung deutlich geworden ist, können Transistoren und Schaltungsblöcke, die andere Funktionen haben, monolithisch gebildet werden. Die Fläche unter dem Chip wird zur Abdichtung mit einem Epoxidharz verfüllt.
  • Obwohl dies nicht gezeigt ist, kann die Fläche unter dem Chip zur Abdichtung auch mit einem Silikonharz verfüllt werden. Im Ergebnis eines Pressure Cooker Tests ist festgestellt worden, dass das Silikonharz weniger Feuchtigkeit als ein Epoxidharz zurückbehält.
  • Es ist vorgesehen, dass die Höckerelektrode 116 mittels eines Verfahrens gebondet wird, das einen nach unten gerichteten Druck einschließt, um die Höhe an der höchsten Stelle um ungefähr 13 μm und an der niedrigsten Stelle um ungefähr 10 μm zu verringern. Beide Abmessungen sind größer als die Differenz zwischen der Höhe H2 (33 μm) der höchsten Stelle und der Höhe H0 (30 μm) der niedrigsten Stelle der Höckerelektrode 116.
  • Die Ausdehnung der Höckerelektrode 116 in der zweiten Richtung, die in Kontakt mit dem AlN-Substrat 221 ist, beträgt 56 μm (Maß L in 1A). Dieses Maß ist größer als die doppelte Höhe H1 (20 μm) der Höckerelektrode 116 im montierten Zustand.
  • Im Folgenden wird ein Verfahren für die Herstellung des HBTs 300a beschrieben.
  • Der HBT 300a, der eine NPN-Struktur mit oben angeordnetem Emitter besitzt, wird unter Verwendung von AlGaAs/GaAs-Materialien mittels eines bekannten Verfahrens (beispielsweise eines Verfahrens, das von H. Sato u. a. in "Carbondoped AlGaAs/GaAs HBTs with fMAX = 117 GHz grown by MOCVD", Technical Report of the Institute of Electronics, Information and Communication Engineers, ED90-135, S. 19–24, 17. Januar 1991, beschrieben ist) gebildet.
  • Der HBT 300a wird nach dem gleichen Verfahren, das in der oben angegebenen Dissertation beschrieben ist, gebildet. Eine Ausnahme davon bildet die Subkollektorschicht 211 (in der oben angeführten Dissertation als "Puffer" bezeichnet), die aus n+-GaAs mit einer Störstellendichte von 5 × 1018 cm–3 gebildet ist und eine Dicke von etwa 500 nm aufweist.
  • Im Einzelnen: Zuerst wird die Subkollektorschicht 211 (Dicke 500 nm) auf dem GaAs-Substrat 201 ausgebildet. Danach werden die unten beschriebenen Schichten der Reihe nach auf der Subkollektorschicht 211 ausgebildet. Die auf der Subkollektorschicht 211 ausgebildeten Schichten sind: die aus GaAs gebildete Kollektorschicht 212 mit einer Störstellendichte vom n-Typ von 5 × 1016 cm–3 bei einer Dicke von ungefähr 400 nm, die aus GaAs gebildete Basisschicht 113 mit einer Störstellendichte vom p-Typ von 4 × 1019 cm–3 bei einer Dicke von ungefähr 90 nm, die erste (nicht gezeigte) aus AlxGa1-xAs gebildete Gradientenschicht mit einer Störstellendichte vom n-Typ von 5 × 1017 cm–3 bei einer Dicke von ungefähr 20 nm, die aus Al0,29Ga0,71As gebildete Emitterschicht 214 mit einer Störstellendichte vom n-Typ von 5 × 1017 cm–3 bei einer Dicke von ungefähr 100 nm, die zweite (nicht gezeigte) aus A1xGa1-xs gebildete Gradientenschicht mit einer Störstellendichte vom n-Typ von 5 × 1017 cm–3 bei einer Dicke von ungefähr 20 nm und eine (nicht gezeigte) aus GaAs gebildete Deckschicht mit einer Störstellendichte vom n-Typ von 2 × 1018 cm–3 bei einer Dicke von ungefähr 200 nm. Der Wert von x in der ersten Gradientenschicht ändert sich stetig von 0 auf 0,29. Der Wert von x in der zweiten Gradientenschicht ändert sich stetig von 0,29 auf 0.
  • Dann werden die Schichten so geätzt, dass eine Mesa gebildet wird, wie in 1B gezeigt ist, und anschließend werden die Kollektorelektroden 211a, die Basiselektrode 213a und die Emitterelektrode 214a gebildet. Die Kollektorelektroden 211a werden beispielsweise aus AuGe/Ni/Au (100/15/100 nm) gebildet. Die Basiselektrode 213a wird beispielsweise aus Ti/Pt/Au (50/50/60 nm) gebildet. Die Emitterelektrode 214a wird beispielsweise aus WN/Ti/Pt/Au (100/50/50/50 nm) gebildet. Danach erfolgt die Legierungsbehandlung.
  • Nachdem der HBT 300a wie in 1B gezeigt gebildet worden ist, werden die isolierenden Zwischenschichten 117a, 117b und 117c aus Polyimid gebildet. Die isolierende Zwischenschicht 117a wird so gebildet, dass sie die Kollektorelektroden 211a und die Basiselektroden 213a bedeckt. Die isolierende Zwischenschicht 117a hat eine Öffnung, um die Emitterelektrode 214a mit der unteren Verdrahtungselektrode 115a, die später geformt wird, elektrisch zu verbinden.
  • Nachdem die Kollektorelektroden 211a und die Basiselektroden 213a mit der isolierenden Zwischenschicht 117a bedeckt worden sind, werden die untere Verdrahtungselektrode 115a, die Kollektor-Entnahmeelektrode 211b und die Basis-Entnahmeelektrode 213b durch aufeinander folgendes Ablagern von Ti, Pt und Au gebildet. Die untere Verdrahtungselektrode 115a wird auf der Emitterelektrode 214a und der isolierenden Zwischenschicht 117a ausgebildet. Die untere Verdrahtungsschicht 115a wird als Entnahmeelektrode für die Emitterelektrode 214a verwendet. Die Kollektor-Entnahmeelektrode 211b und die Basis-Entnahmeelektrode 213b befinden sich verhältnismäßig weit von der Transistoreinheit des HBTs 300a entfernt.
  • Dann wird eine isolierende Dünnschicht (nicht gezeigt), die sowohl als Passivierungsschicht als auch als MIM-Schicht wirkt, aus SiNx gebildet und mittels Photolithographie und Ätzen unter Verwendung von gepuffertem Fluorwasserstoff behandelt, um eine Öffnung, deren Position der (später geformten) Höckerelektrode 116 entspricht, und eine Fläche, auf welcher die untere Verdrahtungsschicht 115a mit der (später gebildeten) oberen Verdrahtungsschicht 115 in Kontakt gelangen soll, zu bilden. Die Öffnung ist so geformt, dass eine Außenlinie davon (durch eine Strichpunktelinie, die Linie J in 1A, angegeben) die Höckerelektrode 116 umgibt. Der Spalt zwischen der isolierenden Dünnschicht und der Höckerelektrode 116 ist in 1A mit Ausnahme der Flächen, wo die untere Verdrahtungsschicht 115a in Kontakt mit der oberen Verdrahtungsschicht 115 gelangen soll, durch Schraffieren angegeben. Der Abstand d stellt die Breite des Spalts dar. Der Abstand d zwischen der Außenlinie J der Öffnung und der Höckerelektrode 116 beträgt 1,5 μm oder weniger, wenn der Spalt von oben betrachtet gemessen wird.
  • Danach wird die obere Verdrahtungsschicht 115 folgendermaßen gebildet:
  • Zuerst wird ein Positivlack zur Glättung der Oberfläche (nicht gezeigt) über der gesamten Oberfläche des Substrats 201 ausgebildet und mittels Photolithographie wird eine Öffnung in einem Bereich gebildet, in dem die obere Verdrahtungsschicht 115 gebildet werden soll. Der zur Glättung der Oberfläche verwendete Photolack wird als "Oberflächen glättender Photolack" bezeichnet.
  • Als Nächstes werden Ti und Au nacheinander über dem Substrat 201 mit einer Dicke von 50 nm bzw. 100 nm aufgedampft, so dass sie den Oberflächen glättenden Photolack bedecken. Auf diese Art wird die zweischichtige Elektrode (nicht gezeigt) gebildet. Die zweischichtige Elektrode wird für die Plattierung verwendet. Ein Positivlack, der für die Plattierung verwendet wird, beispielsweise ein Novolak-Harz, wird auf die zweischichtige Elektrode aufgebracht und mittels Photolithographie wird in dem Bereich, in dem die untere Verdrahtungsschicht 115 ausgebildet werden soll, eine Öffnung geformt. Dann wird die obere Verdrahtungsschicht 115 durch Au-Plattieren mit einer Dicke von ungefähr 10 um gebildet. Der für das Plattieren verwendete Photolack wird als "Plattierungsphotolack" bezeichnet.
  • Der Plattierungsphotolack wird entfernt. Danach wird die Au-Schicht mit einer Mischlösung aus Iod und Ammoniumiodid, die nur in der Öffnung des Oberflächen glättenden Photolacks zurückzulassen ist, geätzt. Außerdem wird die Ti-Schicht mit gepuffertem Fluorwasserstoff, der nur in der Öffnung des Oberflächen glättenden Photolacks zurückzulassen ist, geätzt. Ein Ätzen unter Verwendung von gepuffertem Fluorwasserstoff ist vorteilhaft, da durch die Ultraschallreinigung weniger Beschädigungen des Schichtenmusters hervorgerufen werden und außerdem im Vergleich zu einem abhebenden Verfahren unter Verwendung eines Oberflächen glättenden Photolacks eine geringere Anzahl von Schritten erforderlich ist.
  • Als Nächstes wird der Oberflächen glättende Photolack entfernt. Wenn der Oberflächen glättende Photolack nicht in diesem Stadium entfernt wird, wird er während der Bildung der Höckerelektrode 116 erneut thermisch gehärtet und lässt sich folglich schwerer entfernen. Unter der Bedingung, dass der Oberflächen glättende Photolack nach dem wiederholten thermischen Härten entfernt wird, kann die Höckerelektrode 116 mit dem Oberflächen glättendem Photolack, der auf der unteren Verdrahtungsschicht 115a zurückgelassen worden ist, gebildet werden. In einem solchen Fall können die Zeit und die Mühe, um den Oberflächen glättenden Photolack zu entfernen, gespart werden.
  • Der Oberflächen glättende Photolack und der Plattierungsphotolack sind in verschiedenen Lösungsmitteln löslich.
  • Es gibt zwei Verfahren, um Photolacke mit derart unterschiedlichen Eigenschaften herzustellen.
  • (Verfahren 1)
  • Der Oberflächen glättende Photolack und der Plattierungsphotolack werden aus verschiedenen Materialien hergestellt. Insbesondere wird der Oberflächen glättende Photolack beispielsweise aus SAL110 (von Shipley Far East Ltd. hergestellt) gebildet, das strukturierend aufgebracht, belichtet und bei einer Temperatur von 230°C thermisch gehärtet wird. Der Plattierungsphotolack wird beispielsweise aus PMER AR900 (hergestellt von Tokyo Ohka Kogyo Co., Ltd.) gebildet.
  • (Verfahren 2)
  • Die beiden Photolacke werden nach dem Auftragen unter unterschiedlichen Bedingungen thermisch behandelt. Insbesondere wird der Oberflächen glättende Photolack aus OFPR800 (produziert von Tokyo Ohka Kogyo Co., Ltd.) hergestellt, das strukturierend aufgetragen, belichtet und dann bei ungefähr 200°C thermisch gehärtet wird. Der Schritt des thermischen Härtens bewirkt ein Runden der Kanten der Photolackschicht durch Aufschmelzen, so dass sich die Oberfläche glättet. Der Plattierungsphotolack ist aus PMER AR900 gebildet, das bei einer Temperatur von 80°C während einer Zeit, die kürzer als die Zeit zum thermischen Härten ist, getrocknet wird.
  • Bei einer solchen Behandlung kann der Plattierungsphotolack nur entfernt werden, wenn mit einer organischen Lösung gewaschen wird. Der Oberflächen glättende Photolack kann nur mit einer sogenannten "OMR-Lösung" entfernt werden.
  • Aufgrund der derart verschiedenen Eigenschaften der beiden Photolacke kann selbst dann, wenn die Öffnung in dem Plattierungsphotolack mit einem Positionsfehler, einer fehlerhaften Belichtung oder Entwicklung oder dergleichen gebildet worden ist, nur der Plattierungsphotolack entfernt werden, um den Formierungsvorgang nur von der Formierung des Plattierungsphotolacks aus zu starten. Wenn die beiden Photolacke nicht derart verschiedene Eigenschaften haben, dann wird, wenn der Plattierungsphotolack aufgelöst wird, auch der Oberflächen glättende Photolack gelöst. Dies hat zur Folge, dass die Ti- und Au-Schichten teilweise abgehoben werden, so dass es in diesem Fall nicht möglich ist, den Formierungsvorgang nur von der Formierung des Plattierungsphotolacks aus zu starten.
  • Nachdem die obere Verdrahtungsschicht 115 auf diese Weise gebildet worden ist, wird die Höckerelektrode 116 folgendermaßen gebildet:
  • Zuerst wird ein Oberflächen glättender Positivlack (nicht gezeigt) über der gesamten Oberfläche des Substrats 201 ausgebildet und mittels Photolithographie wird eine Öffnung in einem Bereich gebildet, in dem die Höckerelektrode 116 gebildet werden soll.
  • Als Nächstes werden Ti und Au nacheinander über dem Substrat 201 mit einer Dicke von 50 nm bzw. 100 nm so aufgedampft, dass sie den Oberflächen glättenden Photolack bedecken. Ein gegenüber der Plattierung beständiger Positivlack, beispielsweise ein Novolak-Harz, wird auf der Au-Schicht gebildet und mittels Photolithographie wird in einem Bereich, in dem die Höckerelektrode 116 entstehen soll, eine Öffnung geformt. Dann wird durch Plattieren eine Au-Schicht mit einer Dicke von ungefähr 20 μm gebildet. Auf diese Art wird die in den 1A und 1B gezeigte Höckerelektrode 116 gebildet.
  • Der Plattierungsphotolack wird entfernt. Danach wird die Au-Schicht mit einer Mischlösung aus Iod und Ammoniumiodid, die nur in der Öffnung des Oberflächen glättenden Photolacks zurückzulassen ist, geätzt. Außerdem wird die Ti-Schicht mit gepuffertem Fluorwasserstoff, der nur in der Öffnung des Oberflä chen glättenden Photolacks zurückzulassen ist, geätzt. Ein Ätzen unter Verwendung von gepuffertem Fluorwasserstoff ist vorteilhaft, da durch die Ultraschallreinigung weniger Beschädigungen des Schichtenmusters hervorgerufen werden und außerdem im Vergleich zu einem abhebenden Verfahren unter Verwendung eines Oberflächen glättenden Photolacks eine geringere Anzahl von Schritten erforderlich ist.
  • Der Oberflächen glättende Photolack und der Plattierungsphotolack sind in verschiedenen Lösungsmitteln löslich.
  • Es gibt zwei Verfahren, um Photolacke mit solch unterschiedlichen Eigenschaften herzustellen.
  • (Verfahren 1)
  • Der Oberflächen glättende Photolack und der Plattierungsphotolack werden aus verschiedenen Materialien hergestellt. Insbesondere wird der Oberflächen glättende Photolack beispielsweise aus SAL110 (von Shipley Far East Ltd. hergestellt) gebildet, das strukturierend aufgebracht, belichtet und bei einer Temperatur von 230°C thermisch gehärtet wird. Der Plattierungsphotolack wird beispielsweise aus PMER AR900 (hergestellt von Tokyo Ohka Kogyo Co., Ltd.) gebildet.
  • (Verfahren 2)
  • Die beiden Photolacke werden nach dem Auftragen unter verschiedenen Bedingungen thermisch behandelt. Insbesondere wird der Oberflächen glättende Photolack aus OFPR800 (produziert von Tokyo Ohka Kogyo Co., Ltd.) hergestellt, das strukturierend aufgetragen, belichtet und dann bei ungefähr 200°C thermisch gehärtet wird. Der Schritt des thermischen Härtens bewirkt ein Runden der Kanten der Photolackschicht durch Aufschmelzen, so dass sich die Oberfläche glättet. Der Plattierungsphotolack ist aus PMER AR900 gebildet, das bei einer Temperatur von 80°C während einer Zeit, die kürzer als die Zeit zum thermischen Härten ist, getrocknet wird.
  • Bei einer solchen Behandlung kann der Plattierungsphotolack nur entfernt werden, wenn mit einer organischen Lösung gewaschen wird. Der Oberflächen glättende Photolack kann nur mit einer sogenannten "OMR"-Lösung entfernt werden.
  • Aufgrund der derart verschiedenen Eigenschaften der beiden Photolacke kann selbst dann, wenn die Öffnung in dem Plattierungsphotolack mit einem Positionsfehler, einer fehlerhaften Belichtung oder Entwicklung oder dergleichen gebildet worden ist, nur der Plattierungsphotolack entfernt werden, um den Formierungsvorgang nur von der Formierung des Plattierungsphotolacks aus zu starten. Wenn die beiden Photolacke nicht derart verschiedene Eigenschaften haben, dann wird, wenn der Plattierungsphotolack aufgelöst wird, auch der Oberflächen glättende Photolack gelöst. Dies hat zur Folge, dass die Ti- und Au-Schichten teilweise abgehoben werden, so dass es in diesem Fall nicht möglich ist, den Formierungsvorgang nur von der Formierung des Plattierungsphotolacks aus zu starten.
  • 2 ist eine Draufsicht auf eine Photomaske (lichtabschirmende Maske, die beispielsweise aus Chrom hergestellt ist) 10, die für die Bildung der Höckerelektrode 116, die weiter oben in Verbindung mit den 1A und 1B beschrieben worden ist, verwendet wird, und 3 ist eine Draufsicht auf die Höckerelektrode, die unter Verwendung der Photomaske 10 gebildet worden ist. Die in diesem Beispiel verwendete Maske 10 hat eine Öffnung 10a, deren Innenwinkel 225° nicht überschreiten. Die Öffnung in dem Oberflächen glättenden Photolack und die Öffnung in dem Plattierungsphotolack werden so ausgebildet, dass sie schließlich auch dann die gleiche Form haben, wenn die beiden Photolacke unterschiedliche Lichtempfindlichkeiten aufweisen. Genauer ist eine Öffnung einer Photomaske, die für die Bildung der Öffnung in dem Plattierungsphotolack verwendet wird, rings um ihre Außenlinie etwa 2 μm kleiner als eine Öffnung einer Photomaske, die für die Bildung der Öffnung in dem Oberflächen glättendem Photolack verwendet wird. Ein solcher Größenunterschied (2 μm) kann in Übereinstimmung mit dem Verfahren, das zur Formierung der Höckerelektrode und der Gestalt der Höckerelektrode verwendet wird, optimiert werden.
  • Nachdem der zurückgebliebene Photolack vollständig entfernt worden ist, wird ein Läppen (Polieren der unteren Oberfläche des Wafers) und Zerteilen (Dicing) mittels eines bekannten Verfahrens ausgeführt, um die Transistorvorrichtung 100 herzustellen. Das Läppen, das ausgeführt wird, um das Zerteilen des Wafers zu erleichtern, ist nicht unbedingt erforderlich.
  • Die auf diese Weise erhaltene Transistorvorrichtung 100 wird unter Verwendung einer Flip-Chip-Bondvorrichtung auf ein AlN-Substrat mit einer darauf ausgebildeten metallischen Bemusterung gebondet. Das Bonden erfolgt unter Verwendung eines Wärmeimpulssystems, um die auf die Transistorvorrichtung 100 einwirkende Wärme bei einer kleinstmöglichen Temperatur zu reduzieren. Der Druck, die Temperatur und die Erwärmdauer werden so eingestellt, dass sich die Höhe der Höckerelektrode 116 durch das Bonden um ungefähr 10 μm verringert. In diesem Beispiel beträgt der Druck 2,2 kg, die Temperatur 385°C und die Erwärmdauer 5 s.
  • Bei einem derartigen Bonden verändert sich die Höckerelektrode in der Größe. Nach dem Bonden beträgt das Maß W0 19 μm und das Maß L 59 μm. Der Abstand zwischen der Transistorvorrichtung 100 und dem AlN-Substrat beträgt 20 um.
  • Als Nächstes wird ein Epoxidharz, das kein Füllmaterial enthält, in einer geringen Menge auf eine Spitze der Transistorvorrichtung 100 aufgebracht. Das Epoxidharz kriecht durch die Kapillarwirkung, wodurch die Einführung von Luftblasen vermieden wird, zwischen die Transistorvorrichtung 100 und das AlN-Substrat. Anstelle des Epoxidharzes kann ein Silikonharz verwendet werden.
  • Danach wird die auf das AlN-Substrat montierte Transistorvorrichtung 100 zwei Stunden bei 150°C in einer Stickstoffatmosphäre ausgeheizt, um das Harz auszuhärten.
  • In diesem Beispiel hat der vertikale Transistor eine Struktur mit oben angeordnetem Emitter, die den Kollektor, die Basis und den Emitter in dieser Reihenfolge übereinander gestapelt enthält. Selbstverständlich ist die vorliegende Erfindung auf einen vertikalen Transistor anwendbar, der einen Emitter, eine Basis und einen Kollektor in dieser Reihenfolge übereinander gestapelt hat. Außerdem kann der Leitfähigkeitstyp jeder Halbleiterschicht umgekehrt sein.
  • Wie weiter oben beschrieben ist, hat jede der äußeren Flächen R der Höckerelektrode 116, die nicht der Transistoreinheit des HBTs 300a entspricht, eine Ausdehnung W1, die größer als die Ausdehnung W0 ihrer mittigen Fläche ist, die wie in dem herkömmlichen Beispiel der Transistoreinheit des HBTs 300a entspricht. Außerdem weist die Form der Höckerelektrode 116 von oben betrachtet keine Innenwinkel auf, die 270° überschreiten.
  • Aufgrund einer solchen Form der Höckerelektrode 116 ist eine mechanische Restspannung in der Höckerelektrode 116, nachdem die Transistorvorrichtung 100 an das AlN-Substrat gebondet worden ist, kleiner als in dem Fall, in dem die Höckerelektrode einen 270° überschreitenden Innenwinkel aufweist. Folglich können die folgenden Wirkungen erzielt werden:
    • (1) Das Reißen, das leicht in der isolierenden Dünnschicht hervorgerufen wird, wenn die Höckerelektrode Innenwinkel hat, die 270° überschreiten, kann vermieden werden.
    • (2) In der Struktur, in der sich der Transistor direkt unter der Höckerelektrode 116 befindet, wie in diesem Beispiel, ist die mechanische Restspannung, die auf den Transistor nach dem Bonden einwirkt, herabgesetzt. Dementsprechend kann der Fehler, dass sich die obere Elektrode (in einer Struktur mit oben angeordnetem Emitter nämlich die Emitterelektrode und in einer Struktur mit oben angeordnetem Kollektor nämlich die Kollektorelektrode) ablöst, vermieden werden. Außerdem kann die Veränderung der Eigenschaften des Transistors oder der monolithischen integrierten Mikrowellenschaltung (MMIC) nach dem Bonden, die durch die mechanische Restspannung verursacht ist, minimiert werden.
  • Wie weiter oben mit Bezug auf die 2 und 3 beschrieben worden ist, hat die Maske 10, die für die Photolithographie zur Formierung der Höckerelektrode 116 wie oben beschrieben und in den 1A und 1B gezeigt verwendet wird, eine Öffnung 10a, die keinen Innenwinkel aufweist, der 225° überschreitet. Eine solche Form der Maske 10 hat die folgende Wirkung:
  • Um die Höckerelektrode 116 zu bilden, welche die in diesem Beispiel definierten Maße hat, liefert ein Negativlack keine zufrieden stellende Auflösung. Selbst ein bestgeeigneter derzeit erhältlicher Positivlack liefert kaum eine ausreichende Auflösung, um die Höckerelektrode 116 mit den oben definierten Maßen zu bilden. Ein solcher Auflösungsgrad liefert keine ausreichende Wiederholpräzision. Der Erfinder der vorliegenden Erfindung hat festgestellt, dass eine Verwendung einer Maske mit einer Öffnung, die Innenwinkel hat, die knapp unter 270° sind, zur Bildung einer Höckerelektrode führt, deren Innenwinkel 270° überschreiten (4C). Der Grund ist, dass die Bereiche A der Höckerelektrode im Inneren der von der Photomaske bedeckten Fläche erodiert werden. Der Grad einer solchen Erosion ist nicht wiederholbar und verändert sich folglich von Los zu Los.
  • In dem Fall, in dem die Maske 10 eine Öffnung 10a aufweist, die Innenwinkel von 225° hat, tritt das obenbeschriebene Problem nicht auf: Folglich kann der größte Innenwinkel der Höckerelektrode 116 innerhalb von 225° sein. Da es im Hinblick auf die Maßhaltigkeit und die Herstellungskosten erstrebenswert ist, den Winkel der Photomaske alle 45° zu verändern, weist die verwendete Photomaske 10 die Öffnung 10a auf, die Innenwinkel von 225° oder weniger hat. Bei Verwendung einer solchen Maske wird der 180° überschreitende Innenwinkel der Höckerelektrode 116 nicht über 270° vergrößert. Folglich können die folgenden Wirkungen erzielt werden:
    • (1) Die Höckerelektrode 116 kann mit den gleichen Maßen und mit der gleichen Form in Mengen gefertigt werden. Der Verformungsgrad der Höckerelektrode 116 im Verhältnis zu dem auf sie ausgeübten Druck wird gleich gehalten. Dementsprechend verbessert sich die Bond-Ausbeute.
    • (2) Die Höckerelektrode 116, die keinen Innenwinkel aufweist, der 270° überschreitet, kann ohne Produktionskostenerhöhung gebildet werden.
  • Die Schmetterlingsform der Höckerelektrode 116, bei der das Maß W1 größer als das Maß Wo ist, ist vorteilhafter als das herkömmliche Beispiel, da sie eine geringere Anzahl von Innenwinkeln aufweist, die 180° überschreiten.
  • Wie in 1B gezeigt ist, erstreckt sich die Entnahmeelektrode für die Verbindung der oberen Elektrode (der Emitterelektrode in einer Struktur mit oben angeordnetem Emitter und der Kollektorelektrode in einer Struktur mit oben angeordnetem Kollektor) mit einer äußeren Vorrichtung in einer Bogenform in der zweiten Richtung (Pfeil F in 1B), so dass sie über den unteren Elektroden (Kollektorelektroden in der Struktur mit oben angeordnetem Emitter und Emitterelektroden in der Struktur mit oben angeordnetem Kollektor) ist. Aufgrund einer solchen Struktur, in der die unteren Elektroden eine größere Breite (G in 1B) haben, erhöht sich die Emitter-Kollektor-Kapazität (CEC).
  • In einem vertikalen Transistor mit einer Höckerelektrode, die sich von einer oberen Fläche der Emitterelektrode in einer Richtung senkrecht zur Längsrichtung der Transistoreinheit erstreckt (d. h. sich in der zweiten Richtung erstreckt), wenn die untere Elektrode (die Kollektorelektrode in einer Struktur mit oben angeordnetem Emitter und der Emitter in einer Struktur mit oben angeordnetem Kollektor) eine größere Breite (Ausdehnung in der zweiten Richtung) hat, ist jedoch die Bindekraft herabgesetzt.
  • Um ein solches Problem zu vermeiden, hat die untere Elektrode herkömmlich eine Breite von 2 μm oder weniger. Hingegen hat der Erfinder der vorliegenden Erfindung experimentell festgestellt, dass der Widerstand der unteren Elektrode verringert werden kann, ohne die Hochfrequenzeigenschaften des Transistors zu opfern und ohne die Breite der unteren Elektrode zu beschränken.
  • 7 zeigt den Übergangswiderstand und die Bindekraft in Bezug auf die Kontaktbreite (G in 1B) der unteren Elektrode. Wenn sich die Kontaktbreite von 2 μm auf 5 μm erhöht, ist der Übergangswiderstand signifikant kleiner, während die Bindekraft in einem tolerierbaren Bereich gehalten wird, obwohl sie etwas niedriger ist, wenn die Kontaktbreite zwischen 5 μm und 10 μm ist. Obwohl dies nicht dargestellt ist, bleibt die Grenzfrequenz ft, die als Hinweis auf die Hochfrequenzeigenschaften verwendet wird, im Wesentlichen gleich.
  • Im Fall eines vertikalen Transistors gemäß der vorliegenden Erfindung wird die Bindekraft in dem tolerierbaren Bereich gehalten, wenn die Kontaktbreite zwischen 5 μm und 10 μm ist.
  • Der Durchlasswiderstand des Transistors kann näherungsweise als Summe aus Emitterwiderstand und Kollektorwiderstand dargestellt werden. Dementsprechend kann in dem Fall, in dem die untere Elektrode eine Kontaktbreite im Bereich von 5 μm bis 10 μm hat, die Kniespannung VKnie wirksam gesenkt werden, wie durch durchgezogene Linien in 6 angegeben ist. Eine solche Kennlinie ist vorteilhaft bei der Schaffung eines Transistors und einer monolithischen integrierten Mikrowellenschaltung zur Verwendung für einen linearen Leistungsverstärker, der bei einer großen Amplitude ein lineares Verhalten aufweisen soll.
  • In diesem Beispiel wird die Transistorvorrichtung 100 durch plastisches Verformen der Höckerelektrode 116, die aus Gold oder einer goldhaltigen Legierung gebildet ist, auf dem Substrat befestigt. Der Transistor oder der MMIC-Chip ist in diesem Beispiel nahezu vollständig, mit Ausnahme der Ritzrahmen, der Anschlussflächen und der oberen Verdrahtungsschicht, mit einer isolierenden Dünnschicht bedeckt. Wie weiter oben beschrieben ist, ist die Öffnung der isolierenden Dünnschicht so ausgebildet, dass sich die Außenlinie der Öffnung in einer Entfernung von 1,5 μm oder weniger von der Höckerelektrode 1116 befindet, wenn von oben gemessen wird (1A). Eine solche Struktur hat die folgenden Wirkungen:
  • Wie oben beschrieben ist, neigt in dem Fall, in dem sich eine isolierende Dünnschicht auch nur teilweise unter der oberen Verdrahtungsschicht 115 befindet, die isolierende Dünnschicht zum Reißen. 8 ist ein Diagramm, das den Anteil der Risserzeugung und den Anteil des Eindringens von Feuchtigkeit in Bezug auf den Abstand d (1A) zwischen einer Kante der Öffnung in der isolierenden Dünnschicht und einer Kante der Höckerelektrode zeigt. Wenn der Abstand 1,5 μm oder geringer ist, wird weder ein Riss erzeugt, noch dringt Feuchtigkeit unter die isolierende Dünnschicht, wie ein Pressure Cooker Test zeigt. Wenn der Abstand größer als 1,5 μm ist, wird kein Riss erzeugt; es ist jedoch bei dem Pressure Cooker Test festgestellt worden, dass Feuchtigkeit auf die Oberfläche des Chips unter der isolierenden Dünnschicht eindringt. Folglich ist der Abstand d zwischen der isolierenden Dünnschicht und der Höckerelektrode vorzugsweise zwischen 0 (ausschließlich) und 1,5 μm (einschließlich), um sowohl die Entstehung von Rissen als auch das Eindringen von Feuchtigkeit zu vermeiden und somit einen Transistor zu verwirklichen, der eine höhere Feuchtigkeitsbeständigkeit und eine höhere Leistungsfähigkeit aufweist.
  • Die Transistorvorrichtung 100 des ersten Beispiels hat eine obere Verdrahtungsschicht 115, jedoch kann auch eine Transistorvorrichtung, die keine obere Verdrahtungsschicht aufweist, für eine Leistungsverstärkung benutzt werden.
  • Beispiel 2
  • 9 ist eine Draufsicht auf eine Transistorvorrichtung 102. Die Transistorvorrichtung 102 enthält den gleichen GaAs-HBT 300a mit einer NPN-Struktur mit oben angeordnetem Emitter wie das erste Beispiel. Die Transistorvorrichtung 102 ist ebenfalls für eine Leistungsverstärkung im Mikrowellenbereich verwendbar, enthält jedoch keine obere Verdrahtungsschicht. Elemente, die jenen des ersten Beispiels völlig gleich sind, werden mit diesen übereinstimmende Bezugszeichen tragen und ihre Beschreibung wird entfallen.
  • Auch in diesem Beispiel hat die isolierende Dünnschicht, die beispielsweise aus SiN gebildet ist und sowohl als Passivierungsschicht als auch als MIM-Schicht wirkt, eine Öffnung, die so beschaffen ist, dass sie die Höckerelektrode 116 umgibt. Es gibt einen Spalt zwischen der Außenlinie der Öffnung (mit K bezeichnet) und der Höckerelektrode 116, wie in 9 durch Schraffieren angegeben ist, wobei die Breite d des Spalts von oben gesehen 1,5 μm oder weniger beträgt. In diesem Beispiel umgibt die Außenlinie der Öffnung die Höckerelektrode 116 vollständig. Eine solche Struktur der isolierenden Dünnschicht kann auch in der Transistorvorrichtung 100 des ersten Beispiels, die eine obere Verdrahtungsschicht 115 aufweist, ausgebildet werden. In einem solchen Fall können die obere Verdrahtungsschicht 115 und die untere Verdrahtungsschicht 115a durch die Öffnung der isolierenden Dünnschicht, die in Übereinstimmung mit der Höckerelektrode 116 ausgebildet ist, miteinander in Kontakt sein.
  • Die Transistorvorrichtung 102 des zweiten Beispiels hat die gleichen Wirkungen wie die Transistorvorrichtung 100 des ersten Beispiels.
  • Im ersten wie im zweiten Beispiel ist die Höckerelektrode 116 schmetterlingsförmig, wie in 10A gezeigt ist. Die Höckerelektrode kann andere Formen aufweisen, wie in den 10B, 10C und 10D gezeigt ist. In 10B entfallen zwei Vorsprünge an der Unterseite, wie durch die Strichpunktelinien angegeben ist. In 10C entfällt einer der beiden Vorsprünge an der Unterseite, wie durch die Strichpunktelinie angegeben ist. In 10D entfällt einer der beiden Vorsprünge an der Unterseite und einer der beiden Vorsprünge an der Oberseite, wie durch die Strichpunktelinien angegeben ist.
  • Im ersten wie im zweiten Beispiel ist der HBT 300a ein Bipolartransistor mit einem Heteroübergang (SHBT), bei dem nur der Emitter eine Bandlücke aufweist, die breiter als die Bandlücke der Basis oder des Kollektors ist. Ein Bipolartransistor mit zwei Heteroübergängen (DHBT), bei dem der Emitter und der Kollektor jeweils eine Bandlücke aufweist, die breiter als die Bandlücke der Ba sis ist, kann ebenfalls verwendet werden.
  • Die Kapazität (CBC) zwischen der Basis und dem Kollektor kann verringert werden, indem O+, B+, oder H+-Ionen in einen Bereich implantiert werden, der sich direkt unter der Basis außerhalb des Transistors befindet. Die Transistoren können mittels Ionenimplantation in einzelne Chips getrennt werden.
  • Im ersten wie im zweiten Beispiel wird ein HBT als aktives Element verwendet. Vertikale Elemente, die als aktive Elemente verwendbar sind, enthalten einen gewöhnlichen Bipolartransistor, einen Thyristor, einen HET (Transistor mit heißen Elektronen) und einen Resonanztunneleffekt-Transistor. In der Transistorvorrichtung kann ein vertikales Element mit einem transversalen Element kombiniert werden. Beispielsweise können ein HBT und ein HEMT (Transistor mit hoher Elektronenmobilität) oder ein HBT und ein FET kombiniert werden. Auch können ein Transistor, ein Licht emittierendes Element und ein Licht empfangendes Element kombiniert werden.
  • Im ersten wie im zweiten Beispiel ist eine monolithische integrierte Mikrowellenschaltung mit mehreren Transistoren zur Leistungsverstärkung im Mikrowellenbereich beschrieben worden. Die vorliegende Erfindung ist auch auf einen einzelnen Transistor anwendbar, der zur Leistungsverstärkung im Mikrowellenbereich verwendet wird, auf eine integrierte Schaltung, die für Superhochgeschwindigkeitsoperationen verwendet wird, usw.
  • Im ersten wie im zweiten Beispiel wirkt die Höckerelektrode 116 auch als Emitterelektrode. In dem Fall, in dem ein Chip beispielsweise in einer monolithischen integrierten Mikrowellenschaltung für hohe Leistungen oder in einer integrierten Schaltung für Superhochgeschwindigkeitsoperationen verwendet wird, könnte die Verwendung einer Höckerelektrode als Emitterelektrode (als Source) einen Nachteil darstellen. In einem solchen Fall ist die Höckerelektrode mit der Basis (dem Gate) oder dem Kollektor (dem Drain) verbunden, oder die Höckerelektrode wird nicht als Emitterelektrode sondern zur Ableitung der Wärme verwendet, indem eine Isolierschicht zwischen der Höckerelektrode und der Verdrahtungsschicht vorgesehen wird.
  • Halbleitermaterialien, die für die Halbleiterschichten verwendet werden können, umfassen sowohl GaAs, Verbindungshalbleiter wie InP, SiC, GaP und GaSb oder Elementhalbleiter wie C, Si und Ge.
  • Materialien, die für den Transistor verwendet werden können, umfassen Materialien mit übereinstimmenden Gittern wie InGaP/GaAs-Materialien, In-GaAs(P)/InAlAs-Materialien und InGaAs(P)/InP-Materialien sowie auch AlGaAs/GaAs-Materialien oder Materialien mit nicht übereinstimmenden Gittern wie etwa InGaAs/(Al)GaAs/InP-Materialien.
  • Im ersten wie im zweiten Beispiel ist der Flip-Chip auf dem AlN-Substrat befestigt, auf dem eine metallische Bemusterung ausgebildet ist. Das Substrat kann aus jedem anderen Material gebildet sein, das eine zufrieden stellende Wärmeleitung aufweist.
  • Das Substrat, auf welches der Flip-Chip montiert werden soll, ist nicht notwendig eine einzige ebene Platte. Beispielsweise kann das Substrat ein Durchgangsloch haben oder mehrere Schichten aufweisen. Das Substrat kann jede Struktur haben, solange der Teil, der durch die Höckerelektrode mit dem Chip verbunden wird, eben ist.
  • Auf ein einziges Substrat können mehrere Chips gebondet werden. Es ist nicht immer erforderlich, dass alle Chips mittels Flip-Chip-Aufbringung auf dem Substrat befestigt sind. Wenn sie für einen bestimmten Zweck verwendet werden sollen, haben einige der Chips eine Flip-Chip-Aufbringung und die übrigen beispielsweise eine Drahtkontaktierung.
  • Für die Wärmeabgabe kann das Substrat des Chips nachgeschnitten werden, um seine Dicke zu verringern. In einem solchen Fall wird der Chip mit einem Wärme abführenden Lot oder mit einer Gehäusekappe, durch welche die Wärme abgegeben wird, kombiniert.
  • Gemäß dem Beispiel ist die Feuchtigkeitsbeständigkeit des Chips verbessert und folglich braucht er nur durch Einbringen von Harz abgedichtet werden. Ein Deckel, der den Chip luftdicht abschließt, oder ein spezielles Element, wie etwa ein Dichtring, der den Deckel trägt, kann entfallen. Außerdem kann ein Widerstand, der nicht zu Verbesserungen der Eigenschaften des Chips beiträgt, verringert werden, wodurch sich das Verhalten des Chips verbessert.
  • Folglich können ein Hochleistungs-HBT, der zur Leistungsverstärkung im Mikrowellenbereich verwendet werden kann, und eine Halbleitervorrichtung, die einen solchen HBT enthält, wie etwa eine monolithische integrierte Mikrowellenschaltung (MMIC), mit vernünftigen Kosten hergestellt werden. Die Verwirklichung eines solchen HBTs und einer solchen Halbleitervorrichtung hat signifikante gewerbliche Auswirkungen.

Claims (3)

  1. Vertikaler Transistor, der eine Struktur mit oben angeordnetem Emitter besitzt, mit: einer Kollektorschicht (212), einer Basisschicht (213) und einer Emitterschicht (214), die in dieser Reihenfolge in einer ersten Richtung übereinandergestapelt sind und eine Transistoreinheit bilden; einer Emitterelektrode (214a), die mit der Emitterschicht (214) elektrisch verbunden ist; zwei Kollektorelektroden (211a), die mit der Kollektorschicht (212) elektrisch verbunden sind; einer Entnahmeelektrode (115a), die mit der Emitterelektrode (214a) verbunden ist und sich in einer zu der ersten Richtung senkrechten zweiten Richtung (F) von einer oberen Fläche der Emitterelektrode (214a) erstreckt; und einer Höckerelektrode (116), die auf der Entnahmeelektrode (115a) vorgesehen ist und sich in der zweiten Richtung (F) von der oberen Fläche der Emitterelektrode (214a) erstreckt, wobei die Entnahmeelektrode (115a) bogenförmig ist und eine bogenförmige obere sowie eine bogenförmige untere Oberfläche besitzt, wobei die langgestreckten Abschnitte der Entnahmeelektrode (115a) auf einem Halbleitersubstrat vorgesehen sind, auf dem der vertikale Transistor vorgesehen ist, dadurch gekennzeichnet, dass die Kollektorelektroden (211a) jeweils eine Breite (G) im Bereich von 5 bis 10 μm besitzen und die Fläche der Höckerelektrode (116), die der Transistoreinheit entspricht, in einer Krümmung nach oben vorsteht.
  2. Vertikaler Transistor, der eine Struktur mit oben angeordnetem Kollektor besitzt, mit: einer Emitterschicht, einer Basisschicht und einer Kollektorschicht, die in dieser Reihenfolge in einer ersten Richtung übereinandergestapelt sind und eine Transistoreinheit bilden; einer Kollektorelektrode, die mit der Kollektorschicht elektrisch verbunden ist; zwei Emitterelektroden, die mit der Emitterschicht elektrisch verbunden sind; und einer Entnahmeelektrode, die mit der Kollektorelektrode verbunden ist und sich in einer zweiten Richtung senkrecht zu der ersten Richtung von einer oberen Fläche der Kollektoroberfläche erstreckt; und einer Höckerelektrode, die auf der Entnahmeelektrode vorgesehen ist und sich in der zweiten Richtung von der oberen Fläche der Emitterelektrode erstreckt, wobei die Emitterelektroden jeweils eine Breite im Bereich von 5 bis 10 μm besitzen, die Entnahmeelektrode bogenförmig ist und eine bogenförmige obere sowie eine bogenförmige untere Oberfläche aufweist, die langgestreckten Abschnitte der Entnahmeelektrode auf einem Halbleitersubstrat vorgesehen sind, auf dem der vertikale Transistor vorgesehen ist, und die Fläche der Höckerelektrode (116), die der Transistoreinheit entspricht, in einer Krümmung nach oben vorsteht.
  3. Halbleitervorrichtung, mit: einem Halbleitersubstrat; und wenigstens einer vertikalen Transistorvorrichtung nach Anspruch 1 oder Anspruch 2, die zur Leistungsverstärkung verwendbar ist, wobei die wenigstens eine vertikale Transistorvorrichtung auf dem Halbleitersubstrat monolithisch angebracht ist.
DE69628702T 1995-07-27 1996-07-26 Höckerelektrode für Transistor und Verfahren zur Herstellung Expired - Fee Related DE69628702T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP7192261A JPH0945692A (ja) 1995-07-27 1995-07-27 縦型構造トランジスタ及びその製造方法、並びに半導体装置
JP19226195 1995-07-27

Publications (2)

Publication Number Publication Date
DE69628702D1 DE69628702D1 (de) 2003-07-24
DE69628702T2 true DE69628702T2 (de) 2004-05-13

Family

ID=16288351

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69628702T Expired - Fee Related DE69628702T2 (de) 1995-07-27 1996-07-26 Höckerelektrode für Transistor und Verfahren zur Herstellung

Country Status (4)

Country Link
US (1) US5831337A (de)
EP (1) EP0756324B1 (de)
JP (1) JPH0945692A (de)
DE (1) DE69628702T2 (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5804487A (en) * 1996-07-10 1998-09-08 Trw Inc. Method of fabricating high βHBT devices
JP3303791B2 (ja) * 1998-09-02 2002-07-22 株式会社村田製作所 電子部品の製造方法
US6297562B1 (en) 1999-09-20 2001-10-02 Telefonaktieboalget Lm Ericsson (Publ) Semiconductive chip having a bond pad located on an active device
US6482711B1 (en) 1999-10-28 2002-11-19 Hrl Laboratories, Llc InPSb/InAs BJT device and method of making
AU2001238081A1 (en) 2000-02-10 2001-08-20 International Rectifier Corporation Vertical conduction flip-chip device with bump contacts on single surface
WO2003034468A2 (en) * 2001-10-15 2003-04-24 Teraburst Networks, Inc. Crosstalk reduction in a crosspoint thyristor switching array using a shielded dielectric stack
JP2005327805A (ja) * 2004-05-12 2005-11-24 Renesas Technology Corp 半導体装置およびその製造方法
US7598134B2 (en) 2004-07-28 2009-10-06 Micron Technology, Inc. Memory device forming methods
US7768075B2 (en) 2006-04-06 2010-08-03 Fairchild Semiconductor Corporation Semiconductor die packages using thin dies and metal substrates
JP4949790B2 (ja) * 2006-09-26 2012-06-13 株式会社テラミクロス 半導体装置の製造方法
US8921986B2 (en) * 2013-03-15 2014-12-30 Microchip Technology Incorporated Insulated bump bonding
CN105849873B (zh) 2014-01-10 2019-01-11 株式会社村田制作所 半导体装置
JP2016012690A (ja) * 2014-06-30 2016-01-21 セイコーインスツル株式会社 半導体装置の製造方法
WO2018004521A1 (en) * 2016-06-27 2018-01-04 Intel Corporation Broken bandgap contact

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69028644T2 (de) * 1989-02-16 1997-02-13 Texas Instruments Inc Integrierte Schaltung und Herstellungsverfahren
US5084750A (en) * 1991-02-20 1992-01-28 Raytheon Company Push-pull heterojunction bipolar transistor
US5349239A (en) * 1991-07-04 1994-09-20 Sharp Kabushiki Kaisha Vertical type construction transistor
JP3084541B2 (ja) * 1992-09-18 2000-09-04 シャープ株式会社 縦型構造トランジスタ
JP3268064B2 (ja) * 1993-06-08 2002-03-25 シャープ株式会社 半導体装置

Also Published As

Publication number Publication date
DE69628702D1 (de) 2003-07-24
JPH0945692A (ja) 1997-02-14
EP0756324B1 (de) 2003-06-18
EP0756324A3 (de) 1999-06-30
EP0756324A2 (de) 1997-01-29
US5831337A (en) 1998-11-03

Similar Documents

Publication Publication Date Title
DE69628702T2 (de) Höckerelektrode für Transistor und Verfahren zur Herstellung
EP0228516B1 (de) Modulationsdotierter Feldeffekttransistor
AT404525B (de) Leistungstransistorvorrichtung und verfahren zu deren herstellung
EP3424072B1 (de) Verfahren zur herstellung eines halbleiterbauelements und halbleiterbauelement
DE4135986A1 (de) Verbundhalbleitervorrichtung
DE1929093B2 (de) Halbleiterflächendiode
DE102018132447B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE4402270A1 (de) Feldeffekttransistoranordnung mit Schottky-Elektrode
DE3013196A1 (de) Halbleiteranordnung
DE102018116051A1 (de) Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung
DE102016122318A1 (de) Anschlussstruktur eines Leistungshalbleiterbauelements
DE2324780B2 (de) Verfahren zum herstellen eines halbleiterbauelements
DE2646404A1 (de) Verfahren zur herstellung von halbleitervorrichtungen mit hoher waermeleitfaehigkeit
DE60222046T2 (de) Verfahren zur Herstellung HBT-Anordnungen
DE3936507C2 (de) Selbstjustierter Bipolartransistor mit Heteroübergang und Verfahren zur Herstellung desselben
DE102018130147A1 (de) Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung
EP1008186B1 (de) Leistungstransistorzelle
DE2210599A1 (de) HF-Leistungstransistor und Verfahren zu seiner Herstellung
DE102011080360A1 (de) Halbleitervorrichtung, Halbleiterschaltungssubstrat und Verfahren zur Herstellung eines Halbleiterschaltungssubstrats
DE4308705A1 (de) Halbleitervorrichtung und Verfahren zu seiner Herstellung
EP0198383A2 (de) Verfahren zur Herstellung einer Halbleiteranordnung für die integrierte Injektionslogik und nach diesem Verfahren hergestellte Halbleiteranordung
DE4112285A1 (de) Halbleiterbauelement und verfahren zu seiner herstellung
EP0312965B1 (de) Verfahren zur Herstellung eines planaren selbstjustierten Heterobipolartransistors
DE102015111838B4 (de) Halbleiterbauelement und Herstellungsverfahren dafür
EP0429697B1 (de) Halbleiterscheibe mit dotiertem Ritzrahmen

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee