JPS63206690A - デ−タ伝送方式 - Google Patents

デ−タ伝送方式

Info

Publication number
JPS63206690A
JPS63206690A JP62039737A JP3973787A JPS63206690A JP S63206690 A JPS63206690 A JP S63206690A JP 62039737 A JP62039737 A JP 62039737A JP 3973787 A JP3973787 A JP 3973787A JP S63206690 A JPS63206690 A JP S63206690A
Authority
JP
Japan
Prior art keywords
clock
circuit
data transmission
time
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62039737A
Other languages
English (en)
Inventor
Mika Mochinaga
みか 持永
Katsumi Kataoka
片岡 勝己
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP62039737A priority Critical patent/JPS63206690A/ja
Publication of JPS63206690A publication Critical patent/JPS63206690A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electric Clocks (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、プロセッサ間ネットワーク装置のデータ伝送
方式に関する。特に、複数のプロセッサに同一の時刻を
提供することの可能なデータ伝送方式に関する。
〔概要〕
本発明はプロセッサ間ネットワーク装置のデータ伝送方
式において、 データ伝送装置にそれぞれ自走の内蔵時計を設け、各デ
ータ伝送装置の内蔵時計の時刻をひとつのデータ伝送装
置の内蔵時計にしたがって修正することにより、 各プロセッサに同一の時刻を与えることができるように
したものである。
〔従来の技術〕
従来、データ伝送方式は、データ伝送路に接続されてい
る各プロセッサが各々独立に有している時計手段の時刻
を使用していたか、またはデータ伝送路上で定められた
プロセッサ共通の監視装置へ時刻を周期的に要求し、時
刻を入手し、その時刻を使用していた。
〔発明が解決しようとする問題点〕
しかし、このような従来のデータ伝送方式では、各プロ
セッサは各々独立に時計手段を有するために、時刻を読
み出した場合に、各プロセッサで異なる結果になる欠点
があった。また、各プロセッサがデータ伝送路上の定め
られたプロセッサ共通の監視装置から周期的に時刻を入
手する場合には、データ伝送システム上の時刻修正を行
うときに、−斉に時刻修正が行えない欠点があった。
本発明は上記の欠点を解決するもので、各プロセッサに
同一の時刻を提供することが可能なデータ伝送方式を提
供することを目的とする。
〔問題点を解決するための手段〕
本発明は、複数のプロセッサがそれぞれデータ伝送装置
を介してデータ伝送路により相互に接続されたデータ伝
送方式において、上記データ伝送装置のそれぞれに自走
の内蔵時計を設け、上記データ伝送装置のうちのひとつ
にその内蔵時計が示す時刻を上記データ伝送路を介して
他のデータ伝送装置に送信する手段を備え、上記他のデ
ータ伝送装置には、上記時刻を上記伝送路から受信して
自己の内蔵時計の時刻を修正する手段を備えたことを特
徴とする。
〔作用〕
データ伝送装置にそれぞれ自走の内蔵時計を設ける。一
つのデータ伝送装置の受信回路でクロック設定要求を受
信すると、その内蔵時計の時刻データをクロック設定手
段で伝送路送信回路を経由してデータ伝送路上に送出す
る。他のデータ伝送装置は伝送路受信回路でクロック設
定要求を受信すると、受信した時刻で自装置の内蔵時計
を修正する。自装置が接続されたプロセッサおよび監視
装置からクロック続出要求を受信回路で受信すると、自
装置の内蔵時計の時刻データをクロック続出手段で読み
出して送信回路を経由して返送する。
以上の動作により各プロセッサに同一の時刻を与えるこ
とができる。
〔実施例〕
本発明の実施例について図面を参照して説明する。第1
図は本発明一実施例データ伝送システムのブロック構成
図である。第1図において、データ伝送システムは、デ
ータ伝送装置1と、プロセッサ2と、監視装置を含むプ
ロセッサ3と、データ伝送路4とを備える。
第2図は本発明のデータ伝送システムのデータ伝送装置
のブロック構成図である。第2図において、データ伝送
袋W1は、信号線101を介してプロセッサ2または監
視装置3に接続されデータを人力する受信回路11と、
受信回路11から信号線102を介してデータを入力し
、データを解析するコマンド解析回路12と、内蔵時計
14と、コマンド解析回路12からクロック設定要求を
信号線103を介して入力し、内蔵時計14の時間を伝
送データフレームに設定するクロック送信部13と、コ
マンド解析回路12からクロック続出要求を信号線11
1を介して入力し、内蔵時計14の時刻を読み出すクロ
ック続出部10と、コマンド解析回路12から信号線1
05を介して上記コマンド以外のデータを入力し、また
はクロック送信部13の出力を入力してデータ伝送路4
に送出する伝送路送信回路15とを備える。
また、データ伝送装置工は、データ伝送路4から信号線
107を介してデータを入力する伝送路受信回路16と
、伝送路受信回路16から信号線108を介してデータ
を入力し、データを解析するコマンド解析回路17と、
コマンド解析回路17からクロック設定コマンドを入力
し、受信した伝送データフレームの時刻で内蔵時計14
の時刻を修正するクロック修正部18と、コマンド解析
回路17からクロック設定コマンド以外のデータを信号
線110を介して入力し、またはクロック続出部10の
出力を信号線112を介して入力して、信号線113を
介してプロセッサ2または監視袋W3に送出する送信回
路工9とを備える。
このような構成のデータ伝送装置の動作について説明す
る。第3図は本発明のデータ伝送システムの伝送データ
フォーマットである。
第1図および第3図を参照してデータ伝送装置lの内蔵
時計14の時刻をデータ伝送路4経出で送信する動作に
ついて説明する。
受信回路11の出力は、信号線102を介してコマンド
解析回路12へ入力される。コマンド解析回路12で入
力データが解析される。解析結果がクロック設定コマン
ドであれば、コマンド解析回路12の出力は、信号線1
03を介してクロック送信部13へ入力される。クロッ
ク送信部13は、内蔵時計14の時刻を伝送データフレ
ームのデータ部に設定する。
クロック送信部13の出力は、信号線104を介して伝
送路送信回路15へ入力される。
また、コマンド解析回路12の解析結果がクロック設定
コマンド以外なら、コマンド解析回路12の出力は、信
号線105を介して伝送路送信回路15へ入力される。
伝送路送信回路15の出力は、信号線106を介してデ
ータ伝送路4へ送出される。
次にデータ伝送装置1の内蔵時計14の時刻を、データ
伝送路4経出で受信し、データ伝送装置1の内蔵時計1
4を受信した時刻で修正する動作について説明する。
データ伝送路4の出力は、信号線107を介して伝送路
受信回路16へ入力される。伝送路受信回路16の出力
は、信号綿108を介してコマンド解析回路17へ入力
される。コマンド解析回路17で入力データが解析され
る。解析結果がクロック設定コマンドであればコマンド
解析回路17の出力は、信号線109を介してクロック
修正部18へ入力される。
クロック修正部18は、伝送データフレームのデータ部
の時刻と内蔵時計14の時刻を置き換える。
また、コマンド解析回路17の解析結果がクロック設定
コマンド以外なら、コマンド解析回路17の出力は、信
号綿110を介して送信回路19へ入力される。
最後に、プロセッサ2からの時刻続出要求に従って内蔵
時計14の時刻をプロセッサ2へ通知する手段について
説明する。
受信回路11の出力は、信号線102を介してコマンド
解析回路12へ入力される。コマンド解析回路12で入
力データが解析される。解析結果がクロック読出コマン
ドであればコマンド解析回路12の出力は、信号線11
1を介してクロック続出部10へ入力される。
クロック続出部10は、内蔵時計14の時刻を伝送デー
タフレームのデータ部にセットする。クロック続出部1
0の出力は、信号線112を介して送信回路19へ入力
される。送信回路19の出力は、信号線113を介して
プロセッサ2または監視装置3へ入力される。
〔発明の効果〕
以上説明したように、本発明は、一つのデータ伝送装置
の内蔵時計の時刻を、他のデータ伝送装置の内蔵時計に
設定することにより、各プロセッサが時刻を読み出した
場合に同一の時刻を得られる優れた効果がある。
【図面の簡単な説明】
第1図は本発明一実施例データ伝送システムのブロック
構成図。 第2図は本発明のデータ伝送システムのデータ伝送装置
のブロック構成図。 第3図は本発明のデータ伝送システムの伝送データフレ
ームフォーマット。 II〜1.・・・データ伝送装置、21〜2□・・・プ
ロセッサ、3・・・監視装置、10・・・クロック読出
部、11・・・受信回路、12・・・コマンド解析回路
、13・・・クロック送信部、14・・・内蔵時計、1
5・・・伝送路送信回路、16・・・伝送路受信回路、
17・・・コマンド解析回路、18・・・クロック修正
部、19・・・送信回路、101〜113・・・イ言号
線。 特許出願人 日本電気株式会社 、 代理人  弁理士 井 出 直 孝 実施例 J¥11 図

Claims (1)

    【特許請求の範囲】
  1. (1)複数のプロセッサがそれぞれデータ伝送装置を介
    してデータ伝送路により相互に接続されたデータ伝送方
    式において、 上記データ伝送装置のそれぞれに自走の内蔵時計を設け
    、 上記データ伝送装置のうちのひとつにその内蔵時計が示
    す時刻を上記データ伝送路を介して他のデータ伝送装置
    に送信する手段を備え、 上記他のデータ伝送装置には、上記時刻を上記伝送路か
    ら受信して自己の内蔵時計の時刻を修正する手段を備え
    た ことを特徴とするデータ伝送方式。
JP62039737A 1987-02-23 1987-02-23 デ−タ伝送方式 Pending JPS63206690A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62039737A JPS63206690A (ja) 1987-02-23 1987-02-23 デ−タ伝送方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62039737A JPS63206690A (ja) 1987-02-23 1987-02-23 デ−タ伝送方式

Publications (1)

Publication Number Publication Date
JPS63206690A true JPS63206690A (ja) 1988-08-25

Family

ID=12561279

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62039737A Pending JPS63206690A (ja) 1987-02-23 1987-02-23 デ−タ伝送方式

Country Status (1)

Country Link
JP (1) JPS63206690A (ja)

Similar Documents

Publication Publication Date Title
JPS63254841A (ja) 最適化ブロツクポ−リング方式
JPS63206690A (ja) デ−タ伝送方式
JPH0217979B2 (ja)
JP2767990B2 (ja) マイクロプロセッサの制御方法
JP2581238Y2 (ja) データ伝送装置
JPH05324545A (ja) バス制御装置
JPS61294506A (ja) プログラマブル・コントロ−ラにおける高速pio伝送方法
JP2758752B2 (ja) 共通バス競合調停方式
JPS61131632A (ja) 多重伝送のデ−タフオ−マツト方式
JPS6055755A (ja) ル−プ伝送装置
JPS6072451A (ja) 非確認転送におけるブロツク転送方式
JPS62299139A (ja) 同報通信方式
JPS6320933A (ja) 通信制御装置
JPS62179238A (ja) デ−タ伝送装置試験方式
JPH05120453A (ja) データ処理システム
JPS61170853A (ja) デ−タ伝送装置
JPS61142838A (ja) サイクリツク・デイジタル情報伝送方式
JPH0332258A (ja) データ通信装置
JPH05143507A (ja) 計算機間のデータ同期転送方式
JPS60157653A (ja) コンピユ−タ装置
JPS627248A (ja) 通信制御装置
JPH0974590A (ja) データ伝送方法
JPS60134367A (ja) 複数の処理装置間の通信方式
JPS59703A (ja) シ−ケンス制御方式
JPS63120544A (ja) 受信順序番号送信確認方式