JPS6319925Y2 - - Google Patents
Info
- Publication number
- JPS6319925Y2 JPS6319925Y2 JP1981036787U JP3678781U JPS6319925Y2 JP S6319925 Y2 JPS6319925 Y2 JP S6319925Y2 JP 1981036787 U JP1981036787 U JP 1981036787U JP 3678781 U JP3678781 U JP 3678781U JP S6319925 Y2 JPS6319925 Y2 JP S6319925Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- gain
- equalizer circuit
- equalizer
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 11
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Landscapes
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
Description
【考案の詳細な説明】
本考案は、負帰環型イコライザ回路における利
得調整回路に関する。
得調整回路に関する。
テープレコーダにおけるイコライザ回路におい
ては、その次段がドルビー(登録商標)回路のよ
うに、磁気ヘツドの出力電圧の偏差やイコライザ
回路の利得の偏差を厳しく押えなければならない
場合には、そのイコライザ回路の利得を制御する
必要がある。
ては、その次段がドルビー(登録商標)回路のよ
うに、磁気ヘツドの出力電圧の偏差やイコライザ
回路の利得の偏差を厳しく押えなければならない
場合には、そのイコライザ回路の利得を制御する
必要がある。
第1図と第2図はそのための従来の回路を示す
ものである。1はイコライザ回路を抵抗R1〜R3、
コンデンサC1,C2との組合せによつて構成する
演算増幅器、2は次段の増幅器、VR1,VR2は利
得可変用の可変抵抗、C3〜C5はカツプリングコ
ンデンサである。従来のこのような回路において
は、可変抵抗VR1,VR2を演算増幅器1と次段の
増幅器2の間に介挿するため、イコライザ回路の
利得をその偏差(磁気ヘツドを含めた)の最大ま
でとる必要がある。つまり利得が例えば40dB±
6dB可変とすると、46dBの利得を得なければな
らないが、その分だけ帰環が減少し、歪改善度が
不充分となる。
ものである。1はイコライザ回路を抵抗R1〜R3、
コンデンサC1,C2との組合せによつて構成する
演算増幅器、2は次段の増幅器、VR1,VR2は利
得可変用の可変抵抗、C3〜C5はカツプリングコ
ンデンサである。従来のこのような回路において
は、可変抵抗VR1,VR2を演算増幅器1と次段の
増幅器2の間に介挿するため、イコライザ回路の
利得をその偏差(磁気ヘツドを含めた)の最大ま
でとる必要がある。つまり利得が例えば40dB±
6dB可変とすると、46dBの利得を得なければな
らないが、その分だけ帰環が減少し、歪改善度が
不充分となる。
また、第1図の回路は、次段の増幅器2の入力
インピーダンスの値によつて可変抵抗VR1の値が
制約され、例えば増幅器2の入力インピーダンス
が高い場合には可変抵抗VR1の値も大きくする必
要があるが、ノイズに対して不利となる欠点があ
る。
インピーダンスの値によつて可変抵抗VR1の値が
制約され、例えば増幅器2の入力インピーダンス
が高い場合には可変抵抗VR1の値も大きくする必
要があるが、ノイズに対して不利となる欠点があ
る。
一方、第2図の回路では、演算増幅器1と次段
の増幅器2との間に2個のカツプリングコンデン
サC4,C5が必要であり、また可変抵抗VR2の調
整によつては信号が無限大まで減衰し、さらにイ
コライザの中間で必要なイコライザ利得にするた
めの調整がやりずらいという欠点がある。
の増幅器2との間に2個のカツプリングコンデン
サC4,C5が必要であり、また可変抵抗VR2の調
整によつては信号が無限大まで減衰し、さらにイ
コライザの中間で必要なイコライザ利得にするた
めの調整がやりずらいという欠点がある。
本考案の目的は、イコライザ回路の利得を利得
調整幅の最大値までもとる必要がなく、また帰環
量の低下による歪率劣化も起らないようにした利
得調整回路を提供することである。
調整幅の最大値までもとる必要がなく、また帰環
量の低下による歪率劣化も起らないようにした利
得調整回路を提供することである。
以下、本考案を実施例によつて説明する。第3
図が一実施例を示す回路図であり、第1図におけ
る回路素子と同一素子には同一符号を付した。本
実施例においては、演算増幅器1の反転端子に接
続されるコンデンサC1と抵抗R3の直列接続回路
に、更に直列に可変抵抗VR3が接続されている。
図が一実施例を示す回路図であり、第1図におけ
る回路素子と同一素子には同一符号を付した。本
実施例においては、演算増幅器1の反転端子に接
続されるコンデンサC1と抵抗R3の直列接続回路
に、更に直列に可変抵抗VR3が接続されている。
この場合、抵抗は(R3+VR3)<R1,R2に選ば
れ、帰環回路の直流インピーダンスを可変抵抗
VR3の抵抗値より充分大きくすることにより、イ
コライザ回路の周波数特性は、抵抗R1,R2、コ
ンデンサC2で成る回路によつて決定される。コ
ンデンサC1は演算増幅器1の反転素子を交流的
に低インピーダンスで接地する作用をする。
れ、帰環回路の直流インピーダンスを可変抵抗
VR3の抵抗値より充分大きくすることにより、イ
コライザ回路の周波数特性は、抵抗R1,R2、コ
ンデンサC2で成る回路によつて決定される。コ
ンデンサC1は演算増幅器1の反転素子を交流的
に低インピーダンスで接地する作用をする。
このイコライザ回路の利得Aは、次式で与えら
れる。
れる。
従つて、可変抵抗VR3の値を変化すると、利得
Aが変化し、イコライザ回路の利得を調整するこ
とができる。なお、上記したように抵抗は(R3
+VR3)<R1,R2の関係に選ばれるので、可変抵
抗VR3の値の変化は周波数特性には全く影響を与
えない。
Aが変化し、イコライザ回路の利得を調整するこ
とができる。なお、上記したように抵抗は(R3
+VR3)<R1,R2の関係に選ばれるので、可変抵
抗VR3の値の変化は周波数特性には全く影響を与
えない。
よつて、周波数特性を変化させることなく、イ
コライザ回路の利得を調整することができるよう
になる。
コライザ回路の利得を調整することができるよう
になる。
本考案は上記したように、コンデンサのリアク
タンスを使用周波数帯域では無視できる程度に設
定したので利得調整回路として作用し、また、イ
コライザ回路の利得をその利得調整幅の最大値に
までとる必要がなく、その分負帰環量が増大し、
周波数特性が良好となり歪率も良好となる。ま
た、次段の増幅器の入力インピーダンスの値に関
係なく調整用の抵抗を選定することができ、よつ
て特に高い値の抵抗を用いる必要がなくノイズの
問題も起らない。更に、第2図に示すような2個
のカツプリングコンデンサが必要になることもな
い。
タンスを使用周波数帯域では無視できる程度に設
定したので利得調整回路として作用し、また、イ
コライザ回路の利得をその利得調整幅の最大値に
までとる必要がなく、その分負帰環量が増大し、
周波数特性が良好となり歪率も良好となる。ま
た、次段の増幅器の入力インピーダンスの値に関
係なく調整用の抵抗を選定することができ、よつ
て特に高い値の抵抗を用いる必要がなくノイズの
問題も起らない。更に、第2図に示すような2個
のカツプリングコンデンサが必要になることもな
い。
以上から、次段がドルビー回路であるようなテ
ープイコライザ回路に好適である。
ープイコライザ回路に好適である。
第1図と第2図は従来の利得調整回路を含むイ
コライザ回路部分の回路図、第3図は本考案の一
実施例の利得調整回路を含むイコライザ回路部分
の回路図である。 1……演算増幅器、C1〜C4……コンデンサ、
R1〜R3……抵抗、VR3……可変抵抗。
コライザ回路部分の回路図、第3図は本考案の一
実施例の利得調整回路を含むイコライザ回路部分
の回路図である。 1……演算増幅器、C1〜C4……コンデンサ、
R1〜R3……抵抗、VR3……可変抵抗。
Claims (1)
- 演算増幅器の出力と帰環入力端との間にイコラ
イザ回路を接続し、該帰環入力端と接地間にコン
デンサを介して可変抵抗を接続し、前記イコライ
ザ回路の直流インピーダンスを可変抵抗より充分
大きく設定すると共に、前記コンデンサにより帰
環入力端を交流的に低インピーダンスで接地し、
可変抵抗を利得調整用としたことを特徴とする利
得調整回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1981036787U JPS6319925Y2 (ja) | 1981-03-18 | 1981-03-18 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1981036787U JPS6319925Y2 (ja) | 1981-03-18 | 1981-03-18 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS57152616U JPS57152616U (ja) | 1982-09-25 |
JPS6319925Y2 true JPS6319925Y2 (ja) | 1988-06-03 |
Family
ID=29834002
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1981036787U Expired JPS6319925Y2 (ja) | 1981-03-18 | 1981-03-18 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6319925Y2 (ja) |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5233207Y2 (ja) * | 1972-10-02 | 1977-07-29 |
-
1981
- 1981-03-18 JP JP1981036787U patent/JPS6319925Y2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS57152616U (ja) | 1982-09-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS626722Y2 (ja) | ||
JPH0683113B2 (ja) | 回線等化回路 | |
JPS5931048Y2 (ja) | 低雑音増幅器 | |
JPS6319925Y2 (ja) | ||
US4303889A (en) | Filter circuit | |
JPH0424882B2 (ja) | ||
JPH0448009Y2 (ja) | ||
JPS6316053B2 (ja) | ||
JPS625364B2 (ja) | ||
JPH0744098Y2 (ja) | 増幅器の音質調整回路 | |
JPH0238013B2 (ja) | Saabofuirutaanpu | |
JPH0614499Y2 (ja) | 電子ボリユ−ムバツフア回路 | |
JPH0533064Y2 (ja) | ||
JPS6117619Y2 (ja) | ||
JPS5846567Y2 (ja) | 高周波トランジスタc級増幅器のバイアス回路 | |
JPH048662Y2 (ja) | ||
JPS6143304Y2 (ja) | ||
JPH0760987B2 (ja) | 周波数特性調整回路 | |
JPS6133484B2 (ja) | ||
JPS623931Y2 (ja) | ||
JPS6211527B2 (ja) | ||
JPS5827689B2 (ja) | カヘンゲンスイトウカキ | |
JPH0134424Y2 (ja) | ||
JPH0122263Y2 (ja) | ||
JPS6336567B2 (ja) |