JPS63196948A - タイマ割込み処理方式 - Google Patents
タイマ割込み処理方式Info
- Publication number
- JPS63196948A JPS63196948A JP62028214A JP2821487A JPS63196948A JP S63196948 A JPS63196948 A JP S63196948A JP 62028214 A JP62028214 A JP 62028214A JP 2821487 A JP2821487 A JP 2821487A JP S63196948 A JPS63196948 A JP S63196948A
- Authority
- JP
- Japan
- Prior art keywords
- timer
- counter
- register
- value
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003672 processing method Methods 0.000 claims description 5
- 230000001360 synchronised effect Effects 0.000 abstract description 2
- 238000000034 method Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 7
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked
- G06F9/4825—Interrupt from clock, e.g. time of day
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、リアルタイムシステムにおけるソフトタイマ
の処理に係り1%にソフトタイマが多数存在する場合の
処理上のオーバヘッドを少なくさせるのに好適なタイ1
割込み処理方式に関する。
の処理に係り1%にソフトタイマが多数存在する場合の
処理上のオーバヘッドを少なくさせるのに好適なタイ1
割込み処理方式に関する。
従来のリアルタイムシステムにおいては、ソフトタイマ
の処理はクロック割込みをソフトタイマの基本クロック
として使用し、ソフトタイマが設定されている時はその
割込みが生じるたびごとに設定されているタイマ・カウ
ントを−1し、タイムアツプをしているものがあるかを
サーチする方式であった。しかしこの方法では、ソフト
タイ11つ1つに対しクロック割込みのたびにカウント
を−1する必要があり、ソフトタイマが数多く存在する
とその分処理も多くなりオーバヘッドが生じていると思
われた。
の処理はクロック割込みをソフトタイマの基本クロック
として使用し、ソフトタイマが設定されている時はその
割込みが生じるたびごとに設定されているタイマ・カウ
ントを−1し、タイムアツプをしているものがあるかを
サーチする方式であった。しかしこの方法では、ソフト
タイ11つ1つに対しクロック割込みのたびにカウント
を−1する必要があり、ソフトタイマが数多く存在する
とその分処理も多くなりオーバヘッドが生じていると思
われた。
上記従来の方法では、ソフトタイマが存在する場合、第
2図にあるように七の1つ1つに対しテーブル1−1−
1〜1−1−3が作られ、チェーン1−2でつながれて
いる。そのテーブルの中にあとどれ程でタイムアツプす
るかを示す、モニタによって設定されたタイム・カウン
タ1−3があるが、クロック割込みが生じるたびごとに
このタイム・カウンタt−1していく必要があった。
2図にあるように七の1つ1つに対しテーブル1−1−
1〜1−1−3が作られ、チェーン1−2でつながれて
いる。そのテーブルの中にあとどれ程でタイムアツプす
るかを示す、モニタによって設定されたタイム・カウン
タ1−3があるが、クロック割込みが生じるたびごとに
このタイム・カウンタt−1していく必要があった。
しかし、この方法ではソフトタイマの数が多くなればな
るほど処理量が増え、オーバヘッドになりかねない、と
いう問題がめった。
るほど処理量が増え、オーバヘッドになりかねない、と
いう問題がめった。
本発明の目的は上記の問題点をふまえ、オーバヘッドの
少ないタイマ割込み処理方式を提供することにある。
少ないタイマ割込み処理方式を提供することにある。
上記目的を実現する本発明のタイマ割込み処理方式は、
クロック割込みの回数をカウントするレジスタを設ける
ことにより達成される。また、上記レジスタの代わりに
、ハードウェア上に専用のカウンタテップを設けること
によっても達成することができる。
クロック割込みの回数をカウントするレジスタを設ける
ことにより達成される。また、上記レジスタの代わりに
、ハードウェア上に専用のカウンタテップを設けること
によっても達成することができる。
ソフトタイマが存在していない時はレジスタの値は0に
なっている。ソフトタイマが要求された時よりレジスタ
にてクロック割込みの回at−カウントする。そして、
そのレジスタの値と一番タイムアップが近いソフトタイ
マのタイマ・カウンタの値を比較、一致していたらすべ
てのソフトタイマのタイマ・カウンタからレジスタの値
をひいておく。その後、レジスタ値をクリアし、まだ他
にもソフトタイマが存在するならば、再度処理をくり返
す。このようにすれば、すべてのソフトタイマのタイマ
・カウンタの値は正確に更新され、誤操作することはな
い。
なっている。ソフトタイマが要求された時よりレジスタ
にてクロック割込みの回at−カウントする。そして、
そのレジスタの値と一番タイムアップが近いソフトタイ
マのタイマ・カウンタの値を比較、一致していたらすべ
てのソフトタイマのタイマ・カウンタからレジスタの値
をひいておく。その後、レジスタ値をクリアし、まだ他
にもソフトタイマが存在するならば、再度処理をくり返
す。このようにすれば、すべてのソフトタイマのタイマ
・カウンタの値は正確に更新され、誤操作することはな
い。
以下1本発明の実施例を図面により説明する。
第3図は、リアルタイムシステムにおけるクロック割込
み発生と時間との関係図である。2−1はクロック割込
みを示していて、このタイミングによりソフトタイマ経
過時間t−はかる。@4図社クロック割込みの回数をカ
ウントするレジスタである。クロック割込みの回数のカ
ウントの上限はないが、ユーザが要求した任意のソフト
タイマの値から算出したモニタ設定値と同じ値を数える
必要がおる。従って大きなビット数をもつレジスタが一
番良いが、小さなビット数であってもタイムアツプにか
かわらずレジスタがオーバフローする前に処理するなど
ソフト的に解決策はいろいろあり、実現可能である。
み発生と時間との関係図である。2−1はクロック割込
みを示していて、このタイミングによりソフトタイマ経
過時間t−はかる。@4図社クロック割込みの回数をカ
ウントするレジスタである。クロック割込みの回数のカ
ウントの上限はないが、ユーザが要求した任意のソフト
タイマの値から算出したモニタ設定値と同じ値を数える
必要がおる。従って大きなビット数をもつレジスタが一
番良いが、小さなビット数であってもタイムアツプにか
かわらずレジスタがオーバフローする前に処理するなど
ソフト的に解決策はいろいろあり、実現可能である。
第1図は1本発明のタイマ割込み処理のフローチャート
t−示したものである。クロック割込みが発生すると、
まず4−1でソフトタイマが存在するか否かを判断する
。存在しなければそのまま次の処理へ移る。存在してい
れば4−2でレジスタの値を更新する。セして4−3で
レジスタの値とソフトタイマのテーブルのタイマ・カウ
ンタを比較し、タイムアツプしているかどうかを判断し
、タイムアツプしていなければ次の処理へと移る。
t−示したものである。クロック割込みが発生すると、
まず4−1でソフトタイマが存在するか否かを判断する
。存在しなければそのまま次の処理へ移る。存在してい
れば4−2でレジスタの値を更新する。セして4−3で
レジスタの値とソフトタイマのテーブルのタイマ・カウ
ンタを比較し、タイムアツプしているかどうかを判断し
、タイムアツプしていなければ次の処理へと移る。
タイムアツプしていたら、4−4で他のタイムアツプし
ていないソフトタイマのテーブルのタイマ・カウンタか
らレジスタの値を減算し、残りの数を求める。その後4
−5でレジスタの値をクリアし、4−6でタイムアツプ
処理を実行した後1次の処理へ移る。
ていないソフトタイマのテーブルのタイマ・カウンタか
らレジスタの値を減算し、残りの数を求める。その後4
−5でレジスタの値をクリアし、4−6でタイムアツプ
処理を実行した後1次の処理へ移る。
第5図は、第1図のクロック割込みの回数のカウントt
−ハードウェア上で実現した場合の該当部の回路図であ
る。タイマの1rq(割込み)が生じかつCPUからの
クロック(C1ock )と同期がとれていればその割
込みは有効とみなし、タイマ・カウンタ5−2を更新す
る。この時タイマ割込みに対してのackも返す。現在
のタイマ・カウンタ5−2の値がほしい時は、CPU5
−1からアドレスで見にいき、デコーダ5−3を介しタ
イマ・カウンタ5−2から変換器5−4により正当な値
に変えてデータ金得る。また、このデコーダ5−3はデ
ータ取得後、タイマ・カウンタ5−21jr:リセット
する役目ももつ。この時、タイマ・カウンタ5−2から
データを得るまでの時間KCPU5−1が次の命令処理
?行なわない工うに、遅延機能5−5を使ってタイミン
グ?はかる。
−ハードウェア上で実現した場合の該当部の回路図であ
る。タイマの1rq(割込み)が生じかつCPUからの
クロック(C1ock )と同期がとれていればその割
込みは有効とみなし、タイマ・カウンタ5−2を更新す
る。この時タイマ割込みに対してのackも返す。現在
のタイマ・カウンタ5−2の値がほしい時は、CPU5
−1からアドレスで見にいき、デコーダ5−3を介しタ
イマ・カウンタ5−2から変換器5−4により正当な値
に変えてデータ金得る。また、このデコーダ5−3はデ
ータ取得後、タイマ・カウンタ5−21jr:リセット
する役目ももつ。この時、タイマ・カウンタ5−2から
データを得るまでの時間KCPU5−1が次の命令処理
?行なわない工うに、遅延機能5−5を使ってタイミン
グ?はかる。
このようにして得たタイマ・カウンタの値5−2を利用
し、レジスタを用いた場合と同様にタイムアツプに関す
る処理を実現する。
し、レジスタを用いた場合と同様にタイムアツプに関す
る処理を実現する。
以上説明したように1本発明を使えば6ソフトタイマが
存在する時クロック割込みのたびにすべてのソフトタイ
マのテーブルのタイマ・カウンタから−1する必要がな
くなり、ソフトタイマの数が増した場合のオーバヘッド
が少なくなる。演算数を概算比較してみると、ソフトタ
イマ数Qn(〉0)タイムアツプするまでの最少クロッ
ク数1km(>O)とした場合、従来の方式では−1す
る回数はnxmであった。これに対し、本発明の方式は
レジスタ更新回数mと、タイマ・カウンタからレジスタ
値を減算する回数nの和、すなわちm+nである。nか
mのどちらかが1の場合は従来の方式の方が少ないが、
それ以上の値をもつ場合は、数が増える程効率良く処理
でき、オーバヘッドが少なくなる。
存在する時クロック割込みのたびにすべてのソフトタイ
マのテーブルのタイマ・カウンタから−1する必要がな
くなり、ソフトタイマの数が増した場合のオーバヘッド
が少なくなる。演算数を概算比較してみると、ソフトタ
イマ数Qn(〉0)タイムアツプするまでの最少クロッ
ク数1km(>O)とした場合、従来の方式では−1す
る回数はnxmであった。これに対し、本発明の方式は
レジスタ更新回数mと、タイマ・カウンタからレジスタ
値を減算する回数nの和、すなわちm+nである。nか
mのどちらかが1の場合は従来の方式の方が少ないが、
それ以上の値をもつ場合は、数が増える程効率良く処理
でき、オーバヘッドが少なくなる。
また、このレジスタ値を利用し、時刻計算をすることも
可能であり、現時刻を求める場合の1つの方法f:提供
することもできる。
可能であり、現時刻を求める場合の1つの方法f:提供
することもできる。
第1図はタイマ割込みの本発明部のフローチャート、第
2図はソフトタイマのテーブルの構成図。 第3図はクロック割込みとソフトタイマの関係図。 第4図は本発明のレジスタの説明図。M5図はノ・−ド
ウエアで実現した本発明該当部の回路図である。 5−1・・・CPo、5−2・・・タイム・カウンタ、
5−3・・・デコーダ、5−4・・・父換器、5−5・
・・タイミングの遅延機能。
2図はソフトタイマのテーブルの構成図。 第3図はクロック割込みとソフトタイマの関係図。 第4図は本発明のレジスタの説明図。M5図はノ・−ド
ウエアで実現した本発明該当部の回路図である。 5−1・・・CPo、5−2・・・タイム・カウンタ、
5−3・・・デコーダ、5−4・・・父換器、5−5・
・・タイミングの遅延機能。
Claims (1)
- 【特許請求の範囲】 1、クロック割込みを利用したソフトタイマを有するリ
アルタイムシステムにおいて、クロック割込みの回数を
カウントするレジスタを設け、1つのタイマのタイムア
ップの時にそのレジスタの値を他のタイマ値から引き、
残りのタイマ値を求めることを特徴とするタイマ割込み
処理方式。 2、上記のレジスタの代わりにハードウェア上にカウン
タ用のチップを設け、クロック割込みの回数のカウント
をハードウェア上で実現し、上記と同じ方法で処理を行
なうことを特徴とするタイマ割込み処理方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62028214A JPS63196948A (ja) | 1987-02-12 | 1987-02-12 | タイマ割込み処理方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62028214A JPS63196948A (ja) | 1987-02-12 | 1987-02-12 | タイマ割込み処理方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63196948A true JPS63196948A (ja) | 1988-08-15 |
Family
ID=12242386
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62028214A Pending JPS63196948A (ja) | 1987-02-12 | 1987-02-12 | タイマ割込み処理方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63196948A (ja) |
-
1987
- 1987-02-12 JP JP62028214A patent/JPS63196948A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS63196948A (ja) | タイマ割込み処理方式 | |
JP3457416B2 (ja) | コンピュータシステムのタイマ補正装置 | |
JPH03147157A (ja) | 情報処理装置 | |
JPH0643963A (ja) | 計時機能を備えた計算機システム | |
JPH02143361A (ja) | 処理順序決定回路 | |
JPH0474231A (ja) | 割込み制御回路 | |
JPS61183745A (ja) | 割込制御装置 | |
JPH036649A (ja) | データ処理装置 | |
KR930005650B1 (ko) | 타이머를 이용한 일정시간 지연방법 | |
JP2884764B2 (ja) | シグナルプロセッサ | |
JPS6349853A (ja) | 論理シミユレ−シヨン処理方式 | |
JP2568163Y2 (ja) | アップダウンカウンタ回路 | |
JPH03212754A (ja) | メモリリクエスト制御方式 | |
JPS59214920A (ja) | パルス周波数演算方式 | |
JPS633341A (ja) | 優先制御処理方法 | |
JPH03188514A (ja) | 計数回路 | |
JPS62113245A (ja) | シグナルプロセサの動作監視装置 | |
JPH07260845A (ja) | パルス周期計測回路 | |
JPS61130893A (ja) | タイマ回路 | |
JPH08274627A (ja) | カウンタ | |
JPH01133174A (ja) | プログラム同期回路 | |
JPS6024655A (ja) | 中央処理装置使用率測定装置 | |
JPS63168574A (ja) | 周波数検出装置 | |
JPH04192037A (ja) | 半導体集積回路 | |
JPH04365112A (ja) | 計算機システムの計時方式 |