JPS6318059Y2

JPS6318059Y2 -

Info

Publication number: JPS6318059Y2
Application number: JP1982193133U
Authority: JP
Priority date: 1982-12-22
Filing date: 1982-12-22
Publication date: 1988-05-20
Also published as: JPS5999295U

Description

【考案の詳細な説明】〔考案の技術分野〕本考案はメモリ残量あるいは使用量が所定量に
なつたことを知らせる楽曲データ記憶装置に関す
る。

〔従来技術〕

従来、例えば電子楽器の場合、メモリにメロデ
イの楽音情報を複数ステツプに亘つて入力し、自
動演奏を行わせるものがあり、この入力の際のメ
モリ残量を知らせるものとして、数字表示可能な
セグメント表示素子によつてメモリのステツプ数
を表示するもの、または全体を複数に分割したブ
ロツク表示体により、全体ブロツクの何ブロツク
目までメモリを使用したかを表示するもの等が実
現化されている。

〔従来技術の問題点〕

ところが、上記従来のものは視覚を通じてメモ
リ残量を知らせるものであり、このため、入力中
はメモリ残量の表示を見ながら演奏を行わなけれ
ばならず、演奏に集中することが非常に困難であ
つた。

〔考案の目的〕

本考案は上記した事情に基づいてなされたもの
で、その目的は、所定種類のデータの入力に際し
メモリの残量の例えば限界が近いことを視覚に訴
える表示によらず、音で容易に確認して入力作業
に集中できる楽曲データ記憶装置を提供すること
にある。

〔考案の要点〕

上記目的を達成するため、本考案は、メモリへ
のデータ書き込み後のメモリ残量あるいは使用量
を検出して、このメモリ残量あるいは使用量があ
らかじめ設定された量になつたことを報音で告知
するようにしている。

〔実施例〕

構成以下図面を参照して本考案の一実施例を説明す
る。第１図は本考案を電子楽器に実現したブロツ
ク回路図を示すものであり、この電子楽器の上面
には複数のキーよりなるキーボード１が設けられ
ており、この各キーの出力信号はワンチツプのマ
イクロプロセツサよりなるCPU（中央処理装置）
２に入力して処理され、更に楽音発生部３へ送ら
れて楽音信号に変換された後、サウンドシステム
４を介して音響信号としてスピーカ５より放音演
奏されたり、あるいはメモリであるRAM（ラン
ダムアクセスメモリ）６に楽曲データとして書き
込まれるものである。

上記キーボード１の近傍にはスイツチ部７が設
けられており、このスイツチ部７にはモードレバ
ー７Ａが設けられている。このモードレバー７Ａ
は電源オフモード（OFF）、通常の演奏モード
（PLAY）及び記録モード（REC）の各モードを
設定するレバーである。上記演奏モードにおいて
は、キーボード１によつて演奏した通りの楽音が
発生され、或いはまたRAM６内に書込まれた楽
曲データによる自動演奏が行われる。また上記記
録モードにおいては、キーボード１によつて演奏
された楽曲データがそのままRAM６に書き込ま
れる。

さて、上記RAM６は第２図に示すようにアド
レスステツプ数1600の記憶容量をもち、１つの番
地に１つずつの楽曲データが記憶できるものであ
る。このRAM６への書き込みは上述したように
CPU２を介してキーボード１によつて行われ、
読み出しはやはりCPU２によつて行われ、この
読み出された楽曲データは上記楽音発生部３へ送
られて楽音信号を生成させ、この楽音信号が上記
サウンドシステム４を介して音響信号としてスピ
ーカ５より放音演奏されるものである。この
RAM６への上述のような楽曲データのアクセス
はCPU２からのリード／ライト制御信号Ｒ／Ｗ
を印加することによつて行われる。

また、このRAM６と上記CPU２との間にはア
ドレスカウンタ８が設けられており、このアドレ
スカウンタ８のカウントごとに、上記RAM６の
１アドレス分の書き込み又は読み出しが行われ、
１〜1600までカウント可能となつている。このア
ドレスカウンタ８のアドレスデータは更に一致回
路９の一端に与えられる。この一致回路９の他端
には所定アドレス記憶部１０からのデータが入力
されており、この所定アドレス記憶部１０には
RAM６への書き込みにあたつて後述する警報音
が発せられるアドレスが記憶されるもので、本実
施例では1401となつている。そして上記一致回路
９は、アドレスカウンタ８のカウント値が所定ア
ドレス記憶部１０の記憶値（1401）に等しくなる
と例えば“１”レベルの一致信号をCPU２へ送
出するものである。

また、上記CPU２とサウンドシステム４との
間には上述した楽音発生部３の他、リズム発生部
１１も設けられており、CPU２からリズム発生
部１１へ送られるデータに応じてリズム音信号を
生成し、サウンドシステム４を介して後述する所
定リズムパターンのリズム音としてスピーカ５よ
り放音するものである。このリズム発生部１１に
はカウント発生部１２が接続されており、このカ
ウント発生部１２は上記一致回路９からの“１”
一致信号をCPU２を介して受け取ると、新たな
リズムデータをリズム発生部１１へ送り込み、リ
ズム発生部１１のリズム音のリズムパターンをそ
れ以前とは変えて警報音として出力させるもので
ある。

茲で、上記リズムパターンにつき第３図を参照
して説明すると、アドレスステツプ数が１〜1400
までの間はハイハツト、スネアドラム、バスドラ
ムの３つのリズム楽器による図示するパターンの
リズム音が放音され、而してこの間、リズム発生
部１１はCPU２からの信号によつて上記リズム
音の発生を行う。このようにして、上記リズムパ
ターンが繰返されたのち、アドレスステツプ数が
1401になり、更に1600に達するまでの間は、上記
３つのリズム楽音に更にクラベスが１拍ずつ加わ
り、したがつてそれ以前と異なる４拍子のリズム
パターンが実行される。而してこの間はリズム発
生部１１は、カウント発生部１２からの信号に制
御されてそのリズム音の発生を行う。また第３図
から自明なように、アドレスステツプ数が1400か
ら1401へ変化後は、ハイハツトの発音タイミング
もそれ以前と異なり、他方、スネアドラム、バス
ドラムの発音タイミングは変化しないリズムパタ
ーンとされている。

なお上記アドレスカウンタ８のカウント値は
100ごとに表示部へ送られ、またこの表示部１３
は第４図Ａに示す如き３桁の日字型表示セグメン
トから成り、１〜1600の値を100ごとに区切つて
第４図Ｂ乃至Ｄに示すように、使用したRAM６
の16段階の表示をRAM６への書き込み量に応じ
て表示し、RAM６の残量がなくなるとEnd表示
を行うようにしている。

動作次に以上のように構成された本実施例のデータ
記憶装置の動作について第３図のフローチヤート
図等をもとに述べる。

まずRAM６に楽曲データを書き込むには、ス
イツチ部７のモードレバー７Ａを記録モード
（REC）にして、キーボード１により演奏すれば
よい。すると、キーボード１のキー操作ごとにア
ドレスカウンタ８のカウント値が１つずつアツプ
し、それに応じてキーボード１からの楽音データ
がRAM６の先頭から順次書き込まれ（ステツプ
S₁，S₂）、楽音発生部３から放音演奏も行われる。
またこの間、すなわち、キーボード１のキー操作
を行つて、所定の楽曲データをRAM６に、先頭
番地から順次書き込んでいる間、リズム発生部１
１からは、継続して、所定のリズムパターンに従
つて通常のリズム音、例えば第３図左端に示すハ
イハツト、スネアドラム及びバスドラムの伴奏リ
ズム音がCPU２の制御下に生成されて放音伴奏
される。またこの時、表示部１３には10アドレス
分RAM６への書き込みが行われるごとに第４図
に示すように、「F16」から順に、「F15」、「F14」
……と減算表示を行い、RAM６のメモリ残量を
表示する。

こうして、アドレスカウンタ８の値1400に達す
るまで同じ動作が繰り返され、1401に達すると、
ステツプS₂においてYESと判断され一致回路９
より“１”の一致信号が出力されてカウント発生
部１２へ送り込まれ、リズム発生部１１から生成
されているリズム音のパターンを変化させてこれ
を警報音として発生させる（ステツプS₃）。この
時のリズムパターンは第３図右端に示すように、
メモリ残量が所定量になつた時点を境として、上
記所定量になるまでの間に放音されていた所定の
リズム音のほかに、カウント発生部１２の制御下
にクラベスのリズム音が追加され、ハイハツトの
パターンも変化する。こうして、演奏者はRAM
６のメモリ残量があと200アドレス分になつたこ
とをいままで放音されていたリズム音と異なるリ
ズム音を発生させることにより、音で知覚でき
る。またこの時、表示部１３は「F2」を表示し
ている。

そしてさらにキーボード１のキー操作を続けて
RAM６への楽曲データの書き込みを続ければ、
リズム音の変化による警報音は続いて発せられ、
表示部１３は「F2」から「F1」となつて、RAM
６のメモリ残量が全くなくなれば、ステツプS₄に
てNOと判断され、表示部１３には第４図Ｄに示
す如くEnd表示がなされる。

なお、本考案は上記実施例に限定されず次のよ
うな態様で実施することも可能である。

すなわち、上記実施例では、アドレスステツプ
数が１〜1400までの間は、あるリズムパターンに
従つた３つのリズム楽音によるリズム音を放音す
るが、アドレスステツプ数が1401になると、それ
以降は、上記リズムパターンとは異なつたリズム
パターンに従つた４つのリズム楽器によるリズム
音を放音するようにしている。換言すれば、所定
のアドレス位置を境として、リズムパターンの内
容を変化させることにより、メモリ残量等が残り
少なくなつたことを容易に確認できるようにして
いる。しかし、本考案は、これに限定されず、た
とえば、一定メモリ量ごと、たとえば、200アド
レス位置ごとに、順次リズムパターンの内容を変
化させることにより、メモリ残量等が残り少なく
なつたことを容易に確認できるようにしてもよ
い。

［考案の効果］以上述べたように、本考案は、リズム音生成放
音手段にて放音されるリズム音に従つて楽曲デー
タ書き込み手段を手動操作しながら、その楽曲デ
ータを記憶手段に対し書き込んでいつた場合にお
いて、上記記憶手段に対する楽曲データのメモリ
残量あるいは現在のメモリ使用量が所定量になつ
たことが検出されたとき、その検出時点を境とし
て、上記所定量になるまでの間に所定のリズムパ
ターンに従つて放音されていた所定のリズム音と
は異なるリズムパターンに従つたリズム音を警報
音として報音告知手段から報音告知するようにし
ている。本考案は、このように構成したものであ
るから、楽曲データのメモリ残量等を、現在放音
中のリズムパターンに従つたリズム音から異なる
リズムパターンに従つたリズム音への変化状態、
すなわち、聴覚的な変化状態により、明確に確認
することができる。したがつて、楽曲データ書き
込み手段による記憶手段に対する楽曲データの記
憶入力作業に集中することができ、そのため、入
力ミスのない入力作業を確実に行うことができる
効果を奏するものである。

【図面の簡単な説明】

第１図乃至第５図は本考案を電子楽器に応用し
た一実施例を示し、第１図はブロツク回路図、第
２図はRAMのアドレスを示す図、第３図は
RAMの残量によるリズムパターンの違いを示す
図、第４図ａは表示部のセグメントを示す図、第
４図ｂ乃至ｄを表示部によりRAMの表示されて
いる図、第５図はRAMに書き込む際の動作を表
わしたフローチヤート図である。２……CPU、３……楽音発生部、４……サウ
ンドシステム、６……RAM（記憶手段）、８……
アドレスカウンタ、９……一致回路、１０……所
定アドレス記憶部、１１……リズム発生部、１２
……カウント発生部。

Claims

【実用新案登録請求の範囲】 (1) 所定のリズムパターンに従つて所定のリズム
音を生成放音するリズム音生成放音手段と、こ
のリズム音生成放音手段にて放音されるリズム
音に従つて手動操作される楽曲データ書き込み
手段と、この楽曲データ書き込み手段の手動操
作に応答して、対応する楽曲データの書き込み
が可能な記憶手段と、この記憶手段に対する楽
曲データの書き込み後の上記記憶手段に対する
メモリ残量あるいは現在のメモリ使用量を検出
する検出手段と、この検出手段に基づいて、上
記記憶手段に対するメモリ残量あるいは現在の
メモリ使用量が所定量になつたことが検出され
た場合、その検出時点を境として、上記所定量
になるまでの間所定のリズムパターンに従つて
放音されていた所定のリズム音とは異なるリズ
ムパターンに従つたリズム音を警報音として報
音告知する報音告知手段とよりなることを特徴
とする楽曲データ記憶装置。 (2) 上記楽曲データ書き込み手段は、複数のキー
よりなるキーボードであることを特徴とする実
用新案登録請求の範囲第１項記載の楽曲データ
記憶装置。 (3) 上記報音告知手段は、上記メモリ残量が一定
量減少するごとに、異なるリズムパターンに従
つたリズム音を警報音として告知することを特
徴とする実用新案登録請求の範囲第１項記載の
楽曲データ記憶装置。