JPS63175443A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS63175443A JPS63175443A JP778687A JP778687A JPS63175443A JP S63175443 A JPS63175443 A JP S63175443A JP 778687 A JP778687 A JP 778687A JP 778687 A JP778687 A JP 778687A JP S63175443 A JPS63175443 A JP S63175443A
- Authority
- JP
- Japan
- Prior art keywords
- film
- metal film
- thickness
- insulating film
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000004020 conductor Substances 0.000 claims abstract description 33
- 229910052751 metal Inorganic materials 0.000 claims abstract description 30
- 239000002184 metal Substances 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 238000005530 etching Methods 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 14
- 238000000151 deposition Methods 0.000 claims description 6
- 230000003071 parasitic effect Effects 0.000 abstract description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 20
- 229910052782 aluminium Inorganic materials 0.000 description 14
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 14
- 235000012239 silicon dioxide Nutrition 0.000 description 10
- 239000000377 silicon dioxide Substances 0.000 description 10
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- 238000001259 photo etching Methods 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 230000010354 integration Effects 0.000 description 2
- VZGDMQKNWNREIO-UHFFFAOYSA-N tetrachloromethane Chemical compound ClC(Cl)(Cl)Cl VZGDMQKNWNREIO-UHFFFAOYSA-N 0.000 description 2
- 238000007738 vacuum evaporation Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 210000004709 eyebrow Anatomy 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特に多層配線構
造の半導体装置の製造方法に関する。
造の半導体装置の製造方法に関する。
従来、この種の半導体装置の製造方法は、半導体基板の
表面に金属膜による第１層目の配線導体を形成した後、
気相成長法等によって二酸化シリコン又はシリコン窒化
膜等の眉間絶縁膜で全面を被覆し、その後フォトエツチ
ング法によってこの眉間絶縁膜にスルーホールを設けて
第１層目の配線導体の表面を露出させ、スルーホール開
口に用いたフォトレジスト膜を除去した後スパッタ又は
真空蒸着によって全面に金属膜を被着させ、再びフォト
エツチング法によって上記したスルーポールを通る金属
膜による第２層目の配線導体を形成し、スルーホールを
介して第１及び第２層目の配線導体を電気的に接続して
いた。
表面に金属膜による第１層目の配線導体を形成した後、
気相成長法等によって二酸化シリコン又はシリコン窒化
膜等の眉間絶縁膜で全面を被覆し、その後フォトエツチ
ング法によってこの眉間絶縁膜にスルーホールを設けて
第１層目の配線導体の表面を露出させ、スルーホール開
口に用いたフォトレジスト膜を除去した後スパッタ又は
真空蒸着によって全面に金属膜を被着させ、再びフォト
エツチング法によって上記したスルーポールを通る金属
膜による第２層目の配線導体を形成し、スルーホールを
介して第１及び第２層目の配線導体を電気的に接続して
いた。
上述した従来の半導体装置の製造方法は、第２層目の配
線導体の半導体基板への被着はスパッタ法か真空蒸着法
で行っているので、シャドウ効果によってスルーホール
凹部及び側面部に被着する金属膜の膜厚は眉間絶縁膜平
坦部の膜厚と比べ極端に薄くなり、第一２層目の配線導
体の段切れが発生して半導体装置の歩留りが低下すると
いう欠点がある。
線導体の半導体基板への被着はスパッタ法か真空蒸着法
で行っているので、シャドウ効果によってスルーホール
凹部及び側面部に被着する金属膜の膜厚は眉間絶縁膜平
坦部の膜厚と比べ極端に薄くなり、第一２層目の配線導
体の段切れが発生して半導体装置の歩留りが低下すると
いう欠点がある。
又、エレクトロ・マイグレーションによる配線寿命は配
線断面積の３乗に比例するので、上記した理由から所定
の配線寿命を確保するにはスルーホール部分を含む第２
層目の配線導体の線幅を太くする必要があり、高集積化
が困難になるという欠点がある。
線断面積の３乗に比例するので、上記した理由から所定
の配線寿命を確保するにはスルーホール部分を含む第２
層目の配線導体の線幅を太くする必要があり、高集積化
が困難になるという欠点がある。
上記した問題点は眉間絶縁膜を厚くすることにより増大
するので、第１層目及び第２層目の配線導体間の寄生静
電容量が大きくなり、半導体装置の動作速度を向上でき
ないという欠点がある。
するので、第１層目及び第２層目の配線導体間の寄生静
電容量が大きくなり、半導体装置の動作速度を向上でき
ないという欠点がある。
〔問題点を解決するための手段〕
本発明の半導体装置の製造方法は、半導体基板の全面に
第１の金属膜を被着し該第１の金属膜の上部に第１の絶
縁膜を形成する工程と、前記第１の絶縁膜にスルーホー
ルを形成した後に前記第１の絶縁膜の上部に第２の金属
膜を被着する工程と、前記スルーホールを被覆して前記
第２の金属膜を島状に残す工程と、前記第１の金属膜を
エツチングにより選択除去して前記第２の金属膜に接す
る部分を含む第１層目の配線導体を形成する工程と、前
記第１及び第２の金属膜を覆って前記半導体基板の全面
に第２の絶縁膜を形成した後前記第２の金属膜の表面を
露出させる工程と、前記第２の金属膜の表面を被覆して
被着される第３の金属膜による第２層目の配線導体を形
成して前記第１層目及び第２層目の配線導体を前記第２
の金属膜を介して電気的に接続する工程とを含んで構成
される。
第１の金属膜を被着し該第１の金属膜の上部に第１の絶
縁膜を形成する工程と、前記第１の絶縁膜にスルーホー
ルを形成した後に前記第１の絶縁膜の上部に第２の金属
膜を被着する工程と、前記スルーホールを被覆して前記
第２の金属膜を島状に残す工程と、前記第１の金属膜を
エツチングにより選択除去して前記第２の金属膜に接す
る部分を含む第１層目の配線導体を形成する工程と、前
記第１及び第２の金属膜を覆って前記半導体基板の全面
に第２の絶縁膜を形成した後前記第２の金属膜の表面を
露出させる工程と、前記第２の金属膜の表面を被覆して
被着される第３の金属膜による第２層目の配線導体を形
成して前記第１層目及び第２層目の配線導体を前記第２
の金属膜を介して電気的に接続する工程とを含んで構成
される。
次に、本発明について図面を参照して説明する。
第１図（ａ）及び（ｂ）はそれぞれ本発明の第１の実施
例を用いて製造される半導体装置の平面図及びＡ−Ａ’
線断面図である。
例を用いて製造される半導体装置の平面図及びＡ−Ａ’
線断面図である。
第１図（ａ）及び（ｂ）において、１は、半導体基板、
２は厚さ７００ｎｍのアルミニウム膜の第１層目の配線
導体、３は厚さ１１００ｎの第１の絶縁膜のシリコン窒
化膜、４はスルーホール、５は厚さ８００ｎｍの第２の
金属膜のアルミニウム膜、６は淳さ１５００ｎｍの第２
の絶縁膜の二酸化シリコン膜、７は厚さ９００ｎｍのア
ルミニウム膜の第２層目の配線導体である。
２は厚さ７００ｎｍのアルミニウム膜の第１層目の配線
導体、３は厚さ１１００ｎの第１の絶縁膜のシリコン窒
化膜、４はスルーホール、５は厚さ８００ｎｍの第２の
金属膜のアルミニウム膜、６は淳さ１５００ｎｍの第２
の絶縁膜の二酸化シリコン膜、７は厚さ９００ｎｍのア
ルミニウム膜の第２層目の配線導体である。
次に、第２図〜第６図はそれぞれ本発明の一実施例によ
り製造される半導体装置の各製造工程における断面図で
ある。
り製造される半導体装置の各製造工程における断面図で
ある。
第２図に示すように、トランジスタ、ダイオード、抵抗
等の素子を搭載した半導体基板１の表面全面にスパッタ
法によって厚さ７００ｎｍのアルミニウム膜２．を被着
した上に、プラズマＣＶＤ法を用いて厚さ１１００ｎの
シリコン窒化膜３１を積層した後、フレオンガスによる
プラズマエツチングを用いるフォトエツチング工程によ
りシリコン窒化膜３．にスルーホール４を設ける。
等の素子を搭載した半導体基板１の表面全面にスパッタ
法によって厚さ７００ｎｍのアルミニウム膜２．を被着
した上に、プラズマＣＶＤ法を用いて厚さ１１００ｎの
シリコン窒化膜３１を積層した後、フレオンガスによる
プラズマエツチングを用いるフォトエツチング工程によ
りシリコン窒化膜３．にスルーホール４を設ける。
次に、第３図に示すように、全面に厚さ８００ｎｍのア
ルミニウム膜をスパッタ法で被着させた後、四塩化炭素
ガスを用いる反応性イオンエツチングを用いるフォトエ
ツチング工程によりスルーホール４を被覆するようにア
ルミニウム膜５を残す。
ルミニウム膜をスパッタ法で被着させた後、四塩化炭素
ガスを用いる反応性イオンエツチングを用いるフォトエ
ツチング工程によりスルーホール４を被覆するようにア
ルミニウム膜５を残す。
同様に、第４図に示すように、フォトエツチング工程に
より第３図に示すシリコン窒化膜３．及びアルミニウム
膜２ａを選択的に除去してシリコン窒化膜３及び配線導
体２を形成する。
より第３図に示すシリコン窒化膜３．及びアルミニウム
膜２ａを選択的に除去してシリコン窒化膜３及び配線導
体２を形成する。
次に、第５図に示すように、所定の直流バイアス電圧を
半導体基板１に印加したバイアススパッタ工程により、
厚さ１７００ｎｍの二酸化シリコン膜６３を眉間絶縁膜
として全面に形成する。これにより、表面に凹凸のない
平坦な二酸化シリコン膜６＠が得られる。
半導体基板１に印加したバイアススパッタ工程により、
厚さ１７００ｎｍの二酸化シリコン膜６３を眉間絶縁膜
として全面に形成する。これにより、表面に凹凸のない
平坦な二酸化シリコン膜６＠が得られる。
次に、第６図に示すように、水素ガスを添加したフレオ
ンガスを用いるプラズマエツチング工程により二酸化シ
リコン膜６．の表面全部を一様に厚さ２００〜３００ｎ
ｍエツチングして除去し、アルミニウム膜５の表面を露
出させる。この工程により生成される二酸化シリコン膜
６の表面平坦性は維持される。
ンガスを用いるプラズマエツチング工程により二酸化シ
リコン膜６．の表面全部を一様に厚さ２００〜３００ｎ
ｍエツチングして除去し、アルミニウム膜５の表面を露
出させる。この工程により生成される二酸化シリコン膜
６の表面平坦性は維持される。
最後に、スパッタ法及びフォトエツチング法を同様に用
いて、アルミニウム膜５の露出表面を被覆するようにし
て厚さ８００ｎｍの配線導体７を形成することにより、
第１図の半導体装置が得られる。
いて、アルミニウム膜５の露出表面を被覆するようにし
て厚さ８００ｎｍの配線導体７を形成することにより、
第１図の半導体装置が得られる。
二酸化シリコン膜６の平坦性からシャドウ効果が無くな
るため、配線導体７の膜厚はすべて均一となり、しかも
、配線導体２と配線導体７とがアルミニウム膜５を介し
て電気的に接続される。
るため、配線導体７の膜厚はすべて均一となり、しかも
、配線導体２と配線導体７とがアルミニウム膜５を介し
て電気的に接続される。
第７図は本発明の第２の実施例を用いて製造される半導
体装置の断面図である。
体装置の断面図である。
第２の実施例は上述した第１の実施例により製造される
半導体装置の第５図の製造工程において、二酸化シリコ
ン膜６．を全面エツチングしないでフォトエツチング工
程によりアルミニウム膜５の上部の二酸化シリコン膜に
スルーホール８を設ける工程とすることで第１の実施例
と相違している。第２の実施例によれば、二酸化シリコ
ン膜６ｂの膜厚を厚くでき利点がある。
半導体装置の第５図の製造工程において、二酸化シリコ
ン膜６．を全面エツチングしないでフォトエツチング工
程によりアルミニウム膜５の上部の二酸化シリコン膜に
スルーホール８を設ける工程とすることで第１の実施例
と相違している。第２の実施例によれば、二酸化シリコ
ン膜６ｂの膜厚を厚くでき利点がある。
なお、本発明は眉間絶縁膜としてシリコン窒化膜、リン
ガラスを使用してもよく、配線導体は３層以上の多層配
線にも適用できる。更に、各層の配線金属としてチタン
、タングステン、銅などを組合せてもよい。
ガラスを使用してもよく、配線導体は３層以上の多層配
線にも適用できる。更に、各層の配線金属としてチタン
、タングステン、銅などを組合せてもよい。
以上説明したように本発明の半導体装置の製造方法は、
第２の絶縁膜の膜厚を第２の金属膜の膜厚に関係づけて
設定することにより、第２の絶縁膜の膜厚を厚く設定で
き、しかも第２層目の配線導体の膜厚をすべて均一に形
成することができるので、第２絶縁膜を厚くして寄生容
量を減少し高速動作が可能となり、かつ第１層目の配線
導体との電気的接続部分での第２層目の配線導体の断線
がなくなり、歩留りを向上できるという効果がある。又
、第２層目の配線導体の幅を広くする必要がないので集
積度を向上できるという効果がある。
第２の絶縁膜の膜厚を第２の金属膜の膜厚に関係づけて
設定することにより、第２の絶縁膜の膜厚を厚く設定で
き、しかも第２層目の配線導体の膜厚をすべて均一に形
成することができるので、第２絶縁膜を厚くして寄生容
量を減少し高速動作が可能となり、かつ第１層目の配線
導体との電気的接続部分での第２層目の配線導体の断線
がなくなり、歩留りを向上できるという効果がある。又
、第２層目の配線導体の幅を広くする必要がないので集
積度を向上できるという効果がある。
第１図（ａ）及び（ｂ）はそれぞれ本発明の第１の実施
例を用いて製造される半導体装置の平面図及びＡ−Ａ’
線断面叩、第２図〜第６図はそれぞれ本発明の第１の実
施例により製造される半導体装置の各製造工程における
断面図、第７図は本発明の第２の実施例を用いて製造さ
れる半導体装置の断面図である。 、−１・・・半導体基橡、宅・・・配線導体、２１・・
・アルミニウム膜、３，３１・・・シリコン窒ブヒ膜、
４・・・スルーホール、５・・・アルミニウム膜、６−
．６．。 ６ｂ・・・二酸化シリコン膜、７・・・配棒導体、８・
・・スルーホール。 ′） Ａｍ・７ご ８．屹七。 第１＠ と 五′７図
例を用いて製造される半導体装置の平面図及びＡ−Ａ’
線断面叩、第２図〜第６図はそれぞれ本発明の第１の実
施例により製造される半導体装置の各製造工程における
断面図、第７図は本発明の第２の実施例を用いて製造さ
れる半導体装置の断面図である。 、−１・・・半導体基橡、宅・・・配線導体、２１・・
・アルミニウム膜、３，３１・・・シリコン窒ブヒ膜、
４・・・スルーホール、５・・・アルミニウム膜、６−
．６．。 ６ｂ・・・二酸化シリコン膜、７・・・配棒導体、８・
・・スルーホール。 ′） Ａｍ・７ご ８．屹七。 第１＠ と 五′７図
Claims (1)
- 半導体基板の全面に第１の金属膜を被着し該第１の金属
膜の上部に第１の絶縁膜を形成する工程と、前記第１の
絶縁膜にスルーホールを形成した後に前記第１の絶縁膜
の上部に第２の金属膜を被着する工程と、前記スルーホ
ールを被覆して前記第２の金属膜を島状に残す工程と、
前記第１の金属膜をエッチングにより選択除去して前記
第２の金属膜に接する部分を含む第１層目の配線導体を
形成する工程と、前記第１及び第２の金属膜を覆って前
記半導体基板の全面に第２の絶縁膜を形成した後前記第
２の金属膜の表面を露出させる工程と、前記第２の金属
膜の表面を被覆して被着される第３の金属膜による第２
層目の配線導体を形成して前記第１層目及び第２層目の
配線導体を前記第２の金属膜を介して電気的に接続する
工程とを含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP778687A JPS63175443A (ja) | 1987-01-14 | 1987-01-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP778687A JPS63175443A (ja) | 1987-01-14 | 1987-01-14 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63175443A true JPS63175443A (ja) | 1988-07-19 |
Family
ID=11675348
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP778687A Pending JPS63175443A (ja) | 1987-01-14 | 1987-01-14 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63175443A (ja) |
-
1987
- 1987-01-14 JP JP778687A patent/JPS63175443A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5600170A (en) | Interconnection structure of semiconductor device | |
| JP2738682B2 (ja) | 配線形成方法 | |
| JPS63175443A (ja) | 半導体装置の製造方法 | |
| JPH05206292A (ja) | 半導体集積回路 | |
| JPS62155537A (ja) | 半導体装置の製造方法 | |
| JPH0856024A (ja) | 集積回路の製造方法 | |
| JPH01289142A (ja) | 垂直配線構造 | |
| JPH02156537A (ja) | 半導体装置の製造方法 | |
| JPS5932153A (ja) | 半導体装置の製造方法 | |
| JPS61239646A (ja) | 多層配線の形成方法 | |
| JPH04171845A (ja) | 配線構造およびその製法 | |
| JPH01312854A (ja) | 半導体集積回路の多層配線構造の製造方法 | |
| JPS6173350A (ja) | 半導体装置の製造方法 | |
| JPS6381833A (ja) | 半導体装置の製造方法 | |
| JPH0797583B2 (ja) | 層間絶縁膜の形成方法 | |
| JPS5886744A (ja) | 半導体集積回路装置 | |
| JPS63107043A (ja) | 半導体装置の導電線路の形成方法 | |
| JPH0550139B2 (ja) | ||
| JPS6235537A (ja) | 半導体装置及びその製造方法 | |
| JPS62115744A (ja) | 半導体装置 | |
| JPH0936222A (ja) | 半導体装置及びその製造方法 | |
| JPS60234344A (ja) | 半導体装置の製造方法 | |
| JPS59188146A (ja) | 半導体装置の製造方法 | |
| JPS5854636A (ja) | 半導体装置の製造方法 | |
| JPH0634417B2 (ja) | ジヨセフソン接合素子の製造方法 |