JPS63166100A - アドレス変換方式 - Google Patents
アドレス変換方式Info
- Publication number
- JPS63166100A JPS63166100A JP61312536A JP31253686A JPS63166100A JP S63166100 A JPS63166100 A JP S63166100A JP 61312536 A JP61312536 A JP 61312536A JP 31253686 A JP31253686 A JP 31253686A JP S63166100 A JPS63166100 A JP S63166100A
- Authority
- JP
- Japan
- Prior art keywords
- address
- address conversion
- signal
- conversion
- conditions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 53
- 238000007689 inspection Methods 0.000 claims abstract description 18
- 238000012545 processing Methods 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 claims description 9
- 238000013519 translation Methods 0.000 description 31
- 238000012360 testing method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Tests Of Electronic Circuits (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
この発明は、メモリなどのICの検査を行うためのIC
M査装置において、パターン発生部により発生されたア
ドレス信号の論理アドレスから物理アドレスへの変換(
アドレス・スクランブル)を行うためのアドレス変換方
式に関する。
M査装置において、パターン発生部により発生されたア
ドレス信号の論理アドレスから物理アドレスへの変換(
アドレス・スクランブル)を行うためのアドレス変換方
式に関する。
[従来の技術]
従来のI(JJ査装置におけるアドレス変換方式は、1
個のアドレス変換テーブル(一般にランダムアクセスメ
モリに置かれる)を備え、パターン発生部から出力され
たアドレス信号をアドレス情報として用いアドレス変換
テーブルの読み出しを行うことにより、アドレス変換後
のアドレス信号を得る構成であった。
個のアドレス変換テーブル(一般にランダムアクセスメ
モリに置かれる)を備え、パターン発生部から出力され
たアドレス信号をアドレス情報として用いアドレス変換
テーブルの読み出しを行うことにより、アドレス変換後
のアドレス信号を得る構成であった。
また、アドレス変換テーブルは一般に、IC検査装置の
中央処理部(CPU)により書き換え可能となっている
。
中央処理部(CPU)により書き換え可能となっている
。
[解決しようとする問題点コ
このようなアドレス変換方式にあっては、アドレス変換
テーブルに格納されたHft類の変換条件によってしか
、アドレス変換を行うことができなかった。
テーブルに格納されたHft類の変換条件によってしか
、アドレス変換を行うことができなかった。
勿論、中央処理部からアドレス変換テーブルの書き換え
を杼うことにより、変換条件を変更することは可能であ
るが、その書き換えにかなり長い時間がかかるため、検
査の中断時間が増加し、検査の効率が低下する。また、
検査中にアドレス変換条件をダイナミックに切り換える
ことは不n1能である。
を杼うことにより、変換条件を変更することは可能であ
るが、その書き換えにかなり長い時間がかかるため、検
査の中断時間が増加し、検査の効率が低下する。また、
検査中にアドレス変換条件をダイナミックに切り換える
ことは不n1能である。
[発明の[1的コ
この発明は、そのような従来の問題点を解消し、変換条
件を短時間で切り換えることができるようにした、IC
検査装置のアドレス変換方式を提供することにある。
件を短時間で切り換えることができるようにした、IC
検査装置のアドレス変換方式を提供することにある。
[問題点を解決するための手段コ
この]1的を達成するために、この発明にあっては、複
数のアドレス変換テーブルと、この複数のアドレス変換
テーブルを選択的に有効にさせるためのテーブル選択信
号を保持する手段とが備えられ、IC検査装置のパター
ン発生部より出力されたアドレス信号が前記複数のアド
レス変換テーブルに共通にアドレス信号として入力され
、前記テーブル選択信号により有効にされた一つの前記
アドレス変換テーブルからアドレス変換されたアドレス
信号が出力される。
数のアドレス変換テーブルと、この複数のアドレス変換
テーブルを選択的に有効にさせるためのテーブル選択信
号を保持する手段とが備えられ、IC検査装置のパター
ン発生部より出力されたアドレス信号が前記複数のアド
レス変換テーブルに共通にアドレス信号として入力され
、前記テーブル選択信号により有効にされた一つの前記
アドレス変換テーブルからアドレス変換されたアドレス
信号が出力される。
[作用]
このように、複数のアドレス変換テーブルを選択的に用
いてアドレス変換が行われるから、予め異なった変換条
件を各アドレス変換テーブルに登録しておけば、変換条
件を短時間で切り換えることができる。
いてアドレス変換が行われるから、予め異なった変換条
件を各アドレス変換テーブルに登録しておけば、変換条
件を短時間で切り換えることができる。
したがって、従来のようにアドレス変換条件の切り換え
のために、検査が長時間にわたって中断されることがな
くなり、検査処理の効率を政庁できる。
のために、検査が長時間にわたって中断されることがな
くなり、検査処理の効率を政庁できる。
また、検査装置の中央処理部によりテーブル選択信号を
直接制御させるようにすれば、アドレス変換条件を実時
間でダイナミックに切り換えながら検査を行うことも可
能である。
直接制御させるようにすれば、アドレス変換条件を実時
間でダイナミックに切り換えながら検査を行うことも可
能である。
さらに、あるアドレス変換テーブルを用いて検査中に、
他のアドレス変換テーブルの書き換えを行うとこができ
るため、従来のように、アドレス変換条件の変更のため
に、検査が中断されることもな(なる。
他のアドレス変換テーブルの書き換えを行うとこができ
るため、従来のように、アドレス変換条件の変更のため
に、検査が中断されることもな(なる。
[実施例]
以下、図面を参照し、この発明の一実施例について詳細
に説明する。
に説明する。
第1図は、この発明によるアドレス変換方式の一実施例
を示す概略ブロック図である。
を示す概略ブロック図である。
この図において、■はIC検査装置のパターン発生部で
ある。このパターン発生部lは−・般にアルゴリズミッ
ク・パターン発生回路であり、IC検査装置の中央処理
部(CPU)2からロードされたプログラムに従ってア
ドレス信号Aさらにはデータパターン、その他の制御信
号などを発生する。
ある。このパターン発生部lは−・般にアルゴリズミッ
ク・パターン発生回路であり、IC検査装置の中央処理
部(CPU)2からロードされたプログラムに従ってア
ドレス信号Aさらにはデータパターン、その他の制御信
号などを発生する。
3はランダムアクセスメモリであり、これには複数のア
ドレス変換テーブル41〜4nが格納される。このラン
ダムアクセスメモリ3は中央処理部2からアクセスがi
I能であり、検査に先立って各アドレス変換テーブル4
に異なった変換条件のアドレス変換情報が書き込まれる
。
ドレス変換テーブル41〜4nが格納される。このラン
ダムアクセスメモリ3は中央処理部2からアクセスがi
I能であり、検査に先立って各アドレス変換テーブル4
に異なった変換条件のアドレス変換情報が書き込まれる
。
Sはアドレス変換テーブル4を選択的に有効にするため
のテーブル選択信号であり、これは中央処理部2からレ
ジスタ5に設定される。当然、このテーブル選択信号S
は中央処理部2により制御+’+1能である。
のテーブル選択信号であり、これは中央処理部2からレ
ジスタ5に設定される。当然、このテーブル選択信号S
は中央処理部2により制御+’+1能である。
前記アドレス信号Aおよび前記テーブル選択信号Sは、
ランダムアクセスメモリ3に対してアドレス情報信号と
して入力される。
ランダムアクセスメモリ3に対してアドレス情報信号と
して入力される。
巳のような構成において、パターン発生部1から出力さ
れたアドレス49号Aおよびテーブル選択信号Sをアド
レス情報信号として、ランダムアクセスメモリ3がアク
セスされる。
れたアドレス49号Aおよびテーブル選択信号Sをアド
レス情報信号として、ランダムアクセスメモリ3がアク
セスされる。
その結果、テーブル選択信号Sにより有効にされた一つ
のアドレス変換テーブル4の、前記アドレス信号Aによ
って決定されるアドレスの情報が読み出され、アドレス
変換後のアドレス信号Bとしてランダムアクセスメモリ
3より出力される。
のアドレス変換テーブル4の、前記アドレス信号Aによ
って決定されるアドレスの情報が読み出され、アドレス
変換後のアドレス信号Bとしてランダムアクセスメモリ
3より出力される。
アドレス変換条件の切り換えが必要となった場合、中央
処理部2側から、必要なアドレス変換テーブル4を有効
にするためのテーブル選択信号Sがレジスタ5に再設定
されることにより、そのアドレス変換テーブル4に対応
する変換条件でアドレス信号Aのアドレス変換が行われ
る。
処理部2側から、必要なアドレス変換テーブル4を有効
にするためのテーブル選択信号Sがレジスタ5に再設定
されることにより、そのアドレス変換テーブル4に対応
する変換条件でアドレス信号Aのアドレス変換が行われ
る。
このようなテーブル選択信号Sの設定操作は短時間で打
うことができるから、アドレス変換条件の切り換えのた
めの検査の中断時間は極めて短くすることができる。し
たがって、アドレス変換条件を実時間でダイナミックに
切り換えながら検査を行うことも可能である。
うことができるから、アドレス変換条件の切り換えのた
めの検査の中断時間は極めて短くすることができる。し
たがって、アドレス変換条件を実時間でダイナミックに
切り換えながら検査を行うことも可能である。
また、従来は一つのアドレス変換テーブルの内容の書き
換え中は、そのアドレス変換テーブルを必要とする検査
は実行できなかった。これに対し、この実施例において
は、あるアドレス変換テーブル4を用いてアドレス変換
を行いつつ検査が実行されている間に、他のアドレス変
換テーブル4の内容を中央処理部2から書き換えること
も可能である。
換え中は、そのアドレス変換テーブルを必要とする検査
は実行できなかった。これに対し、この実施例において
は、あるアドレス変換テーブル4を用いてアドレス変換
を行いつつ検査が実行されている間に、他のアドレス変
換テーブル4の内容を中央処理部2から書き換えること
も可能である。
以上、この発明の一実施例について説明したが、この発
明はそれだけに限定されるものではなく、様々な変形が
許されるものである。
明はそれだけに限定されるものではなく、様々な変形が
許されるものである。
例えば、各アドレス変換テーブルを独立のメモリチップ
にそれぞれ格納し、テーブル選択信号によりチップ選択
を行うことにより、アドレス変換テーブルを選択的に有
効にさせるようにしてもよい。
にそれぞれ格納し、テーブル選択信号によりチップ選択
を行うことにより、アドレス変換テーブルを選択的に有
効にさせるようにしてもよい。
また、パターン発生部のプログラムによってテーブル選
択信号を制御させることも可能である。
択信号を制御させることも可能である。
[発明の効果]
以−I−の説明から明らかなように、この発明によれば
、複数のアドレス変換テーブルを選択的に用いてアドレ
ス変換が杼われるから、予め異なった変換条件を各アド
レス変換テーブルに登録しておけば、変換条件を短時間
で切り換えることができるため、従来のようにアドレス
変換条件の切り換え、もしくは変更のために検査が長時
間にわたって中断されることがなくなり、検査処理の効
率を改善できるとともに、アドレス変換条件を実時間で
ダイナミックに切り換えながら検査を行うことも容易と
なる。
、複数のアドレス変換テーブルを選択的に用いてアドレ
ス変換が杼われるから、予め異なった変換条件を各アド
レス変換テーブルに登録しておけば、変換条件を短時間
で切り換えることができるため、従来のようにアドレス
変換条件の切り換え、もしくは変更のために検査が長時
間にわたって中断されることがなくなり、検査処理の効
率を改善できるとともに、アドレス変換条件を実時間で
ダイナミックに切り換えながら検査を行うことも容易と
なる。
【図面の簡単な説明】
第1図は、この発明によるアドレス変換方式の一実施例
を示す概略ブロック図である。 1・・・パターン発生部、2・・・中央処理部、3・・
・ランダムアクセスメモリ、41〜4n・・・アドレス
変換テーブル、5・・・レジスタ、A・・・変換前アド
レス信号、B・・・変換後アドレス信号、S・・・テー
ブル選択信号。
を示す概略ブロック図である。 1・・・パターン発生部、2・・・中央処理部、3・・
・ランダムアクセスメモリ、41〜4n・・・アドレス
変換テーブル、5・・・レジスタ、A・・・変換前アド
レス信号、B・・・変換後アドレス信号、S・・・テー
ブル選択信号。
Claims (3)
- (1)IC検査装置において、パターン発生部より出力
されるアドレス信号のアドレス変換を行うためのアドレ
ス変換方式であって、複数のアドレス変換テーブルと、
この複数のアドレス変換テーブルを選択的に有効にさせ
るためのテーブル選択信号を保持する手段とを有し、前
記パターン発生部から出力されたアドレス信号が前記複
数のアドレス変換テーブルに共通にアドレス信号として
入力され、前記テーブル選択信号により有効にされた一
つの前記アドレス変換テーブルからアドレス変換された
アドレス信号が出力されることを特徴とするアドレス変
換方式。 - (2)テーブル選択信号を保持するための手段はIC検
査装置の中央処理部より制御されるレジスタであり、前
記テーブル選択信号は前記中央処理部により前記レジス
タに設定されることを特徴とする特許請求の範囲第1項
に記載のアドレス変換方式。 - (3)各アドレス変換テーブルの内容はIC検査装置の
中央処理部より書き換えることが可能であことを特徴と
する特許請求の範囲第1項または第2項に記載のアドレ
ス変換方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61312536A JPS63166100A (ja) | 1986-12-26 | 1986-12-26 | アドレス変換方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61312536A JPS63166100A (ja) | 1986-12-26 | 1986-12-26 | アドレス変換方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63166100A true JPS63166100A (ja) | 1988-07-09 |
Family
ID=18030404
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61312536A Pending JPS63166100A (ja) | 1986-12-26 | 1986-12-26 | アドレス変換方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63166100A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02156496A (ja) * | 1988-12-09 | 1990-06-15 | Canon Inc | 固体メモリ装置 |
JP2001338497A (ja) * | 2000-05-24 | 2001-12-07 | Fujitsu Ltd | メモリ試験方法 |
WO2010035450A1 (ja) * | 2008-09-26 | 2010-04-01 | 株式会社アドバンテスト | 試験モジュール、試験装置および試験方法 |
JP4722226B2 (ja) * | 2008-05-21 | 2011-07-13 | 株式会社アドバンテスト | パターン発生器 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60246100A (ja) * | 1984-05-21 | 1985-12-05 | Advantest Corp | 試験パタ−ン発生器 |
JPS6158059A (ja) * | 1984-08-29 | 1986-03-25 | Fujitsu Ltd | デ−タポインタ部の変更方式 |
-
1986
- 1986-12-26 JP JP61312536A patent/JPS63166100A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60246100A (ja) * | 1984-05-21 | 1985-12-05 | Advantest Corp | 試験パタ−ン発生器 |
JPS6158059A (ja) * | 1984-08-29 | 1986-03-25 | Fujitsu Ltd | デ−タポインタ部の変更方式 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02156496A (ja) * | 1988-12-09 | 1990-06-15 | Canon Inc | 固体メモリ装置 |
JP2001338497A (ja) * | 2000-05-24 | 2001-12-07 | Fujitsu Ltd | メモリ試験方法 |
JP4722226B2 (ja) * | 2008-05-21 | 2011-07-13 | 株式会社アドバンテスト | パターン発生器 |
WO2010035450A1 (ja) * | 2008-09-26 | 2010-04-01 | 株式会社アドバンテスト | 試験モジュール、試験装置および試験方法 |
JPWO2010035450A1 (ja) * | 2008-09-26 | 2012-02-16 | 株式会社アドバンテスト | 試験モジュール、試験装置および試験方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0340895A3 (en) | Improvements in logic and memory circuit testing | |
JPH03210483A (ja) | メモリ試験装置 | |
JPH0743429A (ja) | 物理アドレス変換回路 | |
JPS63166100A (ja) | アドレス変換方式 | |
KR950703188A (ko) | 화상 처리 장치 및 방법 및 화상 처리부를 갖고 있는 게임기(Image Processing Device and Method Therefor, and Game Machine Having Image Processing Part) | |
JPH033200A (ja) | 半導体記憶装置 | |
JP2580999B2 (ja) | Dmaコントローラ | |
JP2824853B2 (ja) | パターンデータ書込み方式 | |
JP2583056B2 (ja) | Icテストシステム | |
JPH07191099A (ja) | Ic検査装置 | |
JP2641917B2 (ja) | メモリ素子 | |
JPH0725726Y2 (ja) | 半導体試験装置のアドレス印加装置 | |
JP2877505B2 (ja) | Lsi実装ボード及びデータ処理装置 | |
JPS6336346A (ja) | バンク切替回路 | |
JP2505571B2 (ja) | 記憶装置の診断方法 | |
JPS62293452A (ja) | メモリic診断回路 | |
JPS58155599A (ja) | メモリテスタ− | |
JPS62259145A (ja) | アルゴリズミツク・パタ−ン発生装置 | |
JPH0423151A (ja) | メモリテスト方式 | |
JPH01109460A (ja) | データ転送装置 | |
JPH0535392B2 (ja) | ||
JPS6168636A (ja) | デ−タ処理装置 | |
JPH02216565A (ja) | メモリテスト回路 | |
JPH0688859A (ja) | 半導体試験装置用波形発生装置 | |
JPH10332796A (ja) | Icテスタ |