JPS63158896A - 内部配線と表面配線の接続方法 - Google Patents
内部配線と表面配線の接続方法Info
- Publication number
- JPS63158896A JPS63158896A JP61305185A JP30518586A JPS63158896A JP S63158896 A JPS63158896 A JP S63158896A JP 61305185 A JP61305185 A JP 61305185A JP 30518586 A JP30518586 A JP 30518586A JP S63158896 A JPS63158896 A JP S63158896A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- internal
- connection
- fired
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000002184 metal Substances 0.000 claims description 9
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 4
- 239000000919 ceramic Substances 0.000 claims description 3
- 239000011295 pitch Substances 0.000 description 6
- 238000010304 firing Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野）
この発明は同時焼成セラミック基板の内部配線と表面配
線の接続方法に関する。
線の接続方法に関する。
（従来の技術）
従来同時焼成基板ではまずグリーンシートに内部配線を
スクリーン印刷し、必要に応じて、Ｃ９Ｒ，Ｌを印刷し
、スルーホール（ピアホール）を形成して表面に出す０
次いで表面グリーンシートには同じように印刷による導
体又はＣ，Ｒ，Ｌを構成する。これらを熱圧着等により
積層し、一体となし焼成していた。これにより、表面に
はＬＳＩ等端子等を含む配線が構成され、内部配線と受
動部により回路基板が構成されていた。
スクリーン印刷し、必要に応じて、Ｃ９Ｒ，Ｌを印刷し
、スルーホール（ピアホール）を形成して表面に出す０
次いで表面グリーンシートには同じように印刷による導
体又はＣ，Ｒ，Ｌを構成する。これらを熱圧着等により
積層し、一体となし焼成していた。これにより、表面に
はＬＳＩ等端子等を含む配線が構成され、内部配線と受
動部により回路基板が構成されていた。
しかし、グリーンシート積層基板では焼成時の収縮率の
コントロールが難かしく、焼成時の収縮により、ＬＳＩ
の配線ピッチと基板配線ピッチが合わなくなったり、収
縮むらのため一部は合うが他は合わないとか様々な不都
合が生じていた。しかも、ＬＳＩのピッチ数は増加する
に従い基板配線ピッチの精度、及び寸法精度はより高く
要求されるようになっている。参考に第５図に歪んだＬ
ＳＩパッド（Ｔ）を示す。
コントロールが難かしく、焼成時の収縮により、ＬＳＩ
の配線ピッチと基板配線ピッチが合わなくなったり、収
縮むらのため一部は合うが他は合わないとか様々な不都
合が生じていた。しかも、ＬＳＩのピッチ数は増加する
に従い基板配線ピッチの精度、及び寸法精度はより高く
要求されるようになっている。参考に第５図に歪んだＬ
ＳＩパッド（Ｔ）を示す。
（発明が解決しようとする問題点）
本発明では収縮率によって、配線のピッチ、寸法精度を
損うことのない、内部配線と表面配線を接続する方法を
提供する。
損うことのない、内部配線と表面配線を接続する方法を
提供する。
（問題点を解決するための手段）
同時焼成基板の内部配線あるいは受動素子のピッチある
いは精度は収縮率の多少の変化は十分耐えうるので、問
題は表面のＬＳＩとの絶縁端子。
いは精度は収縮率の多少の変化は十分耐えうるので、問
題は表面のＬＳＩとの絶縁端子。
あるいは、精度の良い配線寸法を要求される部分に集約
される。これを解決するには内部配線の表面配線との接
続端子を基板に散在させ、接続点間° に寸法的余裕を
持せる。しかる後メッキ又は真空蒸着により基板表面全
体に金属面を構成する。これにより、内部配線の接続端
子はこの金属面と接続されたことになる。この金属面を
従来技術のホトエツチング又は化学エツチングにより必
要配線を構成する。しかも内部と表面はすでに接続され
ているし１寸法的余裕もあるので容易に必要な配線を構
成することが出来る。しかもメッキ又は蒸−着の際、金
等も使用できるのでボンディング条件も満足出来る。
される。これを解決するには内部配線の表面配線との接
続端子を基板に散在させ、接続点間° に寸法的余裕を
持せる。しかる後メッキ又は真空蒸着により基板表面全
体に金属面を構成する。これにより、内部配線の接続端
子はこの金属面と接続されたことになる。この金属面を
従来技術のホトエツチング又は化学エツチングにより必
要配線を構成する。しかも内部と表面はすでに接続され
ているし１寸法的余裕もあるので容易に必要な配線を構
成することが出来る。しかもメッキ又は蒸−着の際、金
等も使用できるのでボンディング条件も満足出来る。
（作用）
内部配線と表面配線の接続が容易に行える外、従来のエ
ツチング技術精度でＬＳＩ等の配線端子を構成出来る。
ツチング技術精度でＬＳＩ等の配線端子を構成出来る。
（実施例）
以下、図を使って一実施例を説明する。第１図（ａ）、
（ｂ）、（ｃ）は３枚のセラミック基板からなるグリー
ンシート（Ｘ）、（Ｙ）、（Ｚ）に印刷されたコンデン
サ電極（Ｓ）と配線（Ｍ）と表面に接続されるべき端子
（Ｎ）をそれぞれ示す、第１図（ａ）の端子（１ｍ）＝
（２−は第１図（ｂ）に於いてスルーホール（ｌｂ）
＝ （２ｂ）にそれぞれ接続され、第１図（ｃ）の表面
に接続点（１゜）、（２゜）として現れる。第１図（ｂ
）の端子（３１）〜（９ｂ）もまた第１図（ｃ）の表面
に点（３ａ）〜（９゜）として現れる。これを一体に積
層して焼成する。このようにして焼成したものに第２図
のようにメッキ又は真空蒸着により全表面金属面（Ｑ）
とする、このとき第２図に複数のＸ印（Ｐ）で表現した
場所に於いてこの金属面と第１図（Ｃ）で示した端子（
１０）〜（９ｃ）までのスルーホール接続端子が接続さ
れる。
（ｂ）、（ｃ）は３枚のセラミック基板からなるグリー
ンシート（Ｘ）、（Ｙ）、（Ｚ）に印刷されたコンデン
サ電極（Ｓ）と配線（Ｍ）と表面に接続されるべき端子
（Ｎ）をそれぞれ示す、第１図（ａ）の端子（１ｍ）＝
（２−は第１図（ｂ）に於いてスルーホール（ｌｂ）
＝ （２ｂ）にそれぞれ接続され、第１図（ｃ）の表面
に接続点（１゜）、（２゜）として現れる。第１図（ｂ
）の端子（３１）〜（９ｂ）もまた第１図（ｃ）の表面
に点（３ａ）〜（９゜）として現れる。これを一体に積
層して焼成する。このようにして焼成したものに第２図
のようにメッキ又は真空蒸着により全表面金属面（Ｑ）
とする、このとき第２図に複数のＸ印（Ｐ）で表現した
場所に於いてこの金属面と第１図（Ｃ）で示した端子（
１０）〜（９ｃ）までのスルーホール接続端子が接続さ
れる。
これをエツチングすることにより、第３図に示すように
、必要な配線パターンを形成する。但し、ω〜■までの
点の位置は焼成による収縮率の差により位置がずれても
十分吸収出来る大きさとする。
、必要な配線パターンを形成する。但し、ω〜■までの
点の位置は焼成による収縮率の差により位置がずれても
十分吸収出来る大きさとする。
また、第３図に示すように微細寸法精度を要求されるＬ
ＳＩ等のパッド（１０）、 （１１）等も同時に構成す
る。
ＳＩ等のパッド（１０）、 （１１）等も同時に構成す
る。
このようにすると精度良く微細配線が出来、収縮率の差
による焼成時の位置ずれが吸収出来る。
による焼成時の位置ずれが吸収出来る。
また位置合せとして１辺又は２辺に正確に合すことが出
来る。
来る。
なお、第４図は第１図で示したコンデンサの構成方法に
よって得た一例を示したもので、グリーンシート（１２
）の両面に電極（１３）、 （１３）を印刷し。
よって得た一例を示したもので、グリーンシート（１２
）の両面に電極（１３）、 （１３）を印刷し。
一方の電１ｉ （１３）の端子をスルーホール（１４）
で第１図で示した端子（１８）として端子を取り出した
図を示す。
で第１図で示した端子（１８）として端子を取り出した
図を示す。
焼成時の収縮歪に関係なく微細配線パターンが形成出来
る。
る。
第１図は本発明による方法を説明するためのグリーンシ
ートに印刷したパターンを示す斜視図、第２図はメッキ
又は真空蒸着による金属面を示す平面図、第３図はエツ
チングによるパターン例を示す平面図、第４図はコンデ
ンサ構成を示す側面図、第５図は従来例を説明する平面
図である。 ｘ、ｙ、ｚ・・・グリーンシート ｌａ、 ２ａ・・・端子 １ｂ、 ２ｂ、・・・、９ｂ
・・・スルーホールＱ・・・表面金属板 代理人 弁理士 則 近 憲 佑 同 竹花喜久男 第 ２ 図 第 ４ 図 第 ５ 図
ートに印刷したパターンを示す斜視図、第２図はメッキ
又は真空蒸着による金属面を示す平面図、第３図はエツ
チングによるパターン例を示す平面図、第４図はコンデ
ンサ構成を示す側面図、第５図は従来例を説明する平面
図である。 ｘ、ｙ、ｚ・・・グリーンシート ｌａ、 ２ａ・・・端子 １ｂ、 ２ｂ、・・・、９ｂ
・・・スルーホールＱ・・・表面金属板 代理人 弁理士 則 近 憲 佑 同 竹花喜久男 第 ２ 図 第 ４ 図 第 ５ 図
Claims (1)
- 内部に、Ｃ、Ｒ、Ｌ等受動素子又は配線を有する同時
焼成セラミック基板に於いて、表面と接続すべき基板内
部端子の一部を表面に散在させて焼成し、この表面に金
属膜を着設し、前記端子の一部と接続した表面金属板を
構成し、この表面金属をエッチングして配線となすこと
を特徴とする内部配線と表面配線の接続方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61305185A JPS63158896A (ja) | 1986-12-23 | 1986-12-23 | 内部配線と表面配線の接続方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61305185A JPS63158896A (ja) | 1986-12-23 | 1986-12-23 | 内部配線と表面配線の接続方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63158896A true JPS63158896A (ja) | 1988-07-01 |
Family
ID=17942075
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61305185A Pending JPS63158896A (ja) | 1986-12-23 | 1986-12-23 | 内部配線と表面配線の接続方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63158896A (ja) |
-
1986
- 1986-12-23 JP JP61305185A patent/JPS63158896A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4202007A (en) | Multi-layer dielectric planar structure having an internal conductor pattern characterized with opposite terminations disposed at a common edge surface of the layers | |
| JPS60124987A (ja) | 選択的金属被膜付着方法 | |
| US4193082A (en) | Multi-layer dielectric structure | |
| JPS63158896A (ja) | 内部配線と表面配線の接続方法 | |
| JP2833521B2 (ja) | 配線基板 | |
| JPH03101193A (ja) | 厚膜薄膜混成多層配線基板 | |
| JP2788656B2 (ja) | 集積回路用パッケージの製造方法 | |
| JPH05145214A (ja) | 回路基板装置の製造方法 | |
| JPS5996791A (ja) | 配線板及びその製造方法 | |
| JPS6298791A (ja) | 可撓性プリントシ−ト | |
| JPS5999794A (ja) | 厚膜回路装置 | |
| JPH0638441Y2 (ja) | 面実装用ハイブリッドｉｃの実装構造 | |
| JP2545107B2 (ja) | 回路基板 | |
| JPS63283051A (ja) | 混成集積回路装置用基板 | |
| JPH0629164U (ja) | 両面実装プリント配線基板 | |
| JPH01257397A (ja) | 金属プリント基板 | |
| JP2528436B2 (ja) | 回路基板装置の製造方法 | |
| JPS62149189A (ja) | セラミツク湿式印刷多層基板 | |
| JPS6020598A (ja) | 高周波用多層導体基板 | |
| JPH01217869A (ja) | 混成集積回路装置 | |
| JPS582091A (ja) | 印刷配線基板 | |
| JPH01128587A (ja) | セラミック配線基板の製造方法 | |
| JPH06302961A (ja) | 混成多層配線基板とその製造方法 | |
| JPS58147097A (ja) | 多層配線板の製造方法 | |
| JPH0525762U (ja) | 多層基板 |