JPS63144451A - 磁気記録再生装置 - Google Patents
磁気記録再生装置Info
- Publication number
- JPS63144451A JPS63144451A JP61291075A JP29107586A JPS63144451A JP S63144451 A JPS63144451 A JP S63144451A JP 61291075 A JP61291075 A JP 61291075A JP 29107586 A JP29107586 A JP 29107586A JP S63144451 A JPS63144451 A JP S63144451A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- data
- capture
- envelope
- rotary head
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 43
- 238000001514 detection method Methods 0.000 claims abstract description 17
- 230000006870 function Effects 0.000 abstract description 11
- 230000010485 coping Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 17
- 238000000034 method Methods 0.000 description 15
- 230000008569 process Effects 0.000 description 15
- 230000000630 rising effect Effects 0.000 description 7
- 230000007246 mechanism Effects 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 230000001960 triggered effect Effects 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 2
- 241001463014 Chazara briseis Species 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はオート・トラッキング機能を有するビデオテー
プレコーダのごとき磁気記録再生装置に関するものであ
る。
プレコーダのごとき磁気記録再生装置に関するものであ
る。
従来の技術
近年、マイクロプロセッサの普及は目ざましく、多くの
家庭用電気製品に使われるようになってきている。家庭
用のビデオテープレコーダ(以後、VTRと略記する。
家庭用電気製品に使われるようになってきている。家庭
用のビデオテープレコーダ(以後、VTRと略記する。
)においても例外ではガく、カセットから磁気テープを
引き出して回転ヘッドに巻き付けるローディングメカニ
ズムのコントロールや、タイマを組み合わせた番組予約
などのシステムの中心部に積極的にマイクロプロセッサ
が用いられている、しかしながら1回転ヘッドを駆動す
るシリンダモータや磁気テープを定速走行させるキャプ
スタンモータの精密な回転制御装置では複雑な判断動作
や検出信号の迅速な処理が必要と、なるためにマイクロ
プロセッサを使わずに専用の・・−ドウエアに依存して
きた。
引き出して回転ヘッドに巻き付けるローディングメカニ
ズムのコントロールや、タイマを組み合わせた番組予約
などのシステムの中心部に積極的にマイクロプロセッサ
が用いられている、しかしながら1回転ヘッドを駆動す
るシリンダモータや磁気テープを定速走行させるキャプ
スタンモータの精密な回転制御装置では複雑な判断動作
や検出信号の迅速な処理が必要と、なるためにマイクロ
プロセッサを使わずに専用の・・−ドウエアに依存して
きた。
第9図は従来のVTRの再生時におけるサーボ機構の構
成を示すブロック図であって、回転ヘッド8を駆動する
シリンダモータ2と、そのシリンダモータ2の回転速度
を検出する第1の周波数発電機3と、前記シリンダモー
タ2の回転位相を検出する位相検出器4°と、前記第1
の周波数発電機3の出力信号の基準周期に対する誤差を
検出する第1の周波数弁別器4oと、基準信号発生器4
2と、前記位相検出器4より得られる回転位相信号と前
記基準信号発生部42より得られる再生基準信号との位
相誤差を検出する第1の位相比較器41と、その第1の
位相比較器41の位相誤差出力と前記第1の周波数弁別
器40の速度誤差出力とを混合する第1の加算器43と
、第1の増幅器44と、シリンダモータ2を駆動する第
1の駆動回路12と、磁気テープ1を定速走行させるキ
ャプスタンモータeと、そのキャプスタンモータ6の回
転速度を検出する第2の周波数発電機子と、磁気テープ
1の下端に記録されているコントロール信号を検出する
コントロールヘッド5と、前記第2の周波数発電機7の
出力信号の基準周期に対する誤差を検出する第2の周波
数弁別器46と、前記基準信号発生器42の出力信号に
よりトリガされ可変抵抗器5oにより遅延時間が可変す
るトラッキングモノマルチ回路46と、前記コントロー
ルヘッド6より得られるコントロール信号と、前記トラ
ッキングモノマルチ回路46の出力信号との位相誤差を
検出する第2の位相比較器47と、その第2の位相比較
器47の位相誤差出力と、前記第2の周波数弁別器46
の速度誤差出力との混合する第2の加算器48と、第2
の増幅器49と;キャプスタンモータ6を駆動する第2
の駆動回路13によって構成されている。
成を示すブロック図であって、回転ヘッド8を駆動する
シリンダモータ2と、そのシリンダモータ2の回転速度
を検出する第1の周波数発電機3と、前記シリンダモー
タ2の回転位相を検出する位相検出器4°と、前記第1
の周波数発電機3の出力信号の基準周期に対する誤差を
検出する第1の周波数弁別器4oと、基準信号発生器4
2と、前記位相検出器4より得られる回転位相信号と前
記基準信号発生部42より得られる再生基準信号との位
相誤差を検出する第1の位相比較器41と、その第1の
位相比較器41の位相誤差出力と前記第1の周波数弁別
器40の速度誤差出力とを混合する第1の加算器43と
、第1の増幅器44と、シリンダモータ2を駆動する第
1の駆動回路12と、磁気テープ1を定速走行させるキ
ャプスタンモータeと、そのキャプスタンモータ6の回
転速度を検出する第2の周波数発電機子と、磁気テープ
1の下端に記録されているコントロール信号を検出する
コントロールヘッド5と、前記第2の周波数発電機7の
出力信号の基準周期に対する誤差を検出する第2の周波
数弁別器46と、前記基準信号発生器42の出力信号に
よりトリガされ可変抵抗器5oにより遅延時間が可変す
るトラッキングモノマルチ回路46と、前記コントロー
ルヘッド6より得られるコントロール信号と、前記トラ
ッキングモノマルチ回路46の出力信号との位相誤差を
検出する第2の位相比較器47と、その第2の位相比較
器47の位相誤差出力と、前記第2の周波数弁別器46
の速度誤差出力との混合する第2の加算器48と、第2
の増幅器49と;キャプスタンモータ6を駆動する第2
の駆動回路13によって構成されている。
以上のように構成されたVTRについて、!9図の構成
図と、第10図に示した主要部のタイミングチャートに
よりその動作を簡単に説明する。
図と、第10図に示した主要部のタイミングチャートに
よりその動作を簡単に説明する。
第10図aは第9図の基準信号発生器42の出力波形で
あり、この信号がVTRの再生時の基準信号として、前
記第1の位相比較器41と、前記トラッキングモノマル
チ回路46に供給される。
あり、この信号がVTRの再生時の基準信号として、前
記第1の位相比較器41と、前記トラッキングモノマル
チ回路46に供給される。
第10図すの台形波信号は前記第1の位相比較器41の
内部波形であり、第10図aの立ち上がりエツジでトリ
ガされたシリンダモータの位相基準信号であって、第9
図の位相検出器4より得られる回転位相信号つまり第1
0図Cの立ち下がりエツジにより、サンプリングされ、
そのホールド信号(図示せず)と、第9図の第1の周波
数弁別器40より得られる速度誤差信号とを第1の加算
器43で混合され、第1の増幅器44を介して第1の駆
動回路12に供給される。したがってシリンダモータつ
ま、り回転ヘッド8は第10図aの基準信号に位相同期
して回転する。第10図dは第9図のトラッキングモノ
マルチ回路46内のコンデンサ(図示せず)の充放電波
形であり、第1o図aの立ち上゛がりエツジによりトリ
ガされ、第9図の可変抵抗器6oで時定数を変化させる
ことにより、その遅延時間を可変することができる。第
10図eはトラッキングモノマルチ回路4eの出力波形
であり、第10図fの台形波信号は第9図の第2の位相
比較器47の内部波形であり、第10図eの立ち下がり
エツジによりトリガされたキャプスタンモータの位相基
準信号であって、第9図のコントロールヘッド6より得
られる再生コントロール信号つまシ第10図9の立ち上
がりエツジによりサンプリングされ、そのホールド信号
(図示せず)と、第9図の第2の周波数弁別器46より
得られる速度誤差信号とを第2の加算器48でミックス
され第2の増幅器49を介して第2の駆動回路13に供
給される。したがってキャプスタンモータ6は第10図
aの基準信号を位相シフトした第10図eのトラッキン
グモノマルチ回路4eの出力信号に位相同期して回転す
る。以上により、VTRの再生時には、前記回転ヘッド
8と再生コントロール信号(第10図q)を位相同期さ
せることにより、前記回転ヘッド8が磁気テープ1上に
記録されたトラックを最良にトラッキングすることにな
る。
内部波形であり、第10図aの立ち上がりエツジでトリ
ガされたシリンダモータの位相基準信号であって、第9
図の位相検出器4より得られる回転位相信号つまり第1
0図Cの立ち下がりエツジにより、サンプリングされ、
そのホールド信号(図示せず)と、第9図の第1の周波
数弁別器40より得られる速度誤差信号とを第1の加算
器43で混合され、第1の増幅器44を介して第1の駆
動回路12に供給される。したがってシリンダモータつ
ま、り回転ヘッド8は第10図aの基準信号に位相同期
して回転する。第10図dは第9図のトラッキングモノ
マルチ回路46内のコンデンサ(図示せず)の充放電波
形であり、第1o図aの立ち上゛がりエツジによりトリ
ガされ、第9図の可変抵抗器6oで時定数を変化させる
ことにより、その遅延時間を可変することができる。第
10図eはトラッキングモノマルチ回路4eの出力波形
であり、第10図fの台形波信号は第9図の第2の位相
比較器47の内部波形であり、第10図eの立ち下がり
エツジによりトリガされたキャプスタンモータの位相基
準信号であって、第9図のコントロールヘッド6より得
られる再生コントロール信号つまシ第10図9の立ち上
がりエツジによりサンプリングされ、そのホールド信号
(図示せず)と、第9図の第2の周波数弁別器46より
得られる速度誤差信号とを第2の加算器48でミックス
され第2の増幅器49を介して第2の駆動回路13に供
給される。したがってキャプスタンモータ6は第10図
aの基準信号を位相シフトした第10図eのトラッキン
グモノマルチ回路4eの出力信号に位相同期して回転す
る。以上により、VTRの再生時には、前記回転ヘッド
8と再生コントロール信号(第10図q)を位相同期さ
せることにより、前記回転ヘッド8が磁気テープ1上に
記録されたトラックを最良にトラッキングすることにな
る。
発明が解決しようとする問題点
磁気テープ上に記録されたトラックのフォーマットに互
換があれば、前記可変抵抗器6oは固定抵抗器でよいの
であるが、温度変化等の環境変化により磁気テープが伸
縮したり、またメカニズム上の誤差の発生した他のVT
Rで記録した磁気テープを再生する場合には、再生時の
トラッキング状態、つまシ回転ベッドと再生コントロー
ル信号の位相関係を変更する必要が発生する。その°為
に第9図の可変抵抗器50は必要である。さらに、この
可変抵抗器はユーザーに解放するために、クリック点付
きボリュームにする必要がある。一般に、クリック点付
きざリュームのクリック点での抵抗値はバラツキがあり
、そのバラツキを補正する為に、もう1つ可変抵抗器が
必要となる。したがって、従来のVTRでは、トラッキ
ングをとる為に調整ボリュームが必要となるばかりでな
く、操作性つまり使い勝手としても改善の必要がある。
換があれば、前記可変抵抗器6oは固定抵抗器でよいの
であるが、温度変化等の環境変化により磁気テープが伸
縮したり、またメカニズム上の誤差の発生した他のVT
Rで記録した磁気テープを再生する場合には、再生時の
トラッキング状態、つまシ回転ベッドと再生コントロー
ル信号の位相関係を変更する必要が発生する。その°為
に第9図の可変抵抗器50は必要である。さらに、この
可変抵抗器はユーザーに解放するために、クリック点付
きボリュームにする必要がある。一般に、クリック点付
きざリュームのクリック点での抵抗値はバラツキがあり
、そのバラツキを補正する為に、もう1つ可変抵抗器が
必要となる。したがって、従来のVTRでは、トラッキ
ングをとる為に調整ボリュームが必要となるばかりでな
く、操作性つまり使い勝手としても改善の必要がある。
問題点を解決するための手段
上述した問題点を解決するために本発明の磁気記録再生
装置は、データを格納するメモリ手段と、データの演算
を実行する演算手段と、遂次実行すべき命令を格納し、
その命令に基づいて前記メモリ手段と前記演算手段の動
作をコントロールする命令実行手段と、前記メモリ手段
に格納されたプログラムに基づいて回転ヘッドを駆動す
るシリンダモータ駆動手段と、テープを定速走行させる
キャプスタンモータ駆動手段と、基準クロック信号をカ
ウントするタイムベースカウンタと、そのタイムベース
カウンタのカウント値をアナログ値に変換するデジタル
・アナログ変換器(以下、DA変換器と略記する。)と
、そのDA変換器の出力信号と回転ヘッドより得られる
再生エンベロープ信号の検波信号のレベルを比較するコ
ンパレータと、そのコンパレータの出力信号のエツジが
到来したときに前記タイムベースカウンタからのカウン
トデータを取り込み、前記命令実行手段からの特定の命
令によってその結果を前記演算手段もしくは前記メモリ
手段に送出するキャプチャ回路と、前記命令実行手段か
らの命令によって前記回転ヘッドのヘッド切り換え信号
と磁気テープより得られるコントロール信号との位相差
を検出し、基準位相に対する誤差を検出する位相制御手
段と、前記命令実行手段からの命令によって前記回転ヘ
ッドのヘッド切り換え信号と前記コントロール信号との
前記基準位相を可変するトラッキング可変手段と、前記
命令実行手段からの命令によって前記回転ヘッドのヘッ
ド切り換え時より一定時間後の前記キャプチャ回路のデ
ータを前記演算手段もしくは前記メモリ手段に取り込む
エンベロープ検出手段と。
装置は、データを格納するメモリ手段と、データの演算
を実行する演算手段と、遂次実行すべき命令を格納し、
その命令に基づいて前記メモリ手段と前記演算手段の動
作をコントロールする命令実行手段と、前記メモリ手段
に格納されたプログラムに基づいて回転ヘッドを駆動す
るシリンダモータ駆動手段と、テープを定速走行させる
キャプスタンモータ駆動手段と、基準クロック信号をカ
ウントするタイムベースカウンタと、そのタイムベース
カウンタのカウント値をアナログ値に変換するデジタル
・アナログ変換器(以下、DA変換器と略記する。)と
、そのDA変換器の出力信号と回転ヘッドより得られる
再生エンベロープ信号の検波信号のレベルを比較するコ
ンパレータと、そのコンパレータの出力信号のエツジが
到来したときに前記タイムベースカウンタからのカウン
トデータを取り込み、前記命令実行手段からの特定の命
令によってその結果を前記演算手段もしくは前記メモリ
手段に送出するキャプチャ回路と、前記命令実行手段か
らの命令によって前記回転ヘッドのヘッド切り換え信号
と磁気テープより得られるコントロール信号との位相差
を検出し、基準位相に対する誤差を検出する位相制御手
段と、前記命令実行手段からの命令によって前記回転ヘ
ッドのヘッド切り換え信号と前記コントロール信号との
前記基準位相を可変するトラッキング可変手段と、前記
命令実行手段からの命令によって前記回転ヘッドのヘッ
ド切り換え時より一定時間後の前記キャプチャ回路のデ
ータを前記演算手段もしくは前記メモリ手段に取り込む
エンベロープ検出手段と。
前記命令実行手段からの命令によって前記エンベロープ
検出手段によりキャプチャ回路から取り込んだデータと
以前・に取り込んだデータとの比較を行なうエンベロー
プ比較手段を備えている。
検出手段によりキャプチャ回路から取り込んだデータと
以前・に取り込んだデータとの比較を行なうエンベロー
プ比較手段を備えている。
作 用
本発明では上述した構成によって、キャプチャ回路を有
効に用いることにより、ハードウェアの負担を軽減した
アナログ・デジタル変換器(以下、AD変換器と略記す
る。)を実現し、オート・トラッキング機能を有する磁
気記録再生装置を得ることができる。
効に用いることにより、ハードウェアの負担を軽減した
アナログ・デジタル変換器(以下、AD変換器と略記す
る。)を実現し、オート・トラッキング機能を有する磁
気記録再生装置を得ることができる。
実施例
以下、本発明の実施例について図面を参照しながら説明
する。
する。
第1図は本発明の一実施例に係るオート・トラッキング
機能を有するVTRの構成図を示したものである。同図
において、回転ヘッド8を駆動するシリンダモータ2と
、磁気テープ1を定速走行させるキャプスタンモータ6
とを制御するとともに、オート・トラッキング機能を実
現するマイクロプロセラ?100oと、そのマイクロプ
ロセッサ1oOoから第1のアナログ信号出力端子27
を介して出力される信号によりリンダモータ2を駆動さ
せる第1の駆動回路12と、前記マイクロプロセッサ1
000から第2のアナログ信号出力端子28を介して出
力される信号によりキャプスタンモータ6を駆動させる
第2の駆動回路13と、前記回転ヘッド8より得られる
再生エンベロープ信号を増幅する増幅回路9と、増幅さ
れた再生エンベロープ信9号をピーク検波する検波回路
10と、その検波出力と前記マイクロプロセッサ100
0から第3のアナログ信号出力端子26を介して出力さ
れる信号とが入力されるコンパレータ11とにより全体
が構成され、前記マイクロプロセッサ1o00の入力端
子21〜26には、第1の周波数発電機3と第1の位相
検出器4とコントロールへラド5と第2の周波数発電機
7と前記コンパレータ11の出力が接続されている。
機能を有するVTRの構成図を示したものである。同図
において、回転ヘッド8を駆動するシリンダモータ2と
、磁気テープ1を定速走行させるキャプスタンモータ6
とを制御するとともに、オート・トラッキング機能を実
現するマイクロプロセラ?100oと、そのマイクロプ
ロセッサ1oOoから第1のアナログ信号出力端子27
を介して出力される信号によりリンダモータ2を駆動さ
せる第1の駆動回路12と、前記マイクロプロセッサ1
000から第2のアナログ信号出力端子28を介して出
力される信号によりキャプスタンモータ6を駆動させる
第2の駆動回路13と、前記回転ヘッド8より得られる
再生エンベロープ信号を増幅する増幅回路9と、増幅さ
れた再生エンベロープ信9号をピーク検波する検波回路
10と、その検波出力と前記マイクロプロセッサ100
0から第3のアナログ信号出力端子26を介して出力さ
れる信号とが入力されるコンパレータ11とにより全体
が構成され、前記マイクロプロセッサ1o00の入力端
子21〜26には、第1の周波数発電機3と第1の位相
検出器4とコントロールへラド5と第2の周波数発電機
7と前記コンパレータ11の出力が接続されている。
前記マイクロプロセッサ10oOの内部は、データを格
納するためのレジスタ1ooおよびランダムアクセスメ
モリ(図中ではRAMなる略記号で示されている。以下
、RAMと略記する。)20゜と、デジタルデータQ算
術および論理演算を実行する16ビツトの演算器(図中
ではALUなる略記号で示されている。以下、ALUと
略記する。)300と、遂次実行すべき命令を格納し、
その命令に基づいてコントロールバス450を介して前
記レジスタ1oOおよびRAM200と前記ALU30
0の動作をコントロールする命令実行回路(図中におい
てはPLAなる略記号で示されている。)4oOと、ク
ロック端子20に印加される基準クロック信号をダウン
カウントする17ビツトのタイムベースカウンタ(図中
ではTBCなる略記号で示されている。)6oOと、カ
ウンタバス5150を介して前記タイムベースカウンタ
500のカウントデータが供給され、その出力データが
前記レジスタ1oO2前記RAM200.前記ALU3
00に接続されるデータバス600に送出されるキャプ
チャレジスタブロック(図中ではCAPREGなる略記
号で示されている。)700と、第1〜第6の入力端子
21.22,23,24゜26に印加され、それぞれ異
なった発生源を持つ6種類のキャプチャ記号のエツジが
到来したときに前記タイムベースカウンタ600のカウ
ントデータを前記キャプチャレジスタブロック700に
転送するキャプチャコントローラ(図中ではCAPTR
CTRLなる略記号で示されている。)ao。
納するためのレジスタ1ooおよびランダムアクセスメ
モリ(図中ではRAMなる略記号で示されている。以下
、RAMと略記する。)20゜と、デジタルデータQ算
術および論理演算を実行する16ビツトの演算器(図中
ではALUなる略記号で示されている。以下、ALUと
略記する。)300と、遂次実行すべき命令を格納し、
その命令に基づいてコントロールバス450を介して前
記レジスタ1oOおよびRAM200と前記ALU30
0の動作をコントロールする命令実行回路(図中におい
てはPLAなる略記号で示されている。)4oOと、ク
ロック端子20に印加される基準クロック信号をダウン
カウントする17ビツトのタイムベースカウンタ(図中
ではTBCなる略記号で示されている。)6oOと、カ
ウンタバス5150を介して前記タイムベースカウンタ
500のカウントデータが供給され、その出力データが
前記レジスタ1oO2前記RAM200.前記ALU3
00に接続されるデータバス600に送出されるキャプ
チャレジスタブロック(図中ではCAPREGなる略記
号で示されている。)700と、第1〜第6の入力端子
21.22,23,24゜26に印加され、それぞれ異
なった発生源を持つ6種類のキャプチャ記号のエツジが
到来したときに前記タイムベースカウンタ600のカウ
ントデータを前記キャプチャレジスタブロック700に
転送するキャプチャコントローラ(図中ではCAPTR
CTRLなる略記号で示されている。)ao。
を備えている。また、前記クロック端子2oに印加され
る基準クロック信号はタイミングジェネレータ(図中で
はTGなる略記号で示されている。)900を介して前
記命令実行回路400に供給され、前記データバスeo
oには読み出し専用のメモリ(図中でもROMなる略記
号で示されている。
る基準クロック信号はタイミングジェネレータ(図中で
はTGなる略記号で示されている。)900を介して前
記命令実行回路400に供給され、前記データバスeo
oには読み出し専用のメモリ(図中でもROMなる略記
号で示されている。
以下、ROMと略記する。)100G、I10ポート1
100、第1のDA変換器1200 、第2のDA変換
器1300.第3のDA変換器140oが接続され、さ
らに、前記RAM200および前記ROMl 000は
それぞれアドレスデコーダ250.1050を有してい
る。
100、第1のDA変換器1200 、第2のDA変換
器1300.第3のDA変換器140oが接続され、さ
らに、前記RAM200および前記ROMl 000は
それぞれアドレスデコーダ250.1050を有してい
る。
なお、前記キャプチャコントローラ8ooと前記キャプ
チャレジスタブロック700は、キャプチャ信号のエツ
ジが到来したときに前記タイムベースカウンタSOOか
ら最小分解精度が命令の実゛行サイクルよりも高いカウ
ントデータを取り込み、前記命令実行回路400からの
特定の命令によってその結果を前記ALU300もしく
は前記レジスタ10oあるいは前記RAM200に送出
するキャプチャ回路を構成している。
チャレジスタブロック700は、キャプチャ信号のエツ
ジが到来したときに前記タイムベースカウンタSOOか
ら最小分解精度が命令の実゛行サイクルよりも高いカウ
ントデータを取り込み、前記命令実行回路400からの
特定の命令によってその結果を前記ALU300もしく
は前記レジスタ10oあるいは前記RAM200に送出
するキャプチャ回路を構成している。
以上のように構成された本実施例のVTRについて、第
1図に示した構成図と、第2図に示したキャプチャコン
トローラSOOの具体的な構成図ならびに第3図に示し
た主要部のタイミングチャ−トによりその動作を説明す
る。
1図に示した構成図と、第2図に示したキャプチャコン
トローラSOOの具体的な構成図ならびに第3図に示し
た主要部のタイミングチャ−トによりその動作を説明す
る。
まず、第2図は第1図のキャプチャコントローラSOO
の具体的な構成例を示した論理回路図であり、第1〜第
6の入力端子21 、22.24.25には同一構成の
コントロールユニット810〜850が接続されており
、そのコントロールユニット810〜860はそれぞれ
共通の基準クロック入力端子801とキャプチャレジス
タブロック700へのデータ転送りロック入力端子80
2を有し、さらに、個別のリセット端子811〜851
と、個別のフラグ出力端子812〜862と、個別のデ
ータ転送端子813〜863を有している。
の具体的な構成例を示した論理回路図であり、第1〜第
6の入力端子21 、22.24.25には同一構成の
コントロールユニット810〜850が接続されており
、そのコントロールユニット810〜860はそれぞれ
共通の基準クロック入力端子801とキャプチャレジス
タブロック700へのデータ転送りロック入力端子80
2を有し、さらに、個別のリセット端子811〜851
と、個別のフラグ出力端子812〜862と、個別のデ
ータ転送端子813〜863を有している。
つぎに、第3図は第1図の第3のDA変換器1400と
コンパレータ11ならびに第2図に示したキャプチャコ
ントローラ800を構成するコントロールユニット86
0とキャプチャレジスタブロック700によって構成さ
れたAD変換機構の動作を説明するだめのタイミングチ
ャートを示したもので、第3図Aは第1図のクロック端
子20に印加されるクロック信号波形、第3図Bは第3
図Bの信号波形を分周した信号波形であり、この信号が
基準クロック信号として第2図の基準クロック入力端子
801に供給される。また、第3図Cはマスタースレイ
プ形式のフリップフロップを単位ステージとする同期カ
ウンタによって構成されるタイムペースカウンタ500
のカウントクロック信号波形を示したものであり、その
矢印を付したリーディングエツジ(前縁)において各単
位ステージの7リツプフロツプのマスタ一部の出力が変
化し、トレイリングエツジ(後縁)においてスレイブ部
の出力が弯化する。第3図りは第3図AおよびBの信号
波形から作り出されるデータ転送用のクロック信号波形
を示したもので、第2図のデータ転送りロック入力端子
802に供給される。さらに第3図Eは第1図のコンパ
レータ11の非反転入力端子に印加される第3のDA変
換器1400のアナログ出力信号であシ、第3図Fは第
1図の検波回、路10より出力される再生エンベロープ
信号のピーク検波信号と゛第3図Eの信号を前記コンパ
レータ11によって比較した出力信号である。
コンパレータ11ならびに第2図に示したキャプチャコ
ントローラ800を構成するコントロールユニット86
0とキャプチャレジスタブロック700によって構成さ
れたAD変換機構の動作を説明するだめのタイミングチ
ャートを示したもので、第3図Aは第1図のクロック端
子20に印加されるクロック信号波形、第3図Bは第3
図Bの信号波形を分周した信号波形であり、この信号が
基準クロック信号として第2図の基準クロック入力端子
801に供給される。また、第3図Cはマスタースレイ
プ形式のフリップフロップを単位ステージとする同期カ
ウンタによって構成されるタイムペースカウンタ500
のカウントクロック信号波形を示したものであり、その
矢印を付したリーディングエツジ(前縁)において各単
位ステージの7リツプフロツプのマスタ一部の出力が変
化し、トレイリングエツジ(後縁)においてスレイブ部
の出力が弯化する。第3図りは第3図AおよびBの信号
波形から作り出されるデータ転送用のクロック信号波形
を示したもので、第2図のデータ転送りロック入力端子
802に供給される。さらに第3図Eは第1図のコンパ
レータ11の非反転入力端子に印加される第3のDA変
換器1400のアナログ出力信号であシ、第3図Fは第
1図の検波回、路10より出力される再生エンベロープ
信号のピーク検波信号と゛第3図Eの信号を前記コンパ
レータ11によって比較した出力信号である。
さて、第2図の第6の入力端子25に第3図Eに示した
信号波形が印加されると、そのンーディングエッジが到
来した後、基準クロック入力端子801のレベルが「1
」に移行した時点においてNANDゲート854の出力
レベルが第3図Gに示す如く「1」に移行し、さらに、
前記基準クロック入力端子801のレベルが「0」に移
行した時点においてNANDゲート856の出力レベル
が第3図Hに示すごとく「1」に移行し、続いて前記基
準クロック入力端子801のレベルが再び「1」に移行
すると、NANDゲート866の出力レベルが第3図工
に示すごとく、「1」て移行する。前記NANDゲート
864,866.858はいずれも対になる別のNAN
Dゲートと双安定回路を構成しているので、出力レベル
が「1」に移行すると別のNANDゲート側にリセット
信号が印加されるまではその状態を保持するが、前記N
ANDゲート866の出力レベルが「1」に移行した時
点で、対になるNANDゲート867の出力レベルが「
0」に移行し、ANDゲート858の出力レベルも「0
」に移行するので、前記NANDゲート854.855
の出力レベルは「0」に戻る。
信号波形が印加されると、そのンーディングエッジが到
来した後、基準クロック入力端子801のレベルが「1
」に移行した時点においてNANDゲート854の出力
レベルが第3図Gに示す如く「1」に移行し、さらに、
前記基準クロック入力端子801のレベルが「0」に移
行した時点においてNANDゲート856の出力レベル
が第3図Hに示すごとく「1」に移行し、続いて前記基
準クロック入力端子801のレベルが再び「1」に移行
すると、NANDゲート866の出力レベルが第3図工
に示すごとく、「1」て移行する。前記NANDゲート
864,866.858はいずれも対になる別のNAN
Dゲートと双安定回路を構成しているので、出力レベル
が「1」に移行すると別のNANDゲート側にリセット
信号が印加されるまではその状態を保持するが、前記N
ANDゲート866の出力レベルが「1」に移行した時
点で、対になるNANDゲート867の出力レベルが「
0」に移行し、ANDゲート858の出力レベルも「0
」に移行するので、前記NANDゲート854.855
の出力レベルは「0」に戻る。
このようにして、第6の入力端子26に外部信号のリー
ディングエツジが到来すると、第2のデータ転送端子8
53にはANDゲート869を介して第3図1に示すよ
うな信号波形が送出され、この信号によって第1図のタ
イムベースカウンタ600からキャプチャレジスタブロ
ック700へのカウントデータの転送が行われる。
ディングエツジが到来すると、第2のデータ転送端子8
53にはANDゲート869を介して第3図1に示すよ
うな信号波形が送出され、この信号によって第1図のタ
イムベースカウンタ600からキャプチャレジスタブロ
ック700へのカウントデータの転送が行われる。
すなわち、第3図Fの信号波形において、そのレベルが
rOJから「1」に移行するタイミングは第1図の検波
回路10の出力信号の電位に依存するので、キャプチャ
レジスタブロック700に転送されるタイムベースカウ
ンタ600のカウントデータもまた前記検波回路10の
出力信号の電位に依存することになる。
rOJから「1」に移行するタイミングは第1図の検波
回路10の出力信号の電位に依存するので、キャプチャ
レジスタブロック700に転送されるタイムベースカウ
ンタ600のカウントデータもまた前記検波回路10の
出力信号の電位に依存することになる。
なお、前記NANDゲート866の出力信号はフラグ出
力端子862に送出されて、前記タイムペースカウンタ
5oQのカウントデータの転送が行われたことを示すキ
ャプチャフラグ信号として利用され、リセット端子86
1にはこのキャプチャフラグがセットされていることを
ソフトウェア(プログラム)によって確認された後にリ
セット信号が印加される。
力端子862に送出されて、前記タイムペースカウンタ
5oQのカウントデータの転送が行われたことを示すキ
ャプチャフラグ信号として利用され、リセット端子86
1にはこのキャプチャフラグがセットされていることを
ソフトウェア(プログラム)によって確認された後にリ
セット信号が印加される。
次に、第4図はキャプチャレジスタブロック700の具
体例を示した構成図であり、各々のデータ入力端子がそ
れぞれDO端子〜D7端子に接続され、データ出力端子
が01端子〜Q8端子に接続された8個のメモリセルに
よって構成された単位レジスタ750と、データ入力端
子がそれぞれDO端子〜D16端子に接続され、データ
出力端子がQ1端子〜Q16端子に接続された16個の
メモリセルによって構成された単位レジスタ740.7
30と、データ入力端子がそれぞれD1端子〜D16端
子に接続され、データ出力端子がQ1端子〜Q1e端子
に接続された16個のメモリセルによって構成された単
位レジスタ720゜710によって全体を構成している
。なお、各単位レジスタ710〜750はそれぞれ2個
のコントロール信号入力端子を有し、読み込み端子71
1〜751にはそれぞれ第2図に示したキャプチャコン
トローラ800からのデータ転送信号が印加され、セレ
クト端子712〜752には命令実行回路400のプロ
グラム格納エリアに格納された特定の読みだし命令によ
って各単位レジスタの出力側をアクティブ状態にして、
データ出力用のQ1端子〜Q1e端子を介して第1図の
データバス600に読み出すだめのセレクト信号が印加
される0 さて、第4図の読み込み端子761には第2図のデータ
転送端子863からの転送制御信号が供給されて、単位
レジスタ750にタイムベースカウンタ60oの8ビツ
ト分のカウントデータが転送される訳であるが、第1図
に示した本発明の実施例では、変換するためのスキャン
カウンタと変換結果を格納するレジスタにはキャプチャ
回路として用意されている機構を利用しているためにハ
ードウェアの負担がかなり軽くなる。
体例を示した構成図であり、各々のデータ入力端子がそ
れぞれDO端子〜D7端子に接続され、データ出力端子
が01端子〜Q8端子に接続された8個のメモリセルに
よって構成された単位レジスタ750と、データ入力端
子がそれぞれDO端子〜D16端子に接続され、データ
出力端子がQ1端子〜Q16端子に接続された16個の
メモリセルによって構成された単位レジスタ740.7
30と、データ入力端子がそれぞれD1端子〜D16端
子に接続され、データ出力端子がQ1端子〜Q1e端子
に接続された16個のメモリセルによって構成された単
位レジスタ720゜710によって全体を構成している
。なお、各単位レジスタ710〜750はそれぞれ2個
のコントロール信号入力端子を有し、読み込み端子71
1〜751にはそれぞれ第2図に示したキャプチャコン
トローラ800からのデータ転送信号が印加され、セレ
クト端子712〜752には命令実行回路400のプロ
グラム格納エリアに格納された特定の読みだし命令によ
って各単位レジスタの出力側をアクティブ状態にして、
データ出力用のQ1端子〜Q1e端子を介して第1図の
データバス600に読み出すだめのセレクト信号が印加
される0 さて、第4図の読み込み端子761には第2図のデータ
転送端子863からの転送制御信号が供給されて、単位
レジスタ750にタイムベースカウンタ60oの8ビツ
ト分のカウントデータが転送される訳であるが、第1図
に示した本発明の実施例では、変換するためのスキャン
カウンタと変換結果を格納するレジスタにはキャプチャ
回路として用意されている機構を利用しているためにハ
ードウェアの負担がかなり軽くなる。
ところで、第4図において単位レジスタ730〜760
のデータ入力端子とデータ出力端子の接続位置が1ビツ
ト分だけシフトしているが、これは次のような理由によ
る。
のデータ入力端子とデータ出力端子の接続位置が1ビツ
ト分だけシフトしているが、これは次のような理由によ
る。
まず、8ビツトの単位レジスタ760の入力部には第1
図のDA変換器1400に供給されるものと同じ8ビツ
トのカウントデータが供給されるが、サンプリングレー
トを高めるために前記DA変換器1400ならびに単位
レジスタ750にはよりLSB (最下位ピッド)に近
いタイムベースカウンタ500のカウントデータを供給
する方が望ましい。また単位レジスタ730〜740に
ついては外部信号のエツジの取り込みタイミングの分解
能を高めるためにタイムベースカウンタ500のLSB
と単位レジスタのLSBを一致させているが、単位レジ
スタ710〜720については前記単位レジスタ730
〜740と同じビット数で2倍のインターバルまで一度
に処理できるようにデータの入力端子を1ビツト分だけ
左シフトさせている。このような単位レジスタ730〜
740のビットシフト構成により、例えば、基準クロッ
ク信号の周波数を2 MHzに選定したとき単位レジス
タ730〜740から500nsの分解能を有するカウ
ントデータが得られ、一方、単位レジスタ710〜72
0からは30庵程度の周波数を有する外部信号の到来周
期を一度の処理で計測することができる。
図のDA変換器1400に供給されるものと同じ8ビツ
トのカウントデータが供給されるが、サンプリングレー
トを高めるために前記DA変換器1400ならびに単位
レジスタ750にはよりLSB (最下位ピッド)に近
いタイムベースカウンタ500のカウントデータを供給
する方が望ましい。また単位レジスタ730〜740に
ついては外部信号のエツジの取り込みタイミングの分解
能を高めるためにタイムベースカウンタ500のLSB
と単位レジスタのLSBを一致させているが、単位レジ
スタ710〜720については前記単位レジスタ730
〜740と同じビット数で2倍のインターバルまで一度
に処理できるようにデータの入力端子を1ビツト分だけ
左シフトさせている。このような単位レジスタ730〜
740のビットシフト構成により、例えば、基準クロッ
ク信号の周波数を2 MHzに選定したとき単位レジス
タ730〜740から500nsの分解能を有するカウ
ントデータが得られ、一方、単位レジスタ710〜72
0からは30庵程度の周波数を有する外部信号の到来周
期を一度の処理で計測することができる。
以上のように構成されたオート・トラッキング機能を有
するVTRについて第1図に示した構成図と第6図から
第8図までに示した動作フローチャートと動作波形図に
よりその動作を説明する。
するVTRについて第1図に示した構成図と第6図から
第8図までに示した動作フローチャートと動作波形図に
よりその動作を説明する。
第5図は磁気テープに記録されたコントロール信号のリ
ーディングエツジが到来したときに得られるカウントデ
ータを磁気テープの走行位相検出データとして処理して
キャプスタンモータ6を動作させる制御手段つまりキャ
プスタンモータの再生時の位相制御を第1図のマイクロ
プロセッサ1oo。
ーディングエツジが到来したときに得られるカウントデ
ータを磁気テープの走行位相検出データとして処理して
キャプスタンモータ6を動作させる制御手段つまりキャ
プスタンモータの再生時の位相制御を第1図のマイクロ
プロセッサ1oo。
に内蔵されたプログラムによって実現した一例を示すフ
ローチャートである。第5図のフローチャートについて
第10図の従来のVTRの動作波形図を参照しながら説
明する。
ローチャートである。第5図のフローチャートについて
第10図の従来のVTRの動作波形図を参照しながら説
明する。
第6図の処理ブロック451.453とブランチ462
によ!JVTRの再生時の基準信号つまり第10図aに
相当する信号を作成しており、処理ブロック463内の
REFとTRMは定数であって、それぞれ基準信号の繰
り返し周期と、トラッキングシフタ量の中心値であり、
メモリ6には次の基準信号のリーディングエツジに相当
するカウント値つまり第10図aの立ち上がりエツジに
相当する時刻が、メモリ7にはトラッキングシフタ量つ
まり第10図eの立ち下がりエツジに相当する時刻が書
き込まれる。メモリ4は、後で詳しく説明するが、オー
ト・トラッキング機能の為にトラッキングシフタ量の中
心値からの変化量が書き込まれている。次に処理ブロッ
ク454.446とブランチ466によりキャプスタン
モータの位相基準信号つまり第10図fに相当する台形
波信号を作成しており、処理ブロック464とブランチ
466では、第1図のタイムベースカウンタ500のカ
ウント値が、メモリ了に書き込まれたトラッキングシッ
ク量を越えていないかどうかを判別し、もし越えていれ
ば処理ブロック456において再生コントロール信号の
到来の有無をチェックするNLフラグをリセット(未到
来を示す)し、更にメモリ8に第10図fの台形波信号
の高レベル(以下、Hレベルと略記する。)期間と傾斜
区間の境界点に相当するカウント値が書き込まれる。し
たがって処理ブロック466内にTPZはHレベル期間
に相当する定数である。次にブランチ467において再
生コントロール信号が到来したか否かをチェックする。
によ!JVTRの再生時の基準信号つまり第10図aに
相当する信号を作成しており、処理ブロック463内の
REFとTRMは定数であって、それぞれ基準信号の繰
り返し周期と、トラッキングシフタ量の中心値であり、
メモリ6には次の基準信号のリーディングエツジに相当
するカウント値つまり第10図aの立ち上がりエツジに
相当する時刻が、メモリ7にはトラッキングシフタ量つ
まり第10図eの立ち下がりエツジに相当する時刻が書
き込まれる。メモリ4は、後で詳しく説明するが、オー
ト・トラッキング機能の為にトラッキングシフタ量の中
心値からの変化量が書き込まれている。次に処理ブロッ
ク454.446とブランチ466によりキャプスタン
モータの位相基準信号つまり第10図fに相当する台形
波信号を作成しており、処理ブロック464とブランチ
466では、第1図のタイムベースカウンタ500のカ
ウント値が、メモリ了に書き込まれたトラッキングシッ
ク量を越えていないかどうかを判別し、もし越えていれ
ば処理ブロック456において再生コントロール信号の
到来の有無をチェックするNLフラグをリセット(未到
来を示す)し、更にメモリ8に第10図fの台形波信号
の高レベル(以下、Hレベルと略記する。)期間と傾斜
区間の境界点に相当するカウント値が書き込まれる。し
たがって処理ブロック466内にTPZはHレベル期間
に相当する定数である。次にブランチ467において再
生コントロール信号が到来したか否かをチェックする。
これは第1図のマイクロプロセッサ1009の第3の入
力端子23に印加される再生コントロール信号のリーデ
ィングエツジにおいて、キャプチャコントローラSOO
がキャプチャレジスタブロック700にタイムベースカ
ウンタSooのカウント値を転送したことを示すCTL
フラグがセットされているか否かを調べることにより実
行できる。もしCTLフラグがセットされておれば、次
に処理ブロック468に進み、第1図のレジスタ100
のアキュムレータAcCを介してレジスタファイルつま
り第1図のキャプチャレジスタブロック700にラッチ
されたカウント値をメモリ9に転送している。そしてブ
ランチ469で前記NLフラグをチェックした後、処理
ブロック460.ブランチ461により、コントロール
信号が到来した時刻がメモリ8に書かれている時刻つま
り第10図fのHレベル区間と傾斜区間の境界点より早
いのかどうかを判別している。もし、是であれば処理ブ
ロック463に進み、アキュムレータACCに第10図
fのHレベルに相当する値をセットし、否であれば処理
ブロック462に進む。処理ブロック462とブランチ
464により今度はコントロール信号の到来時刻が、第
10図fの傾斜区間を過ぎているか否かをチェックして
いる。処理ブロック462内のKEISHAはM1o図
fの傾斜区間に相当するカウント値(定数辺ある。そし
てもし傾斜区間を過ぎていれば、処理ブロック466に
進み、アキュムレータAccに第10図fの台形波信号
の低レベル(以下、Lレベルと略記する。)に相当する
値をセットする。そして次に処理ブロック46.9,4
70により、アキュムレータAcCに残された位相誤差
に相当する値はメモリ1oに書き込まれ、前記NLフラ
グはセットされる。前記ブランチ467においてコント
ロール信号が未到来であれば、すなわちCTLフラグが
セットされていなければ、処理ブロック466とブラン
チ467により、タイムベースカウンタ500のカウン
ト値が、第10図fの傾斜区間とLレベル区間の境界点
に相当する時刻を過ぎていないかをチェックし、もし是
であれば処理ブロック468においてアキュムレータA
ccに第10図(の与レベルに相当する値をセットし、
前記処理ブロック469に進む。以上により、キャプス
タンモータ6の位相制御が施こされている。
力端子23に印加される再生コントロール信号のリーデ
ィングエツジにおいて、キャプチャコントローラSOO
がキャプチャレジスタブロック700にタイムベースカ
ウンタSooのカウント値を転送したことを示すCTL
フラグがセットされているか否かを調べることにより実
行できる。もしCTLフラグがセットされておれば、次
に処理ブロック468に進み、第1図のレジスタ100
のアキュムレータAcCを介してレジスタファイルつま
り第1図のキャプチャレジスタブロック700にラッチ
されたカウント値をメモリ9に転送している。そしてブ
ランチ469で前記NLフラグをチェックした後、処理
ブロック460.ブランチ461により、コントロール
信号が到来した時刻がメモリ8に書かれている時刻つま
り第10図fのHレベル区間と傾斜区間の境界点より早
いのかどうかを判別している。もし、是であれば処理ブ
ロック463に進み、アキュムレータACCに第10図
fのHレベルに相当する値をセットし、否であれば処理
ブロック462に進む。処理ブロック462とブランチ
464により今度はコントロール信号の到来時刻が、第
10図fの傾斜区間を過ぎているか否かをチェックして
いる。処理ブロック462内のKEISHAはM1o図
fの傾斜区間に相当するカウント値(定数辺ある。そし
てもし傾斜区間を過ぎていれば、処理ブロック466に
進み、アキュムレータAccに第10図fの台形波信号
の低レベル(以下、Lレベルと略記する。)に相当する
値をセットする。そして次に処理ブロック46.9,4
70により、アキュムレータAcCに残された位相誤差
に相当する値はメモリ1oに書き込まれ、前記NLフラ
グはセットされる。前記ブランチ467においてコント
ロール信号が未到来であれば、すなわちCTLフラグが
セットされていなければ、処理ブロック466とブラン
チ467により、タイムベースカウンタ500のカウン
ト値が、第10図fの傾斜区間とLレベル区間の境界点
に相当する時刻を過ぎていないかをチェックし、もし是
であれば処理ブロック468においてアキュムレータA
ccに第10図(の与レベルに相当する値をセットし、
前記処理ブロック469に進む。以上により、キャプス
タンモータ6の位相制御が施こされている。
次にオート・トラッキング動作について第6図と第8図
のフローチャートと第7図の動作波形図を用いて説明す
る。
のフローチャートと第7図の動作波形図を用いて説明す
る。
第6図は第1図の回転ヘッド8より得られる再生エンベ
ロープ信号を増幅回路9で増幅し、検波回路1oでピー
ク検・波した信号を上述したキャプチャ回路とDA変換
器とコンパレータによりAD変換したデジタルデータを
メモリに取り込む手段を第1図のマイクロプロセッサ1
000に内蔵されたプログラムによって実現した一例を
示すフローチャートであり、第7図aはシリンダモータ
に取り付けられた1対の上記回転ヘッド8のヘッド切り
換え信号であり第7図すはその回転ヘッド8よぬ得られ
る再生エンベロープ信号であり第7図Cはその信号を上
記検波回路1oによりピーク検波された信号を示したも
のである。つまシ第7図Cの信号が第1図のコンパレー
タ11の反転入力端子に印加される信号であり、上記説
明したようにキャプチャコントローラ800.キャプチ
ャレジスタブロック700等によりその信号ばAD変換
される。
ロープ信号を増幅回路9で増幅し、検波回路1oでピー
ク検・波した信号を上述したキャプチャ回路とDA変換
器とコンパレータによりAD変換したデジタルデータを
メモリに取り込む手段を第1図のマイクロプロセッサ1
000に内蔵されたプログラムによって実現した一例を
示すフローチャートであり、第7図aはシリンダモータ
に取り付けられた1対の上記回転ヘッド8のヘッド切り
換え信号であり第7図すはその回転ヘッド8よぬ得られ
る再生エンベロープ信号であり第7図Cはその信号を上
記検波回路1oによりピーク検波された信号を示したも
のである。つまシ第7図Cの信号が第1図のコンパレー
タ11の反転入力端子に印加される信号であり、上記説
明したようにキャプチャコントローラ800.キャプチ
ャレジスタブロック700等によりその信号ばAD変換
される。
第6図のブランチ401.404.408は、RAMつ
まシフモリ上に設定した状態変数Aの値に応じてフロー
(流れ)を分岐させる処理であり、まずA=oの時はブ
ランチ401により処理ブロック402に進み、第1図
のI10ポート110Oに入力されるヘッド切り換え信
号(H9W、第7図a)の信号レベルが低レベルである
かを判別し、もし是であれば処理ブロック403により
状態変数Aを1にする。A−1のときはブランチ404
により処理ブロック405に進み、前記ヘッド切り換え
信号(以下、H3W信号と略記する)の信号レベルが高
レベルであるかを判別し、もし是であれば、H3W信号
の立ち上がりエツジを検出したことになシ、処理ブロッ
ク408に進み、約8ms後を検出する為に、タイマを
セットするこれは第7図すに示した。エンベロープ信号
を見てもわかるように、回転ヘッドより得られるエンベ
ロープ信号出力はヘッドのバラツキや記録トラックの非
直線性等により一定でないために、エンベロープ出力の
比較するポイントを常に同じ位置、つまりH3W信号の
立ち上がりエツジより約8ms後とするためのものであ
る。またタイマセットについては、第1図のタイムペー
スカウンタ500を使うか1.あるいはプログラム上の
ある特定の命令を何回通過したかにより行なうソフトカ
ウンタを使って実現する。次に処理ブロック407に進
み、状態変数Aを2にインクリメントする。
まシフモリ上に設定した状態変数Aの値に応じてフロー
(流れ)を分岐させる処理であり、まずA=oの時はブ
ランチ401により処理ブロック402に進み、第1図
のI10ポート110Oに入力されるヘッド切り換え信
号(H9W、第7図a)の信号レベルが低レベルである
かを判別し、もし是であれば処理ブロック403により
状態変数Aを1にする。A−1のときはブランチ404
により処理ブロック405に進み、前記ヘッド切り換え
信号(以下、H3W信号と略記する)の信号レベルが高
レベルであるかを判別し、もし是であれば、H3W信号
の立ち上がりエツジを検出したことになシ、処理ブロッ
ク408に進み、約8ms後を検出する為に、タイマを
セットするこれは第7図すに示した。エンベロープ信号
を見てもわかるように、回転ヘッドより得られるエンベ
ロープ信号出力はヘッドのバラツキや記録トラックの非
直線性等により一定でないために、エンベロープ出力の
比較するポイントを常に同じ位置、つまりH3W信号の
立ち上がりエツジより約8ms後とするためのものであ
る。またタイマセットについては、第1図のタイムペー
スカウンタ500を使うか1.あるいはプログラム上の
ある特定の命令を何回通過したかにより行なうソフトカ
ウンタを使って実現する。次に処理ブロック407に進
み、状態変数Aを2にインクリメントする。
A=2のときはブランチ408により処理ブロック40
9にジャンプし、A=1のときにセットしたタイマがカ
ウント完了したか否かを判別する。
9にジャンプし、A=1のときにセットしたタイマがカ
ウント完了したか否かを判別する。
もし是であれば処理ブロック410に進み、第3図、第
4図で説明したように再生エンベロープ信号のピーク検
波した信号(第7図C)をAD変換したデジタル値が取
り込まれたレジスタファイルつまり第1図のキャプチャ
レジスタグロック700にラッチされたカウント値をメ
モリ1に転送している。次に処理ブロック411におい
て状態変数Aは0にリセットされる。以上のフローを繰
り返すことにより、常にH3W信号の立ち上がりエツジ
より一定時間後のエンベロープ信号の振幅レベルをメモ
リに取り込むことができる。
4図で説明したように再生エンベロープ信号のピーク検
波した信号(第7図C)をAD変換したデジタル値が取
り込まれたレジスタファイルつまり第1図のキャプチャ
レジスタグロック700にラッチされたカウント値をメ
モリ1に転送している。次に処理ブロック411におい
て状態変数Aは0にリセットされる。以上のフローを繰
り返すことにより、常にH3W信号の立ち上がりエツジ
より一定時間後のエンベロープ信号の振幅レベルをメモ
リに取り込むことができる。
次にオート・トラッキングのメインフローについて第8
図のフローチャートを用いて説明する。
図のフローチャートを用いて説明する。
まずブランチ421はVTRに取り付けられたオート・
トラッキングONスイッチ(図示せず)がユーザーによ
って押されたか否か判別し、もし是であれば、(スイッ
チONであれば)処理ブロック422に進み、メモリ上
に設定した変数Bとメモリ2.メモリ3をクリアし、変
数Cを16にセットし、ブランチ424に進む。またブ
ランチ421において否であれば、ブランチ423に進
み、変数Cが0であるかを判別し、否であればブランチ
424に進み、状態変数Bの値に応じてブランチ424
.427.434.441によりフローが分岐される。
トラッキングONスイッチ(図示せず)がユーザーによ
って押されたか否か判別し、もし是であれば、(スイッ
チONであれば)処理ブロック422に進み、メモリ上
に設定した変数Bとメモリ2.メモリ3をクリアし、変
数Cを16にセットし、ブランチ424に進む。またブ
ランチ421において否であれば、ブランチ423に進
み、変数Cが0であるかを判別し、否であればブランチ
424に進み、状態変数Bの値に応じてブランチ424
.427.434.441によりフローが分岐される。
まずBが00ときはブランチ424により処理ブロツク
426に進み、第6図のフローの処理ブロック410に
おいて、再生エンベロープ信号の振幅レベルが取り込ま
れたメモリ1のデータをアキュムレータ(AcC)に転
送し、再びメモリ2に格納する。そして次に処理ブロツ
ク426において状態変数Bが1にインクリメントされ
る。Bが1のときはブランチ427により処理ブロック
428に進み、トラッキングシフタ量を1msシフトす
るために第6図の説明で述べたメモリ4のデータにトラ
ッキング量1msに相当する値をプラスする。そして処
理ブロック429に進み、変数りを2にセットし、処理
ブロック430で変数Cの値を1だけデクリメントしブ
ランチ431において変数Cの値が1になったかどうか
を判別し、是であれば処理ブロック432において状態
変数Bを3にセットし、否であれば処理ブロック433
において状態変数Bを2にセットする。Bが2のときは
ブランチ434により処理ブロック436に進み変数り
を1だけデクリメントし、次にブランチ436において
変数りが0であるかを判別している。つまり、変数りを
用いて、前記処理ブロック429.435とブランチ4
36によりソフトタイマを実現しており、プログラムが
処理ブロック436を2回通過するのに要する時間遅延
させていることになる。これは、処理ブロック428に
おいてトラッキングシ7り量を1mg シフトした後に
第1図のキャプスタンモータ6が位相引き込みを完了す
るまでに時間を要するためである。そして所定時間を過
ぎた後に処理ブロック437に進み、トラッキングシッ
ク量変更勲再生エンベロープの振幅レベルが第6図のフ
ローにより取り込まれたメモリ1のデータをアキュムレ
ータに転送し、そのデータと処理ブロック425におい
てトラッキングシフタ量変更前の再生エンベロープ信号
の振幅レベルが取り込んであるメモリ2のデータとの差
をとっている。そゑてブランチ438においてアキュム
レータに残った値が正か負を判別している。もし正であ
れば、つまりトラッキングシック量変更後の方がエンベ
ロープ信号レベルが大であれば、処理ブロック439に
より、トラッキングシック量変更後の再生エンベロープ
信号の振幅レベルをメモリ2に転送し、またトラッキン
グシフト量が格納されているメモリ4のデータをメモリ
5に転送しておく。
426に進み、第6図のフローの処理ブロック410に
おいて、再生エンベロープ信号の振幅レベルが取り込ま
れたメモリ1のデータをアキュムレータ(AcC)に転
送し、再びメモリ2に格納する。そして次に処理ブロツ
ク426において状態変数Bが1にインクリメントされ
る。Bが1のときはブランチ427により処理ブロック
428に進み、トラッキングシフタ量を1msシフトす
るために第6図の説明で述べたメモリ4のデータにトラ
ッキング量1msに相当する値をプラスする。そして処
理ブロック429に進み、変数りを2にセットし、処理
ブロック430で変数Cの値を1だけデクリメントしブ
ランチ431において変数Cの値が1になったかどうか
を判別し、是であれば処理ブロック432において状態
変数Bを3にセットし、否であれば処理ブロック433
において状態変数Bを2にセットする。Bが2のときは
ブランチ434により処理ブロック436に進み変数り
を1だけデクリメントし、次にブランチ436において
変数りが0であるかを判別している。つまり、変数りを
用いて、前記処理ブロック429.435とブランチ4
36によりソフトタイマを実現しており、プログラムが
処理ブロック436を2回通過するのに要する時間遅延
させていることになる。これは、処理ブロック428に
おいてトラッキングシ7り量を1mg シフトした後に
第1図のキャプスタンモータ6が位相引き込みを完了す
るまでに時間を要するためである。そして所定時間を過
ぎた後に処理ブロック437に進み、トラッキングシッ
ク量変更勲再生エンベロープの振幅レベルが第6図のフ
ローにより取り込まれたメモリ1のデータをアキュムレ
ータに転送し、そのデータと処理ブロック425におい
てトラッキングシフタ量変更前の再生エンベロープ信号
の振幅レベルが取り込んであるメモリ2のデータとの差
をとっている。そゑてブランチ438においてアキュム
レータに残った値が正か負を判別している。もし正であ
れば、つまりトラッキングシック量変更後の方がエンベ
ロープ信号レベルが大であれば、処理ブロック439に
より、トラッキングシック量変更後の再生エンベロープ
信号の振幅レベルをメモリ2に転送し、またトラッキン
グシフト量が格納されているメモリ4のデータをメモリ
5に転送しておく。
つまり、メモリ2とメモリ6にはその時点までの最大の
エンベロープ信号レベルと、その時のトラッキングシフ
タ量が格納されることになる。次に処理ブロック440
において状態変数Bが1にセットされる。
エンベロープ信号レベルと、その時のトラッキングシフ
タ量が格納されることになる。次に処理ブロック440
において状態変数Bが1にセットされる。
Bが3のときはブランチ441により処理ブロック44
2に進み、メモリ5に格納された最良のトラッキングシ
フタ量をアキュムレータを介してメモリ4に転送し、処
理ブロック443において変数B、Cはクリアされる。
2に進み、メモリ5に格納された最良のトラッキングシ
フタ量をアキュムレータを介してメモリ4に転送し、処
理ブロック443において変数B、Cはクリアされる。
以上のフローにより、トラッキングシック量を1mgず
つ16回シフトしてゆき、その都度再生エングローブ信
号レベルの比較を行い、16回のうち最大の信号レベル
となるトラッキングシフタ量を検出することができる。
つ16回シフトしてゆき、その都度再生エングローブ信
号レベルの比較を行い、16回のうち最大の信号レベル
となるトラッキングシフタ量を検出することができる。
発明の効果
本発明の磁気記録再生装置は以上の説明からも明らかな
ように、データを格納するメモリ手段(実施例ではレジ
スタ1oOまたはRAM200によって構成されている
。)と、データの演算を実行する演算手段(実施例にお
いてはA L U 300によって構成されている。)
と、遂次実行すべき命令を格納し、その命令に基づいて
前記メモリ手段と前記演算手段の動作をコントロールす
る命令実行手段(第1図の実施例においては命令実行回
路400によって構成されている。)と、前記命令実行
手段に格納されたプログラムに基づいて磁気テープ上の
記録トラックを回転ヘッドが走査する様に前記回転ヘッ
ドを回転駆動させるシリンダーモータ駆動手段(実施例
においては駆動回路1とシリンダーモータ2によって構
成されている。)と、前記磁気テープを移送させるキャ
プスタンモータ駆動手段(実施例においては駆動回路2
とキャプスタンモータ6によって構成されている。)と
、基準クロック信号をカウントする夕、イムベースカウ
ンタ6oOと、そのタイムベースカウンタのカウント値
をアナワグ量を変換するDA変換器1400と、そのD
A変換器1400の出力信号と前記磁気テープ上の記録
トラックを前記回転ヘッドが走査することにより得られ
る再生エンベロープ信号の検波出力(第7図C)を比較
するコンパレータ11と、そのコンパレータ11の出力
信号のエツジが到来したときの前記タイムベースカウン
タBooからのカウント値を取り込み、前記命令実行手
段からの特定の命令によってその結果を前記演算手段も
しくは前記メモリ手段に送出するキャプチャ回路(実施
例においてはキャプチャコントローラ80oとキャプチ
ャレジスタブロック700によって構成されている。)
と、前記命令実行手段からの命令によって前記回転ヘッ
ドのヘッド切り換え信号と磁気テープより得られるコン
トロール信号との位相差を検出し、基準位相に対する誤
差を検出する位相制御手段(実施例においては第68の
フローチャートによって位相制御手段が構成されている
。)と、前記命令実行手段からの命令によって前記回転
ヘッドのヘッド切り換え信号と前記コントロール信号と
の前記基準位相を可変するトラッキング可変手段(実施
例においては第8図の処理ブロック428によってトラ
ッキング可変手段が構成されている。)と、前記命令実
行手段からの命令によって前記回転ヘッドのヘッド切り
換え時より一定時間後の前記キャプチャ回路のデータを
前記メモリ手段に取り込むエンベロープ検出手段(実施
例では第6図のフロ、チャートによってエンベロープ検
出手段が構成されている。)と、前記命令実行手段から
の命令によって前記エンベロープ検出手段によりキャプ
チャ回路より取り込んだデータと以前に取り込んだデー
タとの比較を行うエンベロープ比較手段(実施例におい
ては第8図の処理ブロック437,439とブランチ4
38によってエンベロープ比較手段が構成されている。
ように、データを格納するメモリ手段(実施例ではレジ
スタ1oOまたはRAM200によって構成されている
。)と、データの演算を実行する演算手段(実施例にお
いてはA L U 300によって構成されている。)
と、遂次実行すべき命令を格納し、その命令に基づいて
前記メモリ手段と前記演算手段の動作をコントロールす
る命令実行手段(第1図の実施例においては命令実行回
路400によって構成されている。)と、前記命令実行
手段に格納されたプログラムに基づいて磁気テープ上の
記録トラックを回転ヘッドが走査する様に前記回転ヘッ
ドを回転駆動させるシリンダーモータ駆動手段(実施例
においては駆動回路1とシリンダーモータ2によって構
成されている。)と、前記磁気テープを移送させるキャ
プスタンモータ駆動手段(実施例においては駆動回路2
とキャプスタンモータ6によって構成されている。)と
、基準クロック信号をカウントする夕、イムベースカウ
ンタ6oOと、そのタイムベースカウンタのカウント値
をアナワグ量を変換するDA変換器1400と、そのD
A変換器1400の出力信号と前記磁気テープ上の記録
トラックを前記回転ヘッドが走査することにより得られ
る再生エンベロープ信号の検波出力(第7図C)を比較
するコンパレータ11と、そのコンパレータ11の出力
信号のエツジが到来したときの前記タイムベースカウン
タBooからのカウント値を取り込み、前記命令実行手
段からの特定の命令によってその結果を前記演算手段も
しくは前記メモリ手段に送出するキャプチャ回路(実施
例においてはキャプチャコントローラ80oとキャプチ
ャレジスタブロック700によって構成されている。)
と、前記命令実行手段からの命令によって前記回転ヘッ
ドのヘッド切り換え信号と磁気テープより得られるコン
トロール信号との位相差を検出し、基準位相に対する誤
差を検出する位相制御手段(実施例においては第68の
フローチャートによって位相制御手段が構成されている
。)と、前記命令実行手段からの命令によって前記回転
ヘッドのヘッド切り換え信号と前記コントロール信号と
の前記基準位相を可変するトラッキング可変手段(実施
例においては第8図の処理ブロック428によってトラ
ッキング可変手段が構成されている。)と、前記命令実
行手段からの命令によって前記回転ヘッドのヘッド切り
換え時より一定時間後の前記キャプチャ回路のデータを
前記メモリ手段に取り込むエンベロープ検出手段(実施
例では第6図のフロ、チャートによってエンベロープ検
出手段が構成されている。)と、前記命令実行手段から
の命令によって前記エンベロープ検出手段によりキャプ
チャ回路より取り込んだデータと以前に取り込んだデー
タとの比較を行うエンベロープ比較手段(実施例におい
ては第8図の処理ブロック437,439とブランチ4
38によってエンベロープ比較手段が構成されている。
)を具備したことを特徴とするものであり、命令実行手
段に格納されるプログラムを変更するだけで容易に装置
の動作態様を変化させ得るので、専用の複雑なハードウ
ェア回路が不用になるだけでなく、種々の仕様変更に対
しても柔軟に対応することができるオート・トラッキン
グ機能を有する磁気記録再生装置を得ることができる。
段に格納されるプログラムを変更するだけで容易に装置
の動作態様を変化させ得るので、専用の複雑なハードウ
ェア回路が不用になるだけでなく、種々の仕様変更に対
しても柔軟に対応することができるオート・トラッキン
グ機能を有する磁気記録再生装置を得ることができる。
もちろん、従来のVTRのような調整ボリュームを必要
としないので操作性の向上も実現することができる。
としないので操作性の向上も実現することができる。
第1図は本発明の一実施例に係るオート・トラッキング
機能を有する磁気記録再生装置゛の要部構成図、第2図
は第1図のキャプチャコントローラの具体的な論理回路
図、第3図は第2図の回路動作を説明するタイミングチ
ャート、第4図はキャプチャレジスタブロックの構成図
、第5図、第6図、第8図は第1図の主要部の動作を示
すフローチャート、第7図は第6図のフローチャートを
説明するだめのタイミングチャート、第9図は従来のV
TRの再生時におけるサーボ機構の構成を示す要部ブロ
ック図、第10図は第9図の主要部の動作を説明するだ
めのタイミングチャートである。 1・・・・・・磁気テープ、2・・・・・・シリンダモ
ータ、6・・・・・・キャプスタンモータ、11・・・
・・・コンパレータ。 100・・・・・レジスタ、2oo・・・・・・RAM
、300・・・・・・ALU、400・・・・・・命令
実行手段、500・・・・・・タイムベースカウンタ、
700・・・・・・キャプチャレジスタコントローラ、
8oO・・・・・・キャプチャコントローラ、100o
・・・・・・ROM、1400・・・・・・DA変換器
。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第2
図 ″ ミ −06二 二 G ミ ニ
Q只 ロa 2S石♂; 只 公
機能を有する磁気記録再生装置゛の要部構成図、第2図
は第1図のキャプチャコントローラの具体的な論理回路
図、第3図は第2図の回路動作を説明するタイミングチ
ャート、第4図はキャプチャレジスタブロックの構成図
、第5図、第6図、第8図は第1図の主要部の動作を示
すフローチャート、第7図は第6図のフローチャートを
説明するだめのタイミングチャート、第9図は従来のV
TRの再生時におけるサーボ機構の構成を示す要部ブロ
ック図、第10図は第9図の主要部の動作を説明するだ
めのタイミングチャートである。 1・・・・・・磁気テープ、2・・・・・・シリンダモ
ータ、6・・・・・・キャプスタンモータ、11・・・
・・・コンパレータ。 100・・・・・レジスタ、2oo・・・・・・RAM
、300・・・・・・ALU、400・・・・・・命令
実行手段、500・・・・・・タイムベースカウンタ、
700・・・・・・キャプチャレジスタコントローラ、
8oO・・・・・・キャプチャコントローラ、100o
・・・・・・ROM、1400・・・・・・DA変換器
。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第2
図 ″ ミ −06二 二 G ミ ニ
Q只 ロa 2S石♂; 只 公
Claims (1)
- データを格納するメモリ手段と、データの演算を実行す
る演算手段と、遂次実行すべき命令を格納し、その命令
に基づいて前記メモリ手段と前記演算手段の動作をコン
トロールする命令実行手段と、前記命令実行手段に格納
されたプログラムに基づいて磁気テープ上の記録トラッ
クを回転ヘッドが走査する様に前記回転ヘッドを回転駆
動させるシリンダモータ駆動手段と、前記磁気テープを
移送させるキャプスタンモータ駆動手段と、基準クロッ
ク信号をカウントするタイムベースカウンタと、そのタ
イムベースカウンタのカウント値をアナログ量に変換す
るデジタル・アナログ変換器と、そのデジタル・アナロ
グ変換器の出力信号と前記磁気テープ上の記録トラック
を前記回転ヘッドが走査することにより得られる再生エ
ンベロープ信号の検波出力を比較するコンパレータと、
そのコンパレータの出力信号のエッジが到来したときの
前記タイムベースカウンタからのカウントデータを取り
込み、前記命令実行手段からの特定の命令によってその
結果を前記演算手段もしくは前記メモリ手段に送出する
キャプチャ回路と、前記命令実行手段からの命令によっ
て前記回転ヘッドのヘッド切り換え信号と磁気テープよ
り得られるコントロール信号との位相差を検出し、基準
位相に対する誤差を検出する位相制御手段と、前記命令
実行手段からの命令によって前記回転ヘッドのヘッド切
り換え信号と前記コントロール信号との前記基準位相を
可変するトラッキング可変手段と、前記命令実行手段か
らの命令によって前記回転ヘッドのヘッド切り換え時よ
り一定時間後の前記キャプチャ回路のデータを前記演算
手段もしくは前記メモリ手段に取り込むエンベロープ検
出手段と、前記命令実行手段からの命令によって前記エ
ンベロープ検出手段によりキャプチャ回路から取り込ん
だデータと以前に取り込んだデータとの比較を行なうエ
ンベロープ比較手段とを具備してなる磁気記録再生装置
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61291075A JPS63144451A (ja) | 1986-12-05 | 1986-12-05 | 磁気記録再生装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61291075A JPS63144451A (ja) | 1986-12-05 | 1986-12-05 | 磁気記録再生装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63144451A true JPS63144451A (ja) | 1988-06-16 |
Family
ID=17764106
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61291075A Pending JPS63144451A (ja) | 1986-12-05 | 1986-12-05 | 磁気記録再生装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63144451A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63175253A (ja) * | 1987-01-16 | 1988-07-19 | Sony Corp | 自動トラツキング制御装置 |
-
1986
- 1986-12-05 JP JP61291075A patent/JPS63144451A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63175253A (ja) * | 1987-01-16 | 1988-07-19 | Sony Corp | 自動トラツキング制御装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2695830B2 (ja) | トラッキング制御装置 | |
JPH0334310B2 (ja) | ||
JPS63144451A (ja) | 磁気記録再生装置 | |
US5210761A (en) | Digital signal processing circuit | |
JPH01282707A (ja) | 回転ドラムヘッド磁気テープ再生装置 | |
JPH01184746A (ja) | 磁気記録再生装置 | |
JPS63193360A (ja) | 磁気記録再生装置 | |
JPS63179449A (ja) | 磁気記録再生装置 | |
JP2596085B2 (ja) | 磁気記録再生装置 | |
JPH01300456A (ja) | 磁気記録再生装置 | |
JPH0196853A (ja) | 磁気記録再生装置 | |
JPH01146150A (ja) | 磁気記録再生装置 | |
US5222001A (en) | Signal processing circuit of digital audio tape recorder | |
JPH01143055A (ja) | 磁気記録再生装置 | |
JPH01276979A (ja) | 磁気記録再生装置 | |
JPH02137155A (ja) | 磁気記録再生装置 | |
JPH01143477A (ja) | 磁気記録再生装置 | |
JPH03104484A (ja) | 磁気記録再生装置 | |
JP2822511B2 (ja) | フエーズロツクドループ回路 | |
JP2543133B2 (ja) | 磁気記録再生装置 | |
JPH0695410B2 (ja) | 回転ヘツド形磁気記録再生装置 | |
JPS6370954A (ja) | 磁気テ−プの記録速度判別装置 | |
JPH0527168B2 (ja) | ||
JPS61269264A (ja) | 情報記録装置 | |
JPS6129282A (ja) | 磁気記録再生装置のヘツド位置制御回路 |