JPS63179449A - 磁気記録再生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はビデオテープレコーダに使用して有効なオート
・トラッキング機能を有する磁気記録再生装置に関する
ものである。

従来の技術 近年、マイクロプロセッサの普及は目ざましく、多くの
家庭用電気製品に使われるようになってきている。家庭
用のビデオテープレコーダ（以後、ＶＴＲと略記する。

）においても例外ではなく、カセットから磁気テープを
引き出して回転ヘッドに巻き付けるローディングメカニ
ズムのコントロールや、タイマを組み合わせた番組予約
などのシステムの中心部に積極的にマイクロプロセッサ
が用いられている。しかしながら、回転ヘッドを駆動す
るシリンダモータや磁気テープを定速走行させるキャプ
スタ／モータの精密な回転制御装置では複雑な判断動作
や検出信号の迅速な処理が必要となるためにマイクロプ
ロセッサを使わずに専用のハードウェアに依存してきた
。

第９図は従来のＶＴＲの再生時におけるサーボ機構の構
成を示すブロック図であって、回転ヘッド８を駆動する
シリンダモータ２と、そのシリンダモータ２の回転速度
を検出する第１の周波数発電機３と、前記シリンダモー
タ２の回転位相を検出する位相検出器４と、前記第１の
周波数発電機３の出力信号の基準周期に対する誤差を検
出する第１の周波数弁別器４ｏと、基準信号発生器４２
と、前記位相検出器４よシ得られる回転位相信号と前記
基準信号発生器４２よシ得られる再生基準信号との位相
誤差を検出する第１の位相比較器４１と、その第１の位
相比較器４１０位相誤差出力と前記第１の周波数弁別器
４ｏの速度誤差出力とを混合する第１の加算器４３と、
第１の増幅器４４と、シリンダモータ２を駆動する第１
の駆動回路１２と、磁気テープ１を定速走行させるキャ
プスタンモータ６と、そのキャプスタ／モータ６０回転
速度を検出する第２の周波数発電機７と、磁気テープ１
の下端に記録されているコントロール信号を検出するコ
ントロールヘッド５と、前記第２の周波数発電機７の出
力信号の基準周期に対する誤差を検出する第２の周波数
弁別器４６と、前記基準信号発生器４２の出力信号によ
シトリガされ可変抵抗器６ｏによシ遅延時間が可変する
トラッキングモノマルチ回路４６と、前記コントロール
ヘッド６よシ得られるコントロール信号と、前記トラッ
キングモノマルチ回路４６の出力信号との位相誤差を検
出する第２の位相比較器４７と、その第２の位相比較器
４７０７０位相誤差出力前記第２の周波数弁別器４６の
速度誤差出力との混合する第２の加算器４８と、第２の
増幅器４９と、キャプスタ／モータ６を駆動する第２の
駆動回路１３によって構成されている。

以上のように構成されたＶＴＲについて、第９図の構成
図と、第１０図に示した主要部のタイミングチャートに
よシその動作を簡単に説明する。

第１０図Ｑは第９図の基準信号発生器４２の出力波形で
あシ、この信号がＶＴＲの再生時の基準信号として、前
記第１の位相比較器４１と、前記トラッキングモノマル
チ回路４６に供給される。

第１０図Ｒの台形波信号は前記第１の位相比較器４１の
内部波形であシ、第１０図Ｑの立ち上がりエツジでトリ
ガされたシリンダモータの位相基準信号であって、第９
図の位相検出器４より得られる回転位相信号つまシ第１
０図Ｓの立ち下が９エツジによシ、サンプリングされ、
そのホールド信号（図示せず）と、第９図の第１の周波
数弁別器４ｏより得られる速度誤差信号とを第１の加算
器４３でミックスされ、第１の増幅器４４を介して第１
の駆動回路１２に供給される。したがってシリンダモー
タつまシ回転ヘッド８は第１０図Ｑの基準信号に位相同
期して回転する。第１０図Ｔは第９図のトラッキング七
ノマルチ回路４６内のコンデンサ（図示せず）の充放電
波形であり、第１０図Ｑの立ち上がりエツジによりトリ
ガされ、第９図の可変抵抗器６ｏで時定数を変化させる
ことにより、その遅延時間を可変することができる。第
１ｏ図■はトラツキフグモノマルチ回路４６の出力波形
であシ、第１０図Ｖの台形波信号は第９図の第２の位相
比較器４７の内部波形であり、第１０図Ｕの立ち下がり
エツジによりトリガされたキャプスタンモータの位相基
準信号であって、第９図のコントロールヘッド６より得
られる再生コントロール信号つまり第１０図Ｗの立ち上
がりエツジによりす／ブリンクされ、そのホールド信号
（図示せず）と、第９図の第２の周波数弁別器４６より
得られる速度誤差信号とを第２の加算器４８でミックス
され第２の増幅器４９を介して第２の駆動回路１３に供
給される。したがってキャプスタンモータ６は第１０図
Ｑの基準信号を位相シフトした第１０図Ｕのトラッキン
グ七ノマルチ回路４６の出力信号に位相同期して回転す
る。以上によシ、ＶＴＲの再生時には、前記回転ヘッド
８と再生コントロール信号（第１０図Ｗ）を位相同期さ
せることにより、前記回転ヘッド８が磁気テープ１上に
記録されたトラックを最良にトラッキングすることにな
る。

発明が解決しようとする問題点 磁気テープ上に記録されたトランクのフォーマットに互
換があれば、前記可変抵抗器５ｏは固定抵抗器でよいの
であるが、温度変化等の環境変化により磁気テープが伸
縮したり、またメカニズム上の誤差の発生した他のＶＴ
Ｒで記録したテープを再生する場合には、再生時のトラ
ッキング状態、つまり回転ヘッドと再生コントロール信
号の位相関係を変更する必要が発生する。その為に第９
図の可変抵抗器６ｏは必要である。さらに、この可変抵
抗器６０はユーザーに解放するために、クリック点付き
ボリュームにする必要がある。一般に、クリック点付き
ボリュームのクリック点での抵抗値はバラツキがあり、
そのバラツキを補正する為に、もう１つ可変抵抗器が必
要となる。したがって、従来のＶＴＲでは、トラッキン
グをとる為に調整ボリュームが必要となるばかりでなく
、操作性つまり、使い勝手としても改善の必要がある。

本発明は上記問題点に鑑み、キャプチャ回路を有効に用
いることにより、調整ボリュームを必要としない、操作
性が良好なオートトラッキング機能を有する磁気記録再
生装置を提供するものである。

問題点を解決するための手段 上述した問題点を解決するために本発明の磁気記録再生
装置は、データを格納するメモリ手段と、データの演算
を実行する演算手段と、逐次実行すべき命令を格納し、
その命令に基づいて前記メモリ手段と前記演算手段の動
作をコントロールする命令実行手段と、回転ヘッドを駆
動するシリンダモータ駆動手段と、テープを定速走行さ
せるキャプスタンモータ駆動手段と、基準クロック信号
をカウントする２つのタイムベースカウンタと、その一
方のタイムペースカウンタのカウント値をアナログ値に
変換するデジタル・アナログ変換器（以下、Ｄム変換器
と略記する。）と、そのＤム変換器の出力信号と回転ヘ
ッドより得られる再生エンベロープ信号の検波信号のレ
ベルを比較するコンパレータと、そのコンパレータの出
力信号のエツジが到来したときには前記一方のタイムペ
ースカウンタからのカウントデータを取り込むと共に、
前記回転ヘッドの回転位相を検出するヘッド切り換え信
号もしくは磁気テープより得られるコントロール信号の
エツジが到来したときには前記他方のタイムベースカウ
ンタからのカウントデータを取り込み、前記命令実行手
段からの特定の命令によってその結果を前記演算手段も
しくは前記メモリ手段に送出するキャプチャ回路と、前
記キャプチャ回路が前記一方のタイムペースカウンタか
らのカウントデータを取り込んだ直後に前記一方のタイ
ムベースカウンタをリセットするリセット手段と、前記
命令実行手段からの命令によって前記ヘッド切り換え信
号と前記コントロール信号との位相差を前記キャプチャ
回路より得られたデータにより算出し、基準位相に対す
る誤差を検出する位相制御手段と、前記命令実行手段か
らの命令によって前記回転ヘッドのヘッド切り換え信号
と前記コントロール信号との前記基準位相を可変するト
ラッキング可変手段と、前記命令実行手段からの命令に
よって前記回転ヘッドのヘッド切り換え時より一定時間
後の前記キャプチャ回路のデータを前記演算手段もしく
は前記メモリ手段に取り込むエンベロープ検出手段と、
前記命令実行手段からの命令によって前記エンベロープ
検出手段によりキャプチャ回路から取り込んだデータと
以前に取り込んだデータとの比較を行なうエンベロープ
比較手段を備えている。

作用 本発明では上述した構成によって、キャプチャ回路を有
効に用いることにより、ハードウェアの負担を軽減した
アナログ・デジタル変換器（以下、ＡＤ変換器と略記す
る。）を実現し、オート・トラッキング機能を有する磁
気記録再生装置を得ることができる。

実施例 以下、本発明の実施例について図面を参照しながら説明
する。

第１図は本発明の一実施例におけるオート・トラッキン
グ機能を有するＶＴＲの構成図を示したものであり、回
転ヘッド８を駆動するシリンダモータ２と、テープ１を
定速走行させるキャプスタ／モータ６とを制御するとと
もに、オート・トラッキング機能を実現するマイクロプ
ロセッサ３０と、そのマイクロプロセッサ３ｏから第１
のアナログ信号出力端子２７を介して出力される信号に
よりシリンダモータ２を駆動させる第１の駆動回路１２
と、前記マイクロプロセッサ３０から第２のアナログ信
号出力端子２８を介して出力される信号によりキャプス
タ／モータ６を駆動させる第２の駆動回路１３と、前記
回転へラド８より得られる再生エンベロープ信号を増幅
する増幅回路９と、増幅された再生エンベロープ信号を
ピーク検波する検波回路１０と、その検波出力と前記マ
イクロプロセッサ３０から第３のアナログ信号出力端子
２ｅを介して出力される信号とが入力されるコンパレー
タ１１とにより全体が構成され、前記マイクロプロセッ
サ３ｏの入力端子２１〜２５には、第１の周波数発電機
３ど第１の位相検出器４とコントロールヘッド５と第２
の周波数発電機７と前記コンパレータ１１の出力が接続
されている。

前記マイクロプロセッサ３ｏの内部は、データを格納す
るためのレジスタ１ｏＯおよびランダムアクセスメモリ
（図中ではＲＡＭなる略記号で示されている。以下、Ｒ
ＡＭと略記する。）２００と、デジタルデータの算術お
よび論理演算を実行する１６ビツトの演算器（図中では
ＡＬＵなる略記号で示されている。以下、ムＬＵと略記
する。）３００と、逐次実行すべき命令を格納し、その
命令に基づいてコントロールバス４５０を介して前記レ
ジスタ１００およびＲＡＭ２００と前記ムＬｔｒ３００
の動作をコントロールする命令実行回路（図中において
はＰＬ人なる略記号で示されている。）４００と、クロ
ック端子２ｏに印加される基準クロック信号をカウント
する８ピツトの第１のタイムペースカウンタ（図中では
ＴＢＣｌなる略記号で示されている。）ＳＯＯと、クロ
ック端子２ｏに印加される基準クロック信号をダウンカ
ウントする１７ビツトの第２のタイムペースカウンタ（
図中ではＴＢＣ２なる略記号で示されている。）６００
と、２つのカウンタパス６６ｏ１６６０を介して前記第
１　、第２のタイムペースカウンタ５００．６００のカ
ウントデータが供給され、その出力データが前記レジス
タ１００、前記ＲＡＭ２００．前記ムＬＵ、３００に接
続されるデータバス１５０に送出されるキャプチャレジ
スタブロック（図中では０ＡＰＲＥＧなる略記号で示さ
れている。）７００と、第１〜第４の入力端子２１．２
２，２３．２４に印加され、それぞれ異なった発生源を
持つ４種類のキャプチャ信号のエツジが到来したときに
は前記第２のタイムペースカウンタ６００のカウントデ
ータを前記キャプチャレジスタブロック７００に転送し
、さらに第５の入力端子２６に印加されるキャプチャ信
号のエツジが到来したときには前記第１のタイムベース
カウンタ５００のカウントデータを前記キャプチャレジ
スタブロック７００に転送し、その直後に前記タイムベ
ースカウンタ５００をリセットするキャプチャコントロ
ーラ（図中ではＣＡＰＴＲ（ｊＴＲＬなる略記号で示さ
れている。）８００を備えている。また、前記クロック
端子２０に印加される基準クロック信号はタイミングジ
ェネレータ（図中ではＴＧなる略記号で示されている。

）９００を介して前記命令実行回路４００に供給され、
前記データバス１５０には読み出し専用のメモリ（図中
ではＲＯＭなる略記号で示されている。

以下、ＲＯＭと略記する。）１０００　、Ｉ１０ボート
１１００．第１のＤム変換器１２００．第２のＤム変換
器１３００　、第３ＯＤム変換器１４００が接続され、
さらに、前記ＲＡＭ２００および前記ＲＯＭ１０００は
それぞれアドレスデコーダ２５０．１０５０を有してい
る。

なお、前記キャプチャコントローラＳＯＯと前記キャプ
チャレジスタブロック７００は、キャプチャ信号のエツ
ジが到来したときに前記タイムベースカウンタ５００か
ら最小分解精度が命令の実行サイクルよりも高いカウン
トデータを取り込み、前記命令実行回路４００からの特
定の命令によってその結果を前記ムＬＵ３００もしくは
前記レジスタ１ｏＯあるいは前記ＲＡＭ２００に送出す
るキャプチャ回路を構成している。

以上のように構成されたＶＴＲについて、第１図に示し
た構成図と、第２図に示したキャプチャコントローラＳ
ＯＯの具体的な構成図ならびに第３図に示した主要部の
タイミングチャートによりその動作を説明する。

まず、第２図は第１図のキャプチャコントローラ８００
の具体的な構成例を示した論理回路図であり、第１〜第
６の入力端子２１．２２，２３゜２４　、２　ｓ　Ｋ４
ｄ同一構成ｆ）　コントロールユニット８１０〜８５０
が接続されており、そのコントローＡ／ユニ、）８１０
〜８５０はそれぞれ共通の基準クロック入力端子８０１
とキャプチャレジスタブロック７００へのデータ転送り
ロック入力端子８０２を有し、さらに、個別のリセット
端子８１１〜８５１と、１別のフラグ出力端子８１２〜
８５２と、個別のデータ転送端子８１３〜８６３を有し
ている。また第６のコントロールユニット８６０のフラ
グ出力端子にはリセット回路８６０が接続されており、
そのリセット回路８６０は前記基準クロック入力端子８
０１に接続され、リセット出力端子を有している。

つぎに、第３図は第１図の第３のＤム変換器１４ｏＯと
コンパレータ１１ならびに第２図に示したキャプチャコ
ントローラ８００を構成するコントロールユニット８５
０とリセット回路８６０とキャプチャレジスタブロック
７００によって構成されたムＤ変換機構の動作を説明す
るだめのタイミングチャートを示したもので、第３図人
は第１図のクロック端子２ｏに印加されるクロック信号
波形、第３図Ｂは第３図人の信号波形を分周した信号波
形であり、この信号が基準クロック信号として第２図の
基準クロック入力端子８０１に供給される。また、第３
図Ｃはマスタースレイプ形式のフリップフロップを単位
ステージとする同期カラ／りによって構成される２つの
タイムベースカウンタ５００．６００のカウントクロッ
ク信号波形を示したものであり、その矢印を付したリー
ディングエツジ（前縁）において各単位ステージの７リ
ツプフロツプのマスタ一部の出力が変化し、トレイリン
グエツジ（後縁）においてスレイプ部の出力が変化する
。第３図りは第３図人およびＢの信号波形から作９出さ
れるデータ転送用のクロック信号波形を示したもので、
第２図のデータ転送りロック入力端子８０２に供給され
る。さらに第３図Ｘは第１図のコンパレータ１１の非反
転入力端子に印加される第３のＤム変換器１４００のア
ナログ出力信号であり、第３図Ｆは第１図の検波回路１
ｏよシ出力される再生エンベロープ信号のピーク検波信
号と第３図Ｘの信号を前記コンパレータ１１によって比
較した出力信号である。

さて、第２図の第６の入力端子２６に第３図Ｆに示した
信号波形が印加されると、そのレーディ／グエッジが到
来した後、基準クロック入力端子８０１のレベルが「１
」に移行した時点においてＮＡＲＤゲート８５４の出力
レベルが第３図Ｇに示す如く「１」に移行し、さらに、
前記基準クロック入力端子８０１のレベルが「ｏ」に移
行した時点においてＮＡＮＤゲート８５５の出力レベル
が第３図Ｈに示すごとく「１」に移行し、続いて前記基
準クロック入力端子８０１のレベルが再び「１」に移行
すると、ＮＡＲＤゲート８６６の出力レベルが第３図工
に示すごとく、「１」に移行する。前記ＨＡＮＤゲー）
８５４．８６５．８５６はいずれも対になる別のＮＡＮ
Ｄゲートと双安定回路を構成しているので、出力レベル
が「１」に移行すると別のＮＡＮＤゲート側にリセット
信号が印加されるまではその状態を保持するが、前記Ｎ
ＡＮＤゲート８６６の出力レベルが「１」に移行した時
点で、対になるＮＡＮＤゲート８６７の出力レベルが「
ｏ」に移行し、ムＮＤゲート８６８の出力レベルも「０
」に移行するので、前記ＨＡＮＤゲート８５４，８５５
の出力レベルは「０」に戻る。

このようにして、第５の入力端子２６に外部信号のリー
ディングエツジが到来すると、第２のデータ転送端子８
５３にはムＮＤゲート８６９を介して第ｊ図Ｊに示すよ
うな信号波形が送出され、この信号によって第１図の第
１のタイムベースカウンタ５００からキャプチャレジス
タブロック７００へのカウントデータの転送が行われる
。

すなわち、第３図Ｆの信号波形において、そのレベルが
「ｏ」から「１」に移行するタイミングは第１図の検波
回路１ｏの出力信号の電位に依存するので、キャプチャ
レジスタブロック７００（Ｃ転送される第１のタイムベ
ースカウンタ５００のカウントデータもまた前記検波回
路１ｏの出力信号の電位に依存することになる。

なお、前記ＮＡＮＤゲート８５６の出力信号（第３図工
に示す）はフラグ出力端子８６２に送出されて、前記第
１のタイムベースカウンタ５ｏＯのカウントデータの転
送が行われたことを示すキャプチャフラグ信号として利
用され、リセット端子８５１にはこのキャプチャフラグ
がセットされていることをソフトウェア（プログラム）
によって確認された後にリセット信号が印加される。ま
たフラグ出力信号（第３図工に示す）は前記リセット回
路８６０に入力され、そのリーディングエツジが到来し
た後、基準クロック入力端子８０１のレベルがｒＯＪに
移行した時点においてＮＡＮＤゲート８６２の出力レベ
ルが第３図Ｋに示す如く「ｏ」に移行し、さらに前記基
準クロック入力端子８０１のレベルが「１」に移行した
時点においてＨＡＮＤゲート８６３の出力レベルが第３
図りに示す如く「ｏ」に移行し、続いてＨＡＮＤゲート
８６４の出力レベルが第３図Ｍに示す如＜　ｒＯＪに移
行する。ＨＡＮＤゲート８６４の出力が「０」に移行す
ると、前記ＨＡＮＤゲート８６２の出力は「１」に移行
し、続いて前記ＮＡＮＤゲート８６３の出力も「１」に
移行する。以上のようにしてリセット出力端子８６１に
は第３図Ｋに示すリセット出力信号が出力される。この
リセット出力信号が第１図の第１のタイムベースカウン
タ５００をリセットし、前記第３のＤム変換器１４００
の出力信号は第３図Ｅに示すように最低レベルとなり、
リセット信号が解除されると再び増加し始める。

次に、第４図はキャプチャレジスタブロック７００の具
体例を示した構成図であり、各々のデータ入力端子がそ
れぞれＤ１００端子〜Ｄ１０７端子に接続され、データ
出力端子が９１端子〜Ｑ８端子に接続され、８個のメモ
リセルによって構成された単位レジスタ７６０と、デー
タ入力端子がそれぞれＤ２００端子〜Ｄ２１５端子に接
続され、データ出力端子がＱ１端子〜Ｑ１６端子に接続
された１６個のメモリセルによって構成された単位レジ
スタ７４０．７３０と、データ入力端子がそれぞれＤ２
０１端子〜Ｄ２１６端子に接続され、データ出力端子が
Ｑ１端子〜Ｑ１６端子に接続された１６個のメモリセル
によって構成された単位レジスタ７２０．７１０によっ
て全体を構成している。なお、各単位レジスタ７１０〜
７５０はそれぞれ２個のコントロール信号入力端子を有
し、読み込み端子７１１〜７５１にはそれぞれ第２図に
示したキャプチャコントローラ８ｏｏからのデータ転送
信号が印加され、セレクト端子７１２〜７６２には命令
実行回路４００のプログラム格納エリアに格納された特
定の読みだし命令によって各単位レジスタの出力側をア
クティブ状態にして、データ出力用のｑ１端子〜Ｑ１６
端子を介して第１図のデータバス１５０に読み出すため
のセレクト信号が印加される。

ところで、第４図において単位レジスタ７３０〜７５０
のデータ入力端子とデータ出力端子の接続位置が１ビツ
ト分だけシフトしているが、これは次のような理由によ
る。

まず、８ビツトの単位レジスタ７５０の入力部には第１
図のＤム変換器１４ｏＯに供給されるものと同じ８ビツ
トのカウントデータが供給されるが、サンプリングレー
トを高めるために前記Ｄム変換器１４００ならびに単位
レジスタ７５０にはよりＬＳＢ（最下位ビット）に近い
第１のタイムベースカウンタ５００のカウントデータを
供給する方が望ましい。また単位レジスタ７３ＯＮ７４
０については外部信号のエツジの取り込みタイミングの
分解能を高めるために第２のタイムペースカフ／り６０
０のＬＳＢと単位レジスタのＩ、ＳＢを一致させている
が、単位レジスタ７１０〜７２０については前記単位レ
ジスタ７３０〜７４０と同じピット数で２倍のイノター
パルまで一度に処理できるようにデータの入力端子を１
ビツト分だけ左シフトさせている。このような単位レジ
スタ７３０〜７４００ビツトシフト構成により、例えば
、基準クロック信号の周波数を２ＭＨｚに選定したとき
単位レジスタ７３０〜７４０からは５００ｎｓの分解能
を有するカウントデータが得られ、一方、単位レジスタ
７１０〜７２０からは３０）ｈ程度の周波数を有する外
部信号の到来周期を一度の処理で計測することができる
。

以上のように構成されたオート・トラッキング機能を有
するＶＴＲについて第１図に示した構成図と第６図から
第８図までに示した動作フローチャートと動作波形図に
よりその動作を説明する。

第６図は磁気テープに記録されたコントロール信号のリ
ーディングエツジが到来したときに得られるカウントデ
ータを磁気テープの走行位相検出データとして処理して
キャプスタ／モータ６を動作させる制御手段つまりキャ
プスタ／モータの再生時の位相制御を第１図のマイクロ
プロセッサ３０に内蔵されたプログラムによって実現し
た一例を示すフローチャートである。第６図のフローチ
ャートについて第１０図の従来のＶＴＲの動作波形図を
参照しながら説明する。

第６図の処理ブロック４５１．４５３とブランチ４５２
によりＶＴＲの再生時の基準信号つまり第１０図Ｑに相
当する信号を作成しており、処理ブロック４６３内のＲ
ＩＣＦとＴＲＭは定数であって、それぞれ基準信号の繰
シ返し周期と、トラッキングシフタ量の中心値であシ、
メモリ６には次の基準信号のリーディングエツジに相当
するカウント値つまり第１０図ｑの立ち上がりエツジに
相当する時刻が、メモリ７にはトラッキングシック量つ
まり第１０図Ｕの立ち下がりエツジに相当する時刻が書
き込まれる。メモリ４は、後で詳しく説明するが、オー
ト・トラッキング機能の為にトラッキングシック量の中
心値からの変化量が書き込まれている。次に処理ブロッ
ク４５４．４５６とブランチ４６５によりキャプスタン
モータの位相基準信号つまり第１０図Ｖに相当する台形
波信号を作成しており、処理ブロック４６４とブランチ
４６６では、第１図の第２のタイムベースカウンタ６０
０のカウント値が、メモリ７に書き込まれたトラッキン
グシフタ量を越えていないかどうかを判別し、もし越え
ていれば処理ブロック４６６において再生コントロール
信号の到来の有無をチェックするＮＬ７ラグをリセット
（未到来を示すンし、更にメモリ８に第１０図Ｖの台形
波信号の高レベル（以下、Ｈレベルと略記する。）期間
と傾斜区間の境界点に相当するカウント値が書き込まれ
る。したがって処理ブロック４５６内のＴＰＺはＨレベ
ル期間に相当する定数である。次にブランチ４６７にお
いて再生コントロール信号が到来したか否かをチェック
する。これは第１図のマイクロプロセッサ３ｏの第３の
入力端子２３に印加される再生コントロール信号のリー
ディングエツジにおいて、キャプチャコントローラ８０
０がキャプチャレジスタブロック７００に第２のタイム
ベースカウンタ６００のカウント値を転送したことを示
すＣＴＬフラグがセットされているか否かる調べること
により実行できる。もしＣＴＬ７ラグがセットされてい
れば、次に処理ブロック４６８に進み、第１図のレジス
タ１００のアキュムレータｉｃｅを介してレジスタファ
イルつまり第１図のキャプチャレジスタブロック７００
にラッチされたカウント値をメモリ９に転送している。

そしてブランチ４６９で前記ＮＬ７ラグをチェックした
後、処理ブロック４６０．ブランチ４６１により、コン
トロール信号が到来した時刻がメモリ８に書かれている
時刻つまり第１０図ＶのＨレベル区間と傾斜区間の境界
点よシ早いのかどうかを判別している。もし、是であれ
ば処理ブロック４６３に進み、アキュムレータムＣＣに
第１０図ＶのＨレベルに相当する値をセットし、否であ
れば処理ブロック４６２に進む。処理ブロック４６２と
ブランチ４６４により今度はコントロール信号の到来時
刻が、第１０図Ｖの傾斜区間を過ぎているか否かをチェ
ックしている。処理ブロック４６２内のＫＥＩＳＨ人は
第１０図Ｖの傾斜区間に相当するカウント値（定数）で
ある。そしてもし傾斜区間を過ぎていれば、処理ブロッ
ク４６５に進み、アキュムレータムｃｃに第１０図Ｖの
台形波信号の低レベル（以下、Ｌレベルと略記する。）
に相当する値をセットする。そして次に処理ブロック４
６９゜４７０により、アキュムレータムＣＣに残された
位相誤差に相当する値はメモリ１０に書き込まれ、前記
ＮＬフラグはセットされる。前記ブランチ４６７におい
てコントロール信号が未到来であれば、すなわちＯＴＬ
フラグがセットされていなければ、処理ブロック４６６
とブランチ４６７によシ、第２のタイムベースカウンタ
６００のカウント値が、第１０図Ｖの傾斜区間とＬレベ
ル区間の境界点に相当する時刻を過ぎていないかをチェ
ックし、もし是であれば処理ブロック４６８においてア
キュムレータムＣＣに第１０図ＶのＬレベルに相当する
値をセットし、前記処理ブロック４６９に進む。以上に
より、キャプスタ／モータ６の位相制御が施されている
。

次にオート・トラッキング動作について第６図と第８図
のフローチャートと第７図の動作波形図を用いて説明す
る。

第６図は第１図の回転ヘッド８より得られる再生上／ペ
ロープ信号を増幅回路９で増幅し、検波回路１ｏでピー
ク検波した信号を上述したキャプチャ回路とＤム変換器
とコンパレータによりムＤ変換したデジタルデータをメ
モリに取り込む手段を第１図のマイクロプロセッサ３０
に内蔵されたプログラムによって実現した一例を示す７
０−チャートであり、第７図Ｎはシリンダモータに取り
付けられた１対の上記回転ヘッド８のヘッド切り換え信
号であり第７図０はその回転へラド８よシ得られる再生
上／ペロープ信号であシ第７図Ｐはその信号を上記検波
回路１ｏによシピーク検波された信号を示したものであ
る。つまり第７図Ｐの信号が第１図のコンパレータ１１
の反転入力端子に印加される信号であり、上記説明した
ようにキャプチャコントローラＳＯＯ，キャプチャレジ
スタブロックＴｏｏ等によりその信号は五〇変換される
。

第６図のブランチ４０１．４０４．４０８は、ＲＡＭつ
まりメモリ上に設定した状態変数人の値に応じてフロー
（流れ）を分岐させる処理であり、ますム＝０の時はブ
ランチ４０１によシ処理ブロック４０２に進み、第１図
のＩ１０ポート１１００に入力されるヘッド切り換え信
号（Ｈ２Ｎ、第７図Ｈに示す）の信号レベルが低レベル
であるかを判別し、もし是であれば処理ブロック４０３
によシ状態変数ムを１にする。ム＝１のときはブランチ
４０４により処理ブロック４０６に進み、前記ヘッド切
り換え信号（以下、Ｈ８Ｗ信号と略記する）の信号レベ
ルが高レベルであるかを判別し、もし是であれば、Ｈ８
Ｗ信号の立ち上がシエッジを検出したことになり、処理
ブロック４０６に進み、約８１１１１後を検出する為に
、タイマをセットする。これは第７図Ｏに示したエンベ
ロープ信号を見てもわかるように、回転ヘッドより得ら
れるエンベロープ信号出力はヘッドのバラツキや記録ト
ラックの非直線性等によシ一定でないために、エンベロ
ープ出力の比較するポイントを常に同じ位置、つまりＨ
８Ｗ信号の立ち上がりエツジより約ａｍｓ後とするため
のものである。″またタイマセットについては、第１図
の第２のタイムベースカウンタ６００を使うか、あるい
はプログラム上のある特定の命令を何回通過したかによ
シ行なうン７トカウ／りを使って実現する。次に処理ブ
ロック４０７に進み、状態変数ムを２にインクリメント
する。

ム＝２のときはブランチ４０８により処理ブロック４０
９にジヤンクし、ム＝１のときにセットしたタイマがカ
ウント完了したか否かを判別する。

もし是であれば処理ブロック４１０に進み、第３図、第
４図で説明したように再生工／ペローブ信号のピーク検
波した信号（第７図Ｐに示すンをムＤ変換したデジタル
値が取り込まれたレジスタファイルつまシ第１図のキャ
プチャレジスタブロック７００にラッチされたカウ／ト
値をメモリ１に転送している。次に処理ブロック４１１
において状態変数ムは０にリセットされる。以上のフロ
ーを繰り返すことにより、常にＨ８Ｗ信号の立ち上がり
エツジより一定時間後のエンベロープ信号の振幅レベル
をメモリに取り込むことができる。

次にオート・トラッキングのメインフローについて第８
図のフローチャートを用いて説明する。

まずブランチ４２１はＶＴＲに取り付けられたオート・
トラッキングＯＮスイッチ（図示せず）がユーザーによ
って押されたか否か判別し、もし是であれば、（スイッ
チＯＮであれば）処理ブロック４２２に進み、メモリ上
に設定した変数Ｂとメモリ２．メモリ３をクリアし、変
数Ｃを１６にセットし、ブランチ４２４に進む。またブ
ランチ４２１において否であれば、ブランチ４２３に進
み、変数Ｃが０であるかを判別し、否であればブランチ
４２４に進み、状態変数Ｂの値に応じてブランチ４２４
．４２了、４３４，４４１にフローが分岐される。まず
Ｂが００ときはブランチ４２４により処理ブロック４２
６に進み、第６図のフローの処理ブロック４１０におい
て、再生エンベロープ信号の振幅レベルが取り込まれた
メモリ１のデータをアキュムレータ（ムａＣ）に転送し
、再びメモリ２に格納する。そして次に゛処理ブロック
４２６において状態変数Ｂが１にインクリメントされる
。Ｂが１のときはブランチ４２７により処理ブロック４
２８に進み、トラッキングシフタ量を１ｍｇシフトする
ために第６図の説明で述べたメモリ４のデータにトラツ
キフグ量１ｍｓに相当する値をプラスする。そして処理
ブロック４２９に進み、変数りを２にセットし、処理ブ
ロック４３０で変数Ｇの値を１だけデクリメ／トシプラ
／チ４３１において変数Ｇの値が１になったかどうかを
判別し、是であれば処理ブロック４３２において状態変
数Ｂを３にセットし、否であれば処理ブロック４３３に
おいて状態変数Ｂを２にセットする。Ｂが２のときはブ
ランチ４３４により処理ブロック４３６に進み変数りを
１だけデクリメントし、次にブランチ４３６において変
数りが０であるかを判別している。つまシ、変数りを用
いて、前記処理ブロック４２９．４３５とブランチ４３
６によりソフトタイマを実現しておシ、プログラムが処
理ブロック４３６を２回通過するのに要する時間遅延さ
せていることになる。これは、処理ブロック４２８にお
いてトラッキングシフタ量を１ｍｇシフトした後に第１
図のキャプスタ／モータ６が位相引き込みを完了するま
でに時間を要するためである。そして所定時間を過ぎた
後に処理ブロック４３７に進み、トラツキ／ダシ７り量
変更後の再生エンベロープの振幅レベルが第６図のフロ
ーにより取り込まれたメモリ１のデータをアキュムレー
タに転送し、そのデータと処理ブロック４２６において
トラッキングシック量変更前の再生エンベロープ信号の
振幅レベルが取り込んであるメモリ２のデータとの差を
とっている。

そしてブランチ４３８においてアキュムレータに残った
値が正か負かを判別している。もし正であれば、つまり
トラッキングシック量変更後の、方がエンベロープ信号
レベルが大であれば、処理ブロック４３９により、トラ
ッキングシック量変更後の再生エンベロープ信号の振幅
レベルをメモリ２に転送し、またトラッキングシック量
が格納されているメモリ４のデータをメモリ６に転送し
ておく。つまり、メモリ２とメモリ６にはその時点まで
の最大のエンベロープ信号レベルと、その時のトラッキ
ングシック量が格納されることになる。

次に処理ブロック４４０において状態変数Ｂが１にセッ
トされる。

Ｂが３のときはブラ／チ４４１により処理ブロック４４
２に進み、メモリ５に格納された最良のトラッキングシ
フタ量をアキュムレータを介してメモリ４に転送し、処
理ブロック４４３において変数Ｂ、０はクリアされる。

以上のフローにより、トラッキングシフタ量を１ｍｓず
つ１６回シフトしてゆき、その都度再生エンベロープ信
号レベルの比較を行い、１５回のうち最大の信号レベル
となるトラッキングシック量を検出することができる。

発明の効果 本発明の磁気記録再生装置は以上の説明からも明らかな
ように、データを格納するメモリ手段（実施例ではレジ
スタ１００またはＲＡＭ２００によって構成されている
。）と、データの演算を実行する演算手段（実施例にお
いてはムＬ　Ｕ　３００によって構成されている。）と
、逐次実行すべき命令を格納し、その命令に基づいて前
記メモリ手段と前記演算手段の動作をコントロールする
命令実行手段（第１図の実施例においては命令実行回路
４００によって構成されている。）と、磁気テープ上の
記録トラックを回転ヘッドが走査する様に前記回転ヘッ
ドを回転駆動させるシリンダーモータ駆動手段（実施例
においては駆動回路１とシリンダーモータ２によって構
成されている。）と、前記磁気テープを移送させるキャ
プスタ／モータ駆動手段（実施例においては駆動回路２
とキャプスタ／モータ６によって構成されている。）と
、基準クロック信号をカウントする第１．第２のタイム
ベースカウンタと、その第１のタイムベースカウンタの
カウント値をアナログ量に変換するＤム変換器と１．そ
のＤム変換器の出力信号と前記磁気テープ上の記録トラ
ックを前記回転ヘッドが走査することにより得られる再
生エンベロープ信号の検波出力（第７図Ｐ）を比較する
コンパレータと、そのコンパレータの出力信号のエツジ
が到来したときには前記第１のタイムベースカウンタか
らのカウント値を取り込み、また前記回転ヘッドの回転
位相を検出するヘッド切り換え信号、磁気テープより得
られるコントロール信号のエツジが到来したときには前
記第２のタイムベースカウンタからのカウントデータを
取り込み、前記命令実行手段からの特定の命令によって
その結果を前記演算手段もしくは前記メモリ手段に送出
するキャプチャ回路（実施例においてはキャプチャコン
トローラ８ｏｏとキャプチャレジスタブロック７００に
よって構成されている。）と、前記キャプチャ回路が前
記第１のタイムベースカウンタからのカウントデータを
取り込んだ直後に前記第１のタイムペースカウンタをリ
セットするリセット手段（実施例においてはキャプチャ
コ／ドロー２８００の中に含まれている。）と、前記命
令実行手段からの命令によって前記ヘッド切り換え信号
とコントロール信号との位相差を前記キャプチャ回路よ
シ得られるデータにより算出し、基準位相に対する誤差
を検出する位相制御手段（実施例においては第５図のフ
ローチャートによって位相制御手段が構成されている。

）と、前記命令実行手段からの命令によって前記ヘッド
切り換え信号と前記コントロール信号との前記基準位相
を可変するトラッキング可変手段（実施例においては第
８図の処理ブロック４２８によってトラッキング可変手
段が構成されている。）と、前記命令実行手段からの命
令によって前記回転ヘッドのヘッド切り換え時より一定
時間後の前記キャプチャ回路のデータを前記メモリ手段
に取り込むエンベロープ検出手段（実施例では第６図の
フローチャートによってエンベロープ検出手段が構成さ
れている。）と、前記命令実行手段からの命令によって
前記エンベロープ検出手段によりキャプチャ回路より取
り込んだデータと以前に取り込んだデータとの比較を行
うエンベロープ比較手段（実施例においては第８図の処
理ブロック４３７．４３９とプランチ４３８によって工
／ペロープ比較手段が構成されている。）を具備したこ
とを特徴とするものであシ、命令実行手段に格納される
プログラムを変更するだけで容易に装置の動作態様を変
化させ得るので、専用の複雑なハードウェア回路が不用
になるだけでなく、種々の仕様変更に対しても柔軟に対
応することができるオート・トラツキフグ機能を有する
磁気記録再生装置を得ることができる。

もちろん、従来のＶＴＲのような調整ボリュームを必要
としないので操作性の向上も実現することができる。

【図面の簡単な説明】

第１図は本発明の一実施例におけるオート・トラツキフ
グ機能を有する磁気記録再生装置の構成図、第２図は第
１図の符号８００で示されるキャプチャコントローラの
具体的な論理回路図、第３図は第２図の回路動作を説明
するタイミングチャート、第４図は第１図の符号Ｔｏｏ
で示されるキャプチャルジスタブロックの構成図、第６
図、第６図、第８図は第１図の主要部の動作を示すフロ
ーチャート、第７図は第６図のフローチャートを説明す
るためのタイミングチャート、第９図は従来のＶＴＲの
再生時におけるサーボ機構の構成を示すブロック図、第
１ｂ図は第９図の主要部の動作を説明するためのタイミ
ングチャートである。 １・・・・・・磁気テープ、２・・・・・・シリンダモ
ータ、６・・・・・・キャプスタ／モータ、１１・・・
・・・コンパレータ、１ｏｏ・・・・・・レジスタ、２
ｏＯ・・・・・・ＲＡＭ、３００・・・・・・ムＬＵ、
４００・・・・・・命令実行手段、６００゜６００・・
・・・・タイムベースカウンタ、７００・・・・・・キ
ャプチャレジスタフ／トローラ、８００・・・・・・キ
ャプチャコントローラ、１０００・・・・・・ＲＯＭ。 １４ｏＯ・・・・・・Ｄム変換器。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第２
図 （ω（Ｊ　ＯＬｕ　　ＬＬΦニーｈヱ」１区 の 第５図 第６図 第７図 □約８ｍＳ 第８図 ψ−オｌの周慎歓弁Ｆ＋器 ４１−　才Ｉの位相比較器 乾−慕４９号金主恭 ４４−才ｌの増幅器 ６−オ２の周ａ＊弁Ｐｌｆｉ ４−　トラッ午ンジモノマルチ ４ワー　才２の位相比較器 ｄ９−才２の増幅器 第９図

Claims (1)

1. 【特許請求の範囲】 データを格納するメモリ手段と、データの演算を実行す
   る演算手段と、逐次実行すべき命令を格納し、その命令
   に基づいて前記メモリ手段と前記演算手段の動作をコン
   トロールする命令実行手段と、磁気テープ上の記録トラ
   ックを回転ヘッドが走査する様に前記回転ヘッドを回転
   駆動させるシリンダモータ駆動手段と、前記磁気テープ
   を移送させるキャプスタンモータ駆動手段と、基準クロ
   ック信号をカウントする第１と第２のタイムベースカウ
   ンタと、その第１のタイムベースカウンタのカウント値
   をアナログ量に変換するデジタル。 アナログ変換器と、そのデジタル・アナログ変換器の出
   力信号と前記磁気テープ上の記録トラックを前記回転ヘ
   ッドが走査することにより得られる再生エンベロープ信
   号の検波出力を比較するコンパレータと、そのコンパレ
   ータの出力信号のエッジが到来したときには前記第１の
   タイムベースカウンタからのカウントデータを取り込む
   と共に、前記回転ヘッドの回転位相を検出するヘッド切
   り換え信号もしくは前記磁気テープより得られるコント
   ロール信号のエッジが到来したときには前記第２のタイ
   ムベースカウンタからのカウントデータを取り込み、前
   記命令実行手段からの特定の命令によってその結果を前
   記演算手段もしくは前記メモリ手段に送出するキャプチ
   ャ回路と、前記キャプチャ回路が前記第１のタイムベー
   スカウンタからのカウントデータを取り込んだ直後に前
   記第１のタイムベースカウンタをリセットするリセット
   手段と、前記命令実行手段からの命令によって前記ヘッ
   ド切り換え信号と前記コントロール信号との位相差を前
   記キャプチャ回路より得られたデータより算出し基準位
   相に対する誤差を検出する位相制御手段と、前記命令実
   行手段からの命令によって前記ヘッド切り換え信号と前
   記、コントロール信号との前記基準位相を可変するトラ
   ッキング可変手段と、前記命令実行手段からの命令によ
   って前記回転ヘッドのヘッド切り換え時より一定時間後
   の前記キャプチャ回路のデータを前記演算手段もしくは
   前記メモリ手段に取り込むエンベロープ検出手段と、前
   記命令実行手段からの命令によって前記エンベロープ検
   出手段によりキャプチャ回路から取り込んだデータと以
   前に取り込んだデータとの比較を行なうエンベロープ比
   較手段とを具備してなる磁気記録再生装置。