JPS63179449A - 磁気記録再生装置 - Google Patents
磁気記録再生装置Info
- Publication number
- JPS63179449A JPS63179449A JP62010643A JP1064387A JPS63179449A JP S63179449 A JPS63179449 A JP S63179449A JP 62010643 A JP62010643 A JP 62010643A JP 1064387 A JP1064387 A JP 1064387A JP S63179449 A JPS63179449 A JP S63179449A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- data
- time base
- base counter
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 17
- 238000012545 processing Methods 0.000 description 44
- 238000010586 diagram Methods 0.000 description 16
- 238000000034 method Methods 0.000 description 13
- 230000008569 process Effects 0.000 description 13
- 230000006870 function Effects 0.000 description 9
- 230000000630 rising effect Effects 0.000 description 7
- 230000001960 triggered effect Effects 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- CFRPSFYHXJZSBI-DHZHZOJOSA-N (E)-nitenpyram Chemical compound [O-][N+](=O)/C=C(\NC)N(CC)CC1=CC=C(Cl)N=C1 CFRPSFYHXJZSBI-DHZHZOJOSA-N 0.000 description 1
- 101100424669 Chlamydomonas reinhardtii TBC2 gene Proteins 0.000 description 1
- 230000018199 S phase Effects 0.000 description 1
- 241001441724 Tetraodontidae Species 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229940100891 capstar Drugs 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000012958 reprocessing Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はビデオテープレコーダに使用して有効なオート
・トラッキング機能を有する磁気記録再生装置に関する
ものである。
・トラッキング機能を有する磁気記録再生装置に関する
ものである。
従来の技術
近年、マイクロプロセッサの普及は目ざましく、多くの
家庭用電気製品に使われるようになってきている。家庭
用のビデオテープレコーダ(以後、VTRと略記する。
家庭用電気製品に使われるようになってきている。家庭
用のビデオテープレコーダ(以後、VTRと略記する。
)においても例外ではなく、カセットから磁気テープを
引き出して回転ヘッドに巻き付けるローディングメカニ
ズムのコントロールや、タイマを組み合わせた番組予約
などのシステムの中心部に積極的にマイクロプロセッサ
が用いられている。しかしながら、回転ヘッドを駆動す
るシリンダモータや磁気テープを定速走行させるキャプ
スタ/モータの精密な回転制御装置では複雑な判断動作
や検出信号の迅速な処理が必要となるためにマイクロプ
ロセッサを使わずに専用のハードウェアに依存してきた
。
引き出して回転ヘッドに巻き付けるローディングメカニ
ズムのコントロールや、タイマを組み合わせた番組予約
などのシステムの中心部に積極的にマイクロプロセッサ
が用いられている。しかしながら、回転ヘッドを駆動す
るシリンダモータや磁気テープを定速走行させるキャプ
スタ/モータの精密な回転制御装置では複雑な判断動作
や検出信号の迅速な処理が必要となるためにマイクロプ
ロセッサを使わずに専用のハードウェアに依存してきた
。
第9図は従来のVTRの再生時におけるサーボ機構の構
成を示すブロック図であって、回転ヘッド8を駆動する
シリンダモータ2と、そのシリンダモータ2の回転速度
を検出する第1の周波数発電機3と、前記シリンダモー
タ2の回転位相を検出する位相検出器4と、前記第1の
周波数発電機3の出力信号の基準周期に対する誤差を検
出する第1の周波数弁別器4oと、基準信号発生器42
と、前記位相検出器4よシ得られる回転位相信号と前記
基準信号発生器42よシ得られる再生基準信号との位相
誤差を検出する第1の位相比較器41と、その第1の位
相比較器410位相誤差出力と前記第1の周波数弁別器
4oの速度誤差出力とを混合する第1の加算器43と、
第1の増幅器44と、シリンダモータ2を駆動する第1
の駆動回路12と、磁気テープ1を定速走行させるキャ
プスタンモータ6と、そのキャプスタ/モータ60回転
速度を検出する第2の周波数発電機7と、磁気テープ1
の下端に記録されているコントロール信号を検出するコ
ントロールヘッド5と、前記第2の周波数発電機7の出
力信号の基準周期に対する誤差を検出する第2の周波数
弁別器46と、前記基準信号発生器42の出力信号によ
シトリガされ可変抵抗器6oによシ遅延時間が可変する
トラッキングモノマルチ回路46と、前記コントロール
ヘッド6よシ得られるコントロール信号と、前記トラッ
キングモノマルチ回路46の出力信号との位相誤差を検
出する第2の位相比較器47と、その第2の位相比較器
47070位相誤差出力前記第2の周波数弁別器46の
速度誤差出力との混合する第2の加算器48と、第2の
増幅器49と、キャプスタ/モータ6を駆動する第2の
駆動回路13によって構成されている。
成を示すブロック図であって、回転ヘッド8を駆動する
シリンダモータ2と、そのシリンダモータ2の回転速度
を検出する第1の周波数発電機3と、前記シリンダモー
タ2の回転位相を検出する位相検出器4と、前記第1の
周波数発電機3の出力信号の基準周期に対する誤差を検
出する第1の周波数弁別器4oと、基準信号発生器42
と、前記位相検出器4よシ得られる回転位相信号と前記
基準信号発生器42よシ得られる再生基準信号との位相
誤差を検出する第1の位相比較器41と、その第1の位
相比較器410位相誤差出力と前記第1の周波数弁別器
4oの速度誤差出力とを混合する第1の加算器43と、
第1の増幅器44と、シリンダモータ2を駆動する第1
の駆動回路12と、磁気テープ1を定速走行させるキャ
プスタンモータ6と、そのキャプスタ/モータ60回転
速度を検出する第2の周波数発電機7と、磁気テープ1
の下端に記録されているコントロール信号を検出するコ
ントロールヘッド5と、前記第2の周波数発電機7の出
力信号の基準周期に対する誤差を検出する第2の周波数
弁別器46と、前記基準信号発生器42の出力信号によ
シトリガされ可変抵抗器6oによシ遅延時間が可変する
トラッキングモノマルチ回路46と、前記コントロール
ヘッド6よシ得られるコントロール信号と、前記トラッ
キングモノマルチ回路46の出力信号との位相誤差を検
出する第2の位相比較器47と、その第2の位相比較器
47070位相誤差出力前記第2の周波数弁別器46の
速度誤差出力との混合する第2の加算器48と、第2の
増幅器49と、キャプスタ/モータ6を駆動する第2の
駆動回路13によって構成されている。
以上のように構成されたVTRについて、第9図の構成
図と、第10図に示した主要部のタイミングチャートに
よシその動作を簡単に説明する。
図と、第10図に示した主要部のタイミングチャートに
よシその動作を簡単に説明する。
第10図Qは第9図の基準信号発生器42の出力波形で
あシ、この信号がVTRの再生時の基準信号として、前
記第1の位相比較器41と、前記トラッキングモノマル
チ回路46に供給される。
あシ、この信号がVTRの再生時の基準信号として、前
記第1の位相比較器41と、前記トラッキングモノマル
チ回路46に供給される。
第10図Rの台形波信号は前記第1の位相比較器41の
内部波形であシ、第10図Qの立ち上がりエツジでトリ
ガされたシリンダモータの位相基準信号であって、第9
図の位相検出器4より得られる回転位相信号つまシ第1
0図Sの立ち下が9エツジによシ、サンプリングされ、
そのホールド信号(図示せず)と、第9図の第1の周波
数弁別器4oより得られる速度誤差信号とを第1の加算
器43でミックスされ、第1の増幅器44を介して第1
の駆動回路12に供給される。したがってシリンダモー
タつまシ回転ヘッド8は第10図Qの基準信号に位相同
期して回転する。第10図Tは第9図のトラッキング七
ノマルチ回路46内のコンデンサ(図示せず)の充放電
波形であり、第10図Qの立ち上がりエツジによりトリ
ガされ、第9図の可変抵抗器6oで時定数を変化させる
ことにより、その遅延時間を可変することができる。第
1o図■はトラツキフグモノマルチ回路46の出力波形
であシ、第10図Vの台形波信号は第9図の第2の位相
比較器47の内部波形であり、第10図Uの立ち下がり
エツジによりトリガされたキャプスタンモータの位相基
準信号であって、第9図のコントロールヘッド6より得
られる再生コントロール信号つまり第10図Wの立ち上
がりエツジによりす/ブリンクされ、そのホールド信号
(図示せず)と、第9図の第2の周波数弁別器46より
得られる速度誤差信号とを第2の加算器48でミックス
され第2の増幅器49を介して第2の駆動回路13に供
給される。したがってキャプスタンモータ6は第10図
Qの基準信号を位相シフトした第10図Uのトラッキン
グ七ノマルチ回路46の出力信号に位相同期して回転す
る。以上によシ、VTRの再生時には、前記回転ヘッド
8と再生コントロール信号(第10図W)を位相同期さ
せることにより、前記回転ヘッド8が磁気テープ1上に
記録されたトラックを最良にトラッキングすることにな
る。
内部波形であシ、第10図Qの立ち上がりエツジでトリ
ガされたシリンダモータの位相基準信号であって、第9
図の位相検出器4より得られる回転位相信号つまシ第1
0図Sの立ち下が9エツジによシ、サンプリングされ、
そのホールド信号(図示せず)と、第9図の第1の周波
数弁別器4oより得られる速度誤差信号とを第1の加算
器43でミックスされ、第1の増幅器44を介して第1
の駆動回路12に供給される。したがってシリンダモー
タつまシ回転ヘッド8は第10図Qの基準信号に位相同
期して回転する。第10図Tは第9図のトラッキング七
ノマルチ回路46内のコンデンサ(図示せず)の充放電
波形であり、第10図Qの立ち上がりエツジによりトリ
ガされ、第9図の可変抵抗器6oで時定数を変化させる
ことにより、その遅延時間を可変することができる。第
1o図■はトラツキフグモノマルチ回路46の出力波形
であシ、第10図Vの台形波信号は第9図の第2の位相
比較器47の内部波形であり、第10図Uの立ち下がり
エツジによりトリガされたキャプスタンモータの位相基
準信号であって、第9図のコントロールヘッド6より得
られる再生コントロール信号つまり第10図Wの立ち上
がりエツジによりす/ブリンクされ、そのホールド信号
(図示せず)と、第9図の第2の周波数弁別器46より
得られる速度誤差信号とを第2の加算器48でミックス
され第2の増幅器49を介して第2の駆動回路13に供
給される。したがってキャプスタンモータ6は第10図
Qの基準信号を位相シフトした第10図Uのトラッキン
グ七ノマルチ回路46の出力信号に位相同期して回転す
る。以上によシ、VTRの再生時には、前記回転ヘッド
8と再生コントロール信号(第10図W)を位相同期さ
せることにより、前記回転ヘッド8が磁気テープ1上に
記録されたトラックを最良にトラッキングすることにな
る。
発明が解決しようとする問題点
磁気テープ上に記録されたトランクのフォーマットに互
換があれば、前記可変抵抗器5oは固定抵抗器でよいの
であるが、温度変化等の環境変化により磁気テープが伸
縮したり、またメカニズム上の誤差の発生した他のVT
Rで記録したテープを再生する場合には、再生時のトラ
ッキング状態、つまり回転ヘッドと再生コントロール信
号の位相関係を変更する必要が発生する。その為に第9
図の可変抵抗器6oは必要である。さらに、この可変抵
抗器60はユーザーに解放するために、クリック点付き
ボリュームにする必要がある。一般に、クリック点付き
ボリュームのクリック点での抵抗値はバラツキがあり、
そのバラツキを補正する為に、もう1つ可変抵抗器が必
要となる。したがって、従来のVTRでは、トラッキン
グをとる為に調整ボリュームが必要となるばかりでなく
、操作性つまり、使い勝手としても改善の必要がある。
換があれば、前記可変抵抗器5oは固定抵抗器でよいの
であるが、温度変化等の環境変化により磁気テープが伸
縮したり、またメカニズム上の誤差の発生した他のVT
Rで記録したテープを再生する場合には、再生時のトラ
ッキング状態、つまり回転ヘッドと再生コントロール信
号の位相関係を変更する必要が発生する。その為に第9
図の可変抵抗器6oは必要である。さらに、この可変抵
抗器60はユーザーに解放するために、クリック点付き
ボリュームにする必要がある。一般に、クリック点付き
ボリュームのクリック点での抵抗値はバラツキがあり、
そのバラツキを補正する為に、もう1つ可変抵抗器が必
要となる。したがって、従来のVTRでは、トラッキン
グをとる為に調整ボリュームが必要となるばかりでなく
、操作性つまり、使い勝手としても改善の必要がある。
本発明は上記問題点に鑑み、キャプチャ回路を有効に用
いることにより、調整ボリュームを必要としない、操作
性が良好なオートトラッキング機能を有する磁気記録再
生装置を提供するものである。
いることにより、調整ボリュームを必要としない、操作
性が良好なオートトラッキング機能を有する磁気記録再
生装置を提供するものである。
問題点を解決するための手段
上述した問題点を解決するために本発明の磁気記録再生
装置は、データを格納するメモリ手段と、データの演算
を実行する演算手段と、逐次実行すべき命令を格納し、
その命令に基づいて前記メモリ手段と前記演算手段の動
作をコントロールする命令実行手段と、回転ヘッドを駆
動するシリンダモータ駆動手段と、テープを定速走行さ
せるキャプスタンモータ駆動手段と、基準クロック信号
をカウントする2つのタイムベースカウンタと、その一
方のタイムペースカウンタのカウント値をアナログ値に
変換するデジタル・アナログ変換器(以下、Dム変換器
と略記する。)と、そのDム変換器の出力信号と回転ヘ
ッドより得られる再生エンベロープ信号の検波信号のレ
ベルを比較するコンパレータと、そのコンパレータの出
力信号のエツジが到来したときには前記一方のタイムペ
ースカウンタからのカウントデータを取り込むと共に、
前記回転ヘッドの回転位相を検出するヘッド切り換え信
号もしくは磁気テープより得られるコントロール信号の
エツジが到来したときには前記他方のタイムベースカウ
ンタからのカウントデータを取り込み、前記命令実行手
段からの特定の命令によってその結果を前記演算手段も
しくは前記メモリ手段に送出するキャプチャ回路と、前
記キャプチャ回路が前記一方のタイムペースカウンタか
らのカウントデータを取り込んだ直後に前記一方のタイ
ムベースカウンタをリセットするリセット手段と、前記
命令実行手段からの命令によって前記ヘッド切り換え信
号と前記コントロール信号との位相差を前記キャプチャ
回路より得られたデータにより算出し、基準位相に対す
る誤差を検出する位相制御手段と、前記命令実行手段か
らの命令によって前記回転ヘッドのヘッド切り換え信号
と前記コントロール信号との前記基準位相を可変するト
ラッキング可変手段と、前記命令実行手段からの命令に
よって前記回転ヘッドのヘッド切り換え時より一定時間
後の前記キャプチャ回路のデータを前記演算手段もしく
は前記メモリ手段に取り込むエンベロープ検出手段と、
前記命令実行手段からの命令によって前記エンベロープ
検出手段によりキャプチャ回路から取り込んだデータと
以前に取り込んだデータとの比較を行なうエンベロープ
比較手段を備えている。
装置は、データを格納するメモリ手段と、データの演算
を実行する演算手段と、逐次実行すべき命令を格納し、
その命令に基づいて前記メモリ手段と前記演算手段の動
作をコントロールする命令実行手段と、回転ヘッドを駆
動するシリンダモータ駆動手段と、テープを定速走行さ
せるキャプスタンモータ駆動手段と、基準クロック信号
をカウントする2つのタイムベースカウンタと、その一
方のタイムペースカウンタのカウント値をアナログ値に
変換するデジタル・アナログ変換器(以下、Dム変換器
と略記する。)と、そのDム変換器の出力信号と回転ヘ
ッドより得られる再生エンベロープ信号の検波信号のレ
ベルを比較するコンパレータと、そのコンパレータの出
力信号のエツジが到来したときには前記一方のタイムペ
ースカウンタからのカウントデータを取り込むと共に、
前記回転ヘッドの回転位相を検出するヘッド切り換え信
号もしくは磁気テープより得られるコントロール信号の
エツジが到来したときには前記他方のタイムベースカウ
ンタからのカウントデータを取り込み、前記命令実行手
段からの特定の命令によってその結果を前記演算手段も
しくは前記メモリ手段に送出するキャプチャ回路と、前
記キャプチャ回路が前記一方のタイムペースカウンタか
らのカウントデータを取り込んだ直後に前記一方のタイ
ムベースカウンタをリセットするリセット手段と、前記
命令実行手段からの命令によって前記ヘッド切り換え信
号と前記コントロール信号との位相差を前記キャプチャ
回路より得られたデータにより算出し、基準位相に対す
る誤差を検出する位相制御手段と、前記命令実行手段か
らの命令によって前記回転ヘッドのヘッド切り換え信号
と前記コントロール信号との前記基準位相を可変するト
ラッキング可変手段と、前記命令実行手段からの命令に
よって前記回転ヘッドのヘッド切り換え時より一定時間
後の前記キャプチャ回路のデータを前記演算手段もしく
は前記メモリ手段に取り込むエンベロープ検出手段と、
前記命令実行手段からの命令によって前記エンベロープ
検出手段によりキャプチャ回路から取り込んだデータと
以前に取り込んだデータとの比較を行なうエンベロープ
比較手段を備えている。
作用
本発明では上述した構成によって、キャプチャ回路を有
効に用いることにより、ハードウェアの負担を軽減した
アナログ・デジタル変換器(以下、AD変換器と略記す
る。)を実現し、オート・トラッキング機能を有する磁
気記録再生装置を得ることができる。
効に用いることにより、ハードウェアの負担を軽減した
アナログ・デジタル変換器(以下、AD変換器と略記す
る。)を実現し、オート・トラッキング機能を有する磁
気記録再生装置を得ることができる。
実施例
以下、本発明の実施例について図面を参照しながら説明
する。
する。
第1図は本発明の一実施例におけるオート・トラッキン
グ機能を有するVTRの構成図を示したものであり、回
転ヘッド8を駆動するシリンダモータ2と、テープ1を
定速走行させるキャプスタ/モータ6とを制御するとと
もに、オート・トラッキング機能を実現するマイクロプ
ロセッサ30と、そのマイクロプロセッサ3oから第1
のアナログ信号出力端子27を介して出力される信号に
よりシリンダモータ2を駆動させる第1の駆動回路12
と、前記マイクロプロセッサ30から第2のアナログ信
号出力端子28を介して出力される信号によりキャプス
タ/モータ6を駆動させる第2の駆動回路13と、前記
回転へラド8より得られる再生エンベロープ信号を増幅
する増幅回路9と、増幅された再生エンベロープ信号を
ピーク検波する検波回路10と、その検波出力と前記マ
イクロプロセッサ30から第3のアナログ信号出力端子
2eを介して出力される信号とが入力されるコンパレー
タ11とにより全体が構成され、前記マイクロプロセッ
サ3oの入力端子21〜25には、第1の周波数発電機
3ど第1の位相検出器4とコントロールヘッド5と第2
の周波数発電機7と前記コンパレータ11の出力が接続
されている。
グ機能を有するVTRの構成図を示したものであり、回
転ヘッド8を駆動するシリンダモータ2と、テープ1を
定速走行させるキャプスタ/モータ6とを制御するとと
もに、オート・トラッキング機能を実現するマイクロプ
ロセッサ30と、そのマイクロプロセッサ3oから第1
のアナログ信号出力端子27を介して出力される信号に
よりシリンダモータ2を駆動させる第1の駆動回路12
と、前記マイクロプロセッサ30から第2のアナログ信
号出力端子28を介して出力される信号によりキャプス
タ/モータ6を駆動させる第2の駆動回路13と、前記
回転へラド8より得られる再生エンベロープ信号を増幅
する増幅回路9と、増幅された再生エンベロープ信号を
ピーク検波する検波回路10と、その検波出力と前記マ
イクロプロセッサ30から第3のアナログ信号出力端子
2eを介して出力される信号とが入力されるコンパレー
タ11とにより全体が構成され、前記マイクロプロセッ
サ3oの入力端子21〜25には、第1の周波数発電機
3ど第1の位相検出器4とコントロールヘッド5と第2
の周波数発電機7と前記コンパレータ11の出力が接続
されている。
前記マイクロプロセッサ3oの内部は、データを格納す
るためのレジスタ1oOおよびランダムアクセスメモリ
(図中ではRAMなる略記号で示されている。以下、R
AMと略記する。)200と、デジタルデータの算術お
よび論理演算を実行する16ビツトの演算器(図中では
ALUなる略記号で示されている。以下、ムLUと略記
する。)300と、逐次実行すべき命令を格納し、その
命令に基づいてコントロールバス450を介して前記レ
ジスタ100およびRAM200と前記ムLtr300
の動作をコントロールする命令実行回路(図中において
はPL人なる略記号で示されている。)400と、クロ
ック端子2oに印加される基準クロック信号をカウント
する8ピツトの第1のタイムペースカウンタ(図中では
TBClなる略記号で示されている。)SOOと、クロ
ック端子2oに印加される基準クロック信号をダウンカ
ウントする17ビツトの第2のタイムペースカウンタ(
図中ではTBC2なる略記号で示されている。)600
と、2つのカウンタパス66o1660を介して前記第
1 、第2のタイムペースカウンタ500.600のカ
ウントデータが供給され、その出力データが前記レジス
タ100、前記RAM200.前記ムLU、300に接
続されるデータバス150に送出されるキャプチャレジ
スタブロック(図中では0APREGなる略記号で示さ
れている。)700と、第1〜第4の入力端子21.2
2,23.24に印加され、それぞれ異なった発生源を
持つ4種類のキャプチャ信号のエツジが到来したときに
は前記第2のタイムペースカウンタ600のカウントデ
ータを前記キャプチャレジスタブロック700に転送し
、さらに第5の入力端子26に印加されるキャプチャ信
号のエツジが到来したときには前記第1のタイムベース
カウンタ500のカウントデータを前記キャプチャレジ
スタブロック700に転送し、その直後に前記タイムベ
ースカウンタ500をリセットするキャプチャコントロ
ーラ(図中ではCAPTR(jTRLなる略記号で示さ
れている。)800を備えている。また、前記クロック
端子20に印加される基準クロック信号はタイミングジ
ェネレータ(図中ではTGなる略記号で示されている。
るためのレジスタ1oOおよびランダムアクセスメモリ
(図中ではRAMなる略記号で示されている。以下、R
AMと略記する。)200と、デジタルデータの算術お
よび論理演算を実行する16ビツトの演算器(図中では
ALUなる略記号で示されている。以下、ムLUと略記
する。)300と、逐次実行すべき命令を格納し、その
命令に基づいてコントロールバス450を介して前記レ
ジスタ100およびRAM200と前記ムLtr300
の動作をコントロールする命令実行回路(図中において
はPL人なる略記号で示されている。)400と、クロ
ック端子2oに印加される基準クロック信号をカウント
する8ピツトの第1のタイムペースカウンタ(図中では
TBClなる略記号で示されている。)SOOと、クロ
ック端子2oに印加される基準クロック信号をダウンカ
ウントする17ビツトの第2のタイムペースカウンタ(
図中ではTBC2なる略記号で示されている。)600
と、2つのカウンタパス66o1660を介して前記第
1 、第2のタイムペースカウンタ500.600のカ
ウントデータが供給され、その出力データが前記レジス
タ100、前記RAM200.前記ムLU、300に接
続されるデータバス150に送出されるキャプチャレジ
スタブロック(図中では0APREGなる略記号で示さ
れている。)700と、第1〜第4の入力端子21.2
2,23.24に印加され、それぞれ異なった発生源を
持つ4種類のキャプチャ信号のエツジが到来したときに
は前記第2のタイムペースカウンタ600のカウントデ
ータを前記キャプチャレジスタブロック700に転送し
、さらに第5の入力端子26に印加されるキャプチャ信
号のエツジが到来したときには前記第1のタイムベース
カウンタ500のカウントデータを前記キャプチャレジ
スタブロック700に転送し、その直後に前記タイムベ
ースカウンタ500をリセットするキャプチャコントロ
ーラ(図中ではCAPTR(jTRLなる略記号で示さ
れている。)800を備えている。また、前記クロック
端子20に印加される基準クロック信号はタイミングジ
ェネレータ(図中ではTGなる略記号で示されている。
)900を介して前記命令実行回路400に供給され、
前記データバス150には読み出し専用のメモリ(図中
ではROMなる略記号で示されている。
前記データバス150には読み出し専用のメモリ(図中
ではROMなる略記号で示されている。
以下、ROMと略記する。)1000 、I10ボート
1100.第1のDム変換器1200.第2のDム変換
器1300 、第3ODム変換器1400が接続され、
さらに、前記RAM200および前記ROM1000は
それぞれアドレスデコーダ250.1050を有してい
る。
1100.第1のDム変換器1200.第2のDム変換
器1300 、第3ODム変換器1400が接続され、
さらに、前記RAM200および前記ROM1000は
それぞれアドレスデコーダ250.1050を有してい
る。
なお、前記キャプチャコントローラSOOと前記キャプ
チャレジスタブロック700は、キャプチャ信号のエツ
ジが到来したときに前記タイムベースカウンタ500か
ら最小分解精度が命令の実行サイクルよりも高いカウン
トデータを取り込み、前記命令実行回路400からの特
定の命令によってその結果を前記ムLU300もしくは
前記レジスタ1oOあるいは前記RAM200に送出す
るキャプチャ回路を構成している。
チャレジスタブロック700は、キャプチャ信号のエツ
ジが到来したときに前記タイムベースカウンタ500か
ら最小分解精度が命令の実行サイクルよりも高いカウン
トデータを取り込み、前記命令実行回路400からの特
定の命令によってその結果を前記ムLU300もしくは
前記レジスタ1oOあるいは前記RAM200に送出す
るキャプチャ回路を構成している。
以上のように構成されたVTRについて、第1図に示し
た構成図と、第2図に示したキャプチャコントローラS
OOの具体的な構成図ならびに第3図に示した主要部の
タイミングチャートによりその動作を説明する。
た構成図と、第2図に示したキャプチャコントローラS
OOの具体的な構成図ならびに第3図に示した主要部の
タイミングチャートによりその動作を説明する。
まず、第2図は第1図のキャプチャコントローラ800
の具体的な構成例を示した論理回路図であり、第1〜第
6の入力端子21.22,23゜24 、2 s K4
d同一構成f) コントロールユニット810〜850
が接続されており、そのコントローA/ユニ、)810
〜850はそれぞれ共通の基準クロック入力端子801
とキャプチャレジスタブロック700へのデータ転送り
ロック入力端子802を有し、さらに、個別のリセット
端子811〜851と、1別のフラグ出力端子812〜
852と、個別のデータ転送端子813〜863を有し
ている。また第6のコントロールユニット860のフラ
グ出力端子にはリセット回路860が接続されており、
そのリセット回路860は前記基準クロック入力端子8
01に接続され、リセット出力端子を有している。
の具体的な構成例を示した論理回路図であり、第1〜第
6の入力端子21.22,23゜24 、2 s K4
d同一構成f) コントロールユニット810〜850
が接続されており、そのコントローA/ユニ、)810
〜850はそれぞれ共通の基準クロック入力端子801
とキャプチャレジスタブロック700へのデータ転送り
ロック入力端子802を有し、さらに、個別のリセット
端子811〜851と、1別のフラグ出力端子812〜
852と、個別のデータ転送端子813〜863を有し
ている。また第6のコントロールユニット860のフラ
グ出力端子にはリセット回路860が接続されており、
そのリセット回路860は前記基準クロック入力端子8
01に接続され、リセット出力端子を有している。
つぎに、第3図は第1図の第3のDム変換器14oOと
コンパレータ11ならびに第2図に示したキャプチャコ
ントローラ800を構成するコントロールユニット85
0とリセット回路860とキャプチャレジスタブロック
700によって構成されたムD変換機構の動作を説明す
るだめのタイミングチャートを示したもので、第3図人
は第1図のクロック端子2oに印加されるクロック信号
波形、第3図Bは第3図人の信号波形を分周した信号波
形であり、この信号が基準クロック信号として第2図の
基準クロック入力端子801に供給される。また、第3
図Cはマスタースレイプ形式のフリップフロップを単位
ステージとする同期カラ/りによって構成される2つの
タイムベースカウンタ500.600のカウントクロッ
ク信号波形を示したものであり、その矢印を付したリー
ディングエツジ(前縁)において各単位ステージの7リ
ツプフロツプのマスタ一部の出力が変化し、トレイリン
グエツジ(後縁)においてスレイプ部の出力が変化する
。第3図りは第3図人およびBの信号波形から作9出さ
れるデータ転送用のクロック信号波形を示したもので、
第2図のデータ転送りロック入力端子802に供給され
る。さらに第3図Xは第1図のコンパレータ11の非反
転入力端子に印加される第3のDム変換器1400のア
ナログ出力信号であり、第3図Fは第1図の検波回路1
oよシ出力される再生エンベロープ信号のピーク検波信
号と第3図Xの信号を前記コンパレータ11によって比
較した出力信号である。
コンパレータ11ならびに第2図に示したキャプチャコ
ントローラ800を構成するコントロールユニット85
0とリセット回路860とキャプチャレジスタブロック
700によって構成されたムD変換機構の動作を説明す
るだめのタイミングチャートを示したもので、第3図人
は第1図のクロック端子2oに印加されるクロック信号
波形、第3図Bは第3図人の信号波形を分周した信号波
形であり、この信号が基準クロック信号として第2図の
基準クロック入力端子801に供給される。また、第3
図Cはマスタースレイプ形式のフリップフロップを単位
ステージとする同期カラ/りによって構成される2つの
タイムベースカウンタ500.600のカウントクロッ
ク信号波形を示したものであり、その矢印を付したリー
ディングエツジ(前縁)において各単位ステージの7リ
ツプフロツプのマスタ一部の出力が変化し、トレイリン
グエツジ(後縁)においてスレイプ部の出力が変化する
。第3図りは第3図人およびBの信号波形から作9出さ
れるデータ転送用のクロック信号波形を示したもので、
第2図のデータ転送りロック入力端子802に供給され
る。さらに第3図Xは第1図のコンパレータ11の非反
転入力端子に印加される第3のDム変換器1400のア
ナログ出力信号であり、第3図Fは第1図の検波回路1
oよシ出力される再生エンベロープ信号のピーク検波信
号と第3図Xの信号を前記コンパレータ11によって比
較した出力信号である。
さて、第2図の第6の入力端子26に第3図Fに示した
信号波形が印加されると、そのレーディ/グエッジが到
来した後、基準クロック入力端子801のレベルが「1
」に移行した時点においてNARDゲート854の出力
レベルが第3図Gに示す如く「1」に移行し、さらに、
前記基準クロック入力端子801のレベルが「o」に移
行した時点においてNANDゲート855の出力レベル
が第3図Hに示すごとく「1」に移行し、続いて前記基
準クロック入力端子801のレベルが再び「1」に移行
すると、NARDゲート866の出力レベルが第3図工
に示すごとく、「1」に移行する。前記HANDゲー)
854.865.856はいずれも対になる別のNAN
Dゲートと双安定回路を構成しているので、出力レベル
が「1」に移行すると別のNANDゲート側にリセット
信号が印加されるまではその状態を保持するが、前記N
ANDゲート866の出力レベルが「1」に移行した時
点で、対になるNANDゲート867の出力レベルが「
o」に移行し、ムNDゲート868の出力レベルも「0
」に移行するので、前記HANDゲート854,855
の出力レベルは「0」に戻る。
信号波形が印加されると、そのレーディ/グエッジが到
来した後、基準クロック入力端子801のレベルが「1
」に移行した時点においてNARDゲート854の出力
レベルが第3図Gに示す如く「1」に移行し、さらに、
前記基準クロック入力端子801のレベルが「o」に移
行した時点においてNANDゲート855の出力レベル
が第3図Hに示すごとく「1」に移行し、続いて前記基
準クロック入力端子801のレベルが再び「1」に移行
すると、NARDゲート866の出力レベルが第3図工
に示すごとく、「1」に移行する。前記HANDゲー)
854.865.856はいずれも対になる別のNAN
Dゲートと双安定回路を構成しているので、出力レベル
が「1」に移行すると別のNANDゲート側にリセット
信号が印加されるまではその状態を保持するが、前記N
ANDゲート866の出力レベルが「1」に移行した時
点で、対になるNANDゲート867の出力レベルが「
o」に移行し、ムNDゲート868の出力レベルも「0
」に移行するので、前記HANDゲート854,855
の出力レベルは「0」に戻る。
このようにして、第5の入力端子26に外部信号のリー
ディングエツジが到来すると、第2のデータ転送端子8
53にはムNDゲート869を介して第j図Jに示すよ
うな信号波形が送出され、この信号によって第1図の第
1のタイムベースカウンタ500からキャプチャレジス
タブロック700へのカウントデータの転送が行われる
。
ディングエツジが到来すると、第2のデータ転送端子8
53にはムNDゲート869を介して第j図Jに示すよ
うな信号波形が送出され、この信号によって第1図の第
1のタイムベースカウンタ500からキャプチャレジス
タブロック700へのカウントデータの転送が行われる
。
すなわち、第3図Fの信号波形において、そのレベルが
「o」から「1」に移行するタイミングは第1図の検波
回路1oの出力信号の電位に依存するので、キャプチャ
レジスタブロック700(C転送される第1のタイムベ
ースカウンタ500のカウントデータもまた前記検波回
路1oの出力信号の電位に依存することになる。
「o」から「1」に移行するタイミングは第1図の検波
回路1oの出力信号の電位に依存するので、キャプチャ
レジスタブロック700(C転送される第1のタイムベ
ースカウンタ500のカウントデータもまた前記検波回
路1oの出力信号の電位に依存することになる。
なお、前記NANDゲート856の出力信号(第3図工
に示す)はフラグ出力端子862に送出されて、前記第
1のタイムベースカウンタ5oOのカウントデータの転
送が行われたことを示すキャプチャフラグ信号として利
用され、リセット端子851にはこのキャプチャフラグ
がセットされていることをソフトウェア(プログラム)
によって確認された後にリセット信号が印加される。ま
たフラグ出力信号(第3図工に示す)は前記リセット回
路860に入力され、そのリーディングエツジが到来し
た後、基準クロック入力端子801のレベルがrOJに
移行した時点においてNANDゲート862の出力レベ
ルが第3図Kに示す如く「o」に移行し、さらに前記基
準クロック入力端子801のレベルが「1」に移行した
時点においてHANDゲート863の出力レベルが第3
図りに示す如く「o」に移行し、続いてHANDゲート
864の出力レベルが第3図Mに示す如< rOJに移
行する。HANDゲート864の出力が「0」に移行す
ると、前記HANDゲート862の出力は「1」に移行
し、続いて前記NANDゲート863の出力も「1」に
移行する。以上のようにしてリセット出力端子861に
は第3図Kに示すリセット出力信号が出力される。この
リセット出力信号が第1図の第1のタイムベースカウン
タ500をリセットし、前記第3のDム変換器1400
の出力信号は第3図Eに示すように最低レベルとなり、
リセット信号が解除されると再び増加し始める。
に示す)はフラグ出力端子862に送出されて、前記第
1のタイムベースカウンタ5oOのカウントデータの転
送が行われたことを示すキャプチャフラグ信号として利
用され、リセット端子851にはこのキャプチャフラグ
がセットされていることをソフトウェア(プログラム)
によって確認された後にリセット信号が印加される。ま
たフラグ出力信号(第3図工に示す)は前記リセット回
路860に入力され、そのリーディングエツジが到来し
た後、基準クロック入力端子801のレベルがrOJに
移行した時点においてNANDゲート862の出力レベ
ルが第3図Kに示す如く「o」に移行し、さらに前記基
準クロック入力端子801のレベルが「1」に移行した
時点においてHANDゲート863の出力レベルが第3
図りに示す如く「o」に移行し、続いてHANDゲート
864の出力レベルが第3図Mに示す如< rOJに移
行する。HANDゲート864の出力が「0」に移行す
ると、前記HANDゲート862の出力は「1」に移行
し、続いて前記NANDゲート863の出力も「1」に
移行する。以上のようにしてリセット出力端子861に
は第3図Kに示すリセット出力信号が出力される。この
リセット出力信号が第1図の第1のタイムベースカウン
タ500をリセットし、前記第3のDム変換器1400
の出力信号は第3図Eに示すように最低レベルとなり、
リセット信号が解除されると再び増加し始める。
次に、第4図はキャプチャレジスタブロック700の具
体例を示した構成図であり、各々のデータ入力端子がそ
れぞれD100端子〜D107端子に接続され、データ
出力端子が91端子〜Q8端子に接続され、8個のメモ
リセルによって構成された単位レジスタ760と、デー
タ入力端子がそれぞれD200端子〜D215端子に接
続され、データ出力端子がQ1端子〜Q16端子に接続
された16個のメモリセルによって構成された単位レジ
スタ740.730と、データ入力端子がそれぞれD2
01端子〜D216端子に接続され、データ出力端子が
Q1端子〜Q16端子に接続された16個のメモリセル
によって構成された単位レジスタ720.710によっ
て全体を構成している。なお、各単位レジスタ710〜
750はそれぞれ2個のコントロール信号入力端子を有
し、読み込み端子711〜751にはそれぞれ第2図に
示したキャプチャコントローラ8ooからのデータ転送
信号が印加され、セレクト端子712〜762には命令
実行回路400のプログラム格納エリアに格納された特
定の読みだし命令によって各単位レジスタの出力側をア
クティブ状態にして、データ出力用のq1端子〜Q16
端子を介して第1図のデータバス150に読み出すため
のセレクト信号が印加される。
体例を示した構成図であり、各々のデータ入力端子がそ
れぞれD100端子〜D107端子に接続され、データ
出力端子が91端子〜Q8端子に接続され、8個のメモ
リセルによって構成された単位レジスタ760と、デー
タ入力端子がそれぞれD200端子〜D215端子に接
続され、データ出力端子がQ1端子〜Q16端子に接続
された16個のメモリセルによって構成された単位レジ
スタ740.730と、データ入力端子がそれぞれD2
01端子〜D216端子に接続され、データ出力端子が
Q1端子〜Q16端子に接続された16個のメモリセル
によって構成された単位レジスタ720.710によっ
て全体を構成している。なお、各単位レジスタ710〜
750はそれぞれ2個のコントロール信号入力端子を有
し、読み込み端子711〜751にはそれぞれ第2図に
示したキャプチャコントローラ8ooからのデータ転送
信号が印加され、セレクト端子712〜762には命令
実行回路400のプログラム格納エリアに格納された特
定の読みだし命令によって各単位レジスタの出力側をア
クティブ状態にして、データ出力用のq1端子〜Q16
端子を介して第1図のデータバス150に読み出すため
のセレクト信号が印加される。
ところで、第4図において単位レジスタ730〜750
のデータ入力端子とデータ出力端子の接続位置が1ビツ
ト分だけシフトしているが、これは次のような理由によ
る。
のデータ入力端子とデータ出力端子の接続位置が1ビツ
ト分だけシフトしているが、これは次のような理由によ
る。
まず、8ビツトの単位レジスタ750の入力部には第1
図のDム変換器14oOに供給されるものと同じ8ビツ
トのカウントデータが供給されるが、サンプリングレー
トを高めるために前記Dム変換器1400ならびに単位
レジスタ750にはよりLSB(最下位ビット)に近い
第1のタイムベースカウンタ500のカウントデータを
供給する方が望ましい。また単位レジスタ73ON74
0については外部信号のエツジの取り込みタイミングの
分解能を高めるために第2のタイムペースカフ/り60
0のLSBと単位レジスタのI、SBを一致させている
が、単位レジスタ710〜720については前記単位レ
ジスタ730〜740と同じピット数で2倍のイノター
パルまで一度に処理できるようにデータの入力端子を1
ビツト分だけ左シフトさせている。このような単位レジ
スタ730〜7400ビツトシフト構成により、例えば
、基準クロック信号の周波数を2MHzに選定したとき
単位レジスタ730〜740からは500nsの分解能
を有するカウントデータが得られ、一方、単位レジスタ
710〜720からは30)h程度の周波数を有する外
部信号の到来周期を一度の処理で計測することができる
。
図のDム変換器14oOに供給されるものと同じ8ビツ
トのカウントデータが供給されるが、サンプリングレー
トを高めるために前記Dム変換器1400ならびに単位
レジスタ750にはよりLSB(最下位ビット)に近い
第1のタイムベースカウンタ500のカウントデータを
供給する方が望ましい。また単位レジスタ73ON74
0については外部信号のエツジの取り込みタイミングの
分解能を高めるために第2のタイムペースカフ/り60
0のLSBと単位レジスタのI、SBを一致させている
が、単位レジスタ710〜720については前記単位レ
ジスタ730〜740と同じピット数で2倍のイノター
パルまで一度に処理できるようにデータの入力端子を1
ビツト分だけ左シフトさせている。このような単位レジ
スタ730〜7400ビツトシフト構成により、例えば
、基準クロック信号の周波数を2MHzに選定したとき
単位レジスタ730〜740からは500nsの分解能
を有するカウントデータが得られ、一方、単位レジスタ
710〜720からは30)h程度の周波数を有する外
部信号の到来周期を一度の処理で計測することができる
。
以上のように構成されたオート・トラッキング機能を有
するVTRについて第1図に示した構成図と第6図から
第8図までに示した動作フローチャートと動作波形図に
よりその動作を説明する。
するVTRについて第1図に示した構成図と第6図から
第8図までに示した動作フローチャートと動作波形図に
よりその動作を説明する。
第6図は磁気テープに記録されたコントロール信号のリ
ーディングエツジが到来したときに得られるカウントデ
ータを磁気テープの走行位相検出データとして処理して
キャプスタ/モータ6を動作させる制御手段つまりキャ
プスタ/モータの再生時の位相制御を第1図のマイクロ
プロセッサ30に内蔵されたプログラムによって実現し
た一例を示すフローチャートである。第6図のフローチ
ャートについて第10図の従来のVTRの動作波形図を
参照しながら説明する。
ーディングエツジが到来したときに得られるカウントデ
ータを磁気テープの走行位相検出データとして処理して
キャプスタ/モータ6を動作させる制御手段つまりキャ
プスタ/モータの再生時の位相制御を第1図のマイクロ
プロセッサ30に内蔵されたプログラムによって実現し
た一例を示すフローチャートである。第6図のフローチ
ャートについて第10図の従来のVTRの動作波形図を
参照しながら説明する。
第6図の処理ブロック451.453とブランチ452
によりVTRの再生時の基準信号つまり第10図Qに相
当する信号を作成しており、処理ブロック463内のR
ICFとTRMは定数であって、それぞれ基準信号の繰
シ返し周期と、トラッキングシフタ量の中心値であシ、
メモリ6には次の基準信号のリーディングエツジに相当
するカウント値つまり第10図qの立ち上がりエツジに
相当する時刻が、メモリ7にはトラッキングシック量つ
まり第10図Uの立ち下がりエツジに相当する時刻が書
き込まれる。メモリ4は、後で詳しく説明するが、オー
ト・トラッキング機能の為にトラッキングシック量の中
心値からの変化量が書き込まれている。次に処理ブロッ
ク454.456とブランチ465によりキャプスタン
モータの位相基準信号つまり第10図Vに相当する台形
波信号を作成しており、処理ブロック464とブランチ
466では、第1図の第2のタイムベースカウンタ60
0のカウント値が、メモリ7に書き込まれたトラッキン
グシフタ量を越えていないかどうかを判別し、もし越え
ていれば処理ブロック466において再生コントロール
信号の到来の有無をチェックするNL7ラグをリセット
(未到来を示すンし、更にメモリ8に第10図Vの台形
波信号の高レベル(以下、Hレベルと略記する。)期間
と傾斜区間の境界点に相当するカウント値が書き込まれ
る。したがって処理ブロック456内のTPZはHレベ
ル期間に相当する定数である。次にブランチ467にお
いて再生コントロール信号が到来したか否かをチェック
する。これは第1図のマイクロプロセッサ3oの第3の
入力端子23に印加される再生コントロール信号のリー
ディングエツジにおいて、キャプチャコントローラ80
0がキャプチャレジスタブロック700に第2のタイム
ベースカウンタ600のカウント値を転送したことを示
すCTLフラグがセットされているか否かる調べること
により実行できる。もしCTL7ラグがセットされてい
れば、次に処理ブロック468に進み、第1図のレジス
タ100のアキュムレータiceを介してレジスタファ
イルつまり第1図のキャプチャレジスタブロック700
にラッチされたカウント値をメモリ9に転送している。
によりVTRの再生時の基準信号つまり第10図Qに相
当する信号を作成しており、処理ブロック463内のR
ICFとTRMは定数であって、それぞれ基準信号の繰
シ返し周期と、トラッキングシフタ量の中心値であシ、
メモリ6には次の基準信号のリーディングエツジに相当
するカウント値つまり第10図qの立ち上がりエツジに
相当する時刻が、メモリ7にはトラッキングシック量つ
まり第10図Uの立ち下がりエツジに相当する時刻が書
き込まれる。メモリ4は、後で詳しく説明するが、オー
ト・トラッキング機能の為にトラッキングシック量の中
心値からの変化量が書き込まれている。次に処理ブロッ
ク454.456とブランチ465によりキャプスタン
モータの位相基準信号つまり第10図Vに相当する台形
波信号を作成しており、処理ブロック464とブランチ
466では、第1図の第2のタイムベースカウンタ60
0のカウント値が、メモリ7に書き込まれたトラッキン
グシフタ量を越えていないかどうかを判別し、もし越え
ていれば処理ブロック466において再生コントロール
信号の到来の有無をチェックするNL7ラグをリセット
(未到来を示すンし、更にメモリ8に第10図Vの台形
波信号の高レベル(以下、Hレベルと略記する。)期間
と傾斜区間の境界点に相当するカウント値が書き込まれ
る。したがって処理ブロック456内のTPZはHレベ
ル期間に相当する定数である。次にブランチ467にお
いて再生コントロール信号が到来したか否かをチェック
する。これは第1図のマイクロプロセッサ3oの第3の
入力端子23に印加される再生コントロール信号のリー
ディングエツジにおいて、キャプチャコントローラ80
0がキャプチャレジスタブロック700に第2のタイム
ベースカウンタ600のカウント値を転送したことを示
すCTLフラグがセットされているか否かる調べること
により実行できる。もしCTL7ラグがセットされてい
れば、次に処理ブロック468に進み、第1図のレジス
タ100のアキュムレータiceを介してレジスタファ
イルつまり第1図のキャプチャレジスタブロック700
にラッチされたカウント値をメモリ9に転送している。
そしてブランチ469で前記NL7ラグをチェックした
後、処理ブロック460.ブランチ461により、コン
トロール信号が到来した時刻がメモリ8に書かれている
時刻つまり第10図VのHレベル区間と傾斜区間の境界
点よシ早いのかどうかを判別している。もし、是であれ
ば処理ブロック463に進み、アキュムレータムCCに
第10図VのHレベルに相当する値をセットし、否であ
れば処理ブロック462に進む。処理ブロック462と
ブランチ464により今度はコントロール信号の到来時
刻が、第10図Vの傾斜区間を過ぎているか否かをチェ
ックしている。処理ブロック462内のKEISH人は
第10図Vの傾斜区間に相当するカウント値(定数)で
ある。そしてもし傾斜区間を過ぎていれば、処理ブロッ
ク465に進み、アキュムレータムccに第10図Vの
台形波信号の低レベル(以下、Lレベルと略記する。)
に相当する値をセットする。そして次に処理ブロック4
69゜470により、アキュムレータムCCに残された
位相誤差に相当する値はメモリ10に書き込まれ、前記
NLフラグはセットされる。前記ブランチ467におい
てコントロール信号が未到来であれば、すなわちOTL
フラグがセットされていなければ、処理ブロック466
とブランチ467によシ、第2のタイムベースカウンタ
600のカウント値が、第10図Vの傾斜区間とLレベ
ル区間の境界点に相当する時刻を過ぎていないかをチェ
ックし、もし是であれば処理ブロック468においてア
キュムレータムCCに第10図VのLレベルに相当する
値をセットし、前記処理ブロック469に進む。以上に
より、キャプスタ/モータ6の位相制御が施されている
。
後、処理ブロック460.ブランチ461により、コン
トロール信号が到来した時刻がメモリ8に書かれている
時刻つまり第10図VのHレベル区間と傾斜区間の境界
点よシ早いのかどうかを判別している。もし、是であれ
ば処理ブロック463に進み、アキュムレータムCCに
第10図VのHレベルに相当する値をセットし、否であ
れば処理ブロック462に進む。処理ブロック462と
ブランチ464により今度はコントロール信号の到来時
刻が、第10図Vの傾斜区間を過ぎているか否かをチェ
ックしている。処理ブロック462内のKEISH人は
第10図Vの傾斜区間に相当するカウント値(定数)で
ある。そしてもし傾斜区間を過ぎていれば、処理ブロッ
ク465に進み、アキュムレータムccに第10図Vの
台形波信号の低レベル(以下、Lレベルと略記する。)
に相当する値をセットする。そして次に処理ブロック4
69゜470により、アキュムレータムCCに残された
位相誤差に相当する値はメモリ10に書き込まれ、前記
NLフラグはセットされる。前記ブランチ467におい
てコントロール信号が未到来であれば、すなわちOTL
フラグがセットされていなければ、処理ブロック466
とブランチ467によシ、第2のタイムベースカウンタ
600のカウント値が、第10図Vの傾斜区間とLレベ
ル区間の境界点に相当する時刻を過ぎていないかをチェ
ックし、もし是であれば処理ブロック468においてア
キュムレータムCCに第10図VのLレベルに相当する
値をセットし、前記処理ブロック469に進む。以上に
より、キャプスタ/モータ6の位相制御が施されている
。
次にオート・トラッキング動作について第6図と第8図
のフローチャートと第7図の動作波形図を用いて説明す
る。
のフローチャートと第7図の動作波形図を用いて説明す
る。
第6図は第1図の回転ヘッド8より得られる再生上/ペ
ロープ信号を増幅回路9で増幅し、検波回路1oでピー
ク検波した信号を上述したキャプチャ回路とDム変換器
とコンパレータによりムD変換したデジタルデータをメ
モリに取り込む手段を第1図のマイクロプロセッサ30
に内蔵されたプログラムによって実現した一例を示す7
0−チャートであり、第7図Nはシリンダモータに取り
付けられた1対の上記回転ヘッド8のヘッド切り換え信
号であり第7図0はその回転へラド8よシ得られる再生
上/ペロープ信号であシ第7図Pはその信号を上記検波
回路1oによシピーク検波された信号を示したものであ
る。つまり第7図Pの信号が第1図のコンパレータ11
の反転入力端子に印加される信号であり、上記説明した
ようにキャプチャコントローラSOO,キャプチャレジ
スタブロックToo等によりその信号は五〇変換される
。
ロープ信号を増幅回路9で増幅し、検波回路1oでピー
ク検波した信号を上述したキャプチャ回路とDム変換器
とコンパレータによりムD変換したデジタルデータをメ
モリに取り込む手段を第1図のマイクロプロセッサ30
に内蔵されたプログラムによって実現した一例を示す7
0−チャートであり、第7図Nはシリンダモータに取り
付けられた1対の上記回転ヘッド8のヘッド切り換え信
号であり第7図0はその回転へラド8よシ得られる再生
上/ペロープ信号であシ第7図Pはその信号を上記検波
回路1oによシピーク検波された信号を示したものであ
る。つまり第7図Pの信号が第1図のコンパレータ11
の反転入力端子に印加される信号であり、上記説明した
ようにキャプチャコントローラSOO,キャプチャレジ
スタブロックToo等によりその信号は五〇変換される
。
第6図のブランチ401.404.408は、RAMつ
まりメモリ上に設定した状態変数人の値に応じてフロー
(流れ)を分岐させる処理であり、ますム=0の時はブ
ランチ401によシ処理ブロック402に進み、第1図
のI10ポート1100に入力されるヘッド切り換え信
号(H2N、第7図Hに示す)の信号レベルが低レベル
であるかを判別し、もし是であれば処理ブロック403
によシ状態変数ムを1にする。ム=1のときはブランチ
404により処理ブロック406に進み、前記ヘッド切
り換え信号(以下、H8W信号と略記する)の信号レベ
ルが高レベルであるかを判別し、もし是であれば、H8
W信号の立ち上がシエッジを検出したことになり、処理
ブロック406に進み、約81111後を検出する為に
、タイマをセットする。これは第7図Oに示したエンベ
ロープ信号を見てもわかるように、回転ヘッドより得ら
れるエンベロープ信号出力はヘッドのバラツキや記録ト
ラックの非直線性等によシ一定でないために、エンベロ
ープ出力の比較するポイントを常に同じ位置、つまりH
8W信号の立ち上がりエツジより約ams後とするため
のものである。″またタイマセットについては、第1図
の第2のタイムベースカウンタ600を使うか、あるい
はプログラム上のある特定の命令を何回通過したかによ
シ行なうン7トカウ/りを使って実現する。次に処理ブ
ロック407に進み、状態変数ムを2にインクリメント
する。
まりメモリ上に設定した状態変数人の値に応じてフロー
(流れ)を分岐させる処理であり、ますム=0の時はブ
ランチ401によシ処理ブロック402に進み、第1図
のI10ポート1100に入力されるヘッド切り換え信
号(H2N、第7図Hに示す)の信号レベルが低レベル
であるかを判別し、もし是であれば処理ブロック403
によシ状態変数ムを1にする。ム=1のときはブランチ
404により処理ブロック406に進み、前記ヘッド切
り換え信号(以下、H8W信号と略記する)の信号レベ
ルが高レベルであるかを判別し、もし是であれば、H8
W信号の立ち上がシエッジを検出したことになり、処理
ブロック406に進み、約81111後を検出する為に
、タイマをセットする。これは第7図Oに示したエンベ
ロープ信号を見てもわかるように、回転ヘッドより得ら
れるエンベロープ信号出力はヘッドのバラツキや記録ト
ラックの非直線性等によシ一定でないために、エンベロ
ープ出力の比較するポイントを常に同じ位置、つまりH
8W信号の立ち上がりエツジより約ams後とするため
のものである。″またタイマセットについては、第1図
の第2のタイムベースカウンタ600を使うか、あるい
はプログラム上のある特定の命令を何回通過したかによ
シ行なうン7トカウ/りを使って実現する。次に処理ブ
ロック407に進み、状態変数ムを2にインクリメント
する。
ム=2のときはブランチ408により処理ブロック40
9にジヤンクし、ム=1のときにセットしたタイマがカ
ウント完了したか否かを判別する。
9にジヤンクし、ム=1のときにセットしたタイマがカ
ウント完了したか否かを判別する。
もし是であれば処理ブロック410に進み、第3図、第
4図で説明したように再生工/ペローブ信号のピーク検
波した信号(第7図Pに示すンをムD変換したデジタル
値が取り込まれたレジスタファイルつまシ第1図のキャ
プチャレジスタブロック700にラッチされたカウ/ト
値をメモリ1に転送している。次に処理ブロック411
において状態変数ムは0にリセットされる。以上のフロ
ーを繰り返すことにより、常にH8W信号の立ち上がり
エツジより一定時間後のエンベロープ信号の振幅レベル
をメモリに取り込むことができる。
4図で説明したように再生工/ペローブ信号のピーク検
波した信号(第7図Pに示すンをムD変換したデジタル
値が取り込まれたレジスタファイルつまシ第1図のキャ
プチャレジスタブロック700にラッチされたカウ/ト
値をメモリ1に転送している。次に処理ブロック411
において状態変数ムは0にリセットされる。以上のフロ
ーを繰り返すことにより、常にH8W信号の立ち上がり
エツジより一定時間後のエンベロープ信号の振幅レベル
をメモリに取り込むことができる。
次にオート・トラッキングのメインフローについて第8
図のフローチャートを用いて説明する。
図のフローチャートを用いて説明する。
まずブランチ421はVTRに取り付けられたオート・
トラッキングONスイッチ(図示せず)がユーザーによ
って押されたか否か判別し、もし是であれば、(スイッ
チONであれば)処理ブロック422に進み、メモリ上
に設定した変数Bとメモリ2.メモリ3をクリアし、変
数Cを16にセットし、ブランチ424に進む。またブ
ランチ421において否であれば、ブランチ423に進
み、変数Cが0であるかを判別し、否であればブランチ
424に進み、状態変数Bの値に応じてブランチ424
.42了、434,441にフローが分岐される。まず
Bが00ときはブランチ424により処理ブロック42
6に進み、第6図のフローの処理ブロック410におい
て、再生エンベロープ信号の振幅レベルが取り込まれた
メモリ1のデータをアキュムレータ(ムaC)に転送し
、再びメモリ2に格納する。そして次に゛処理ブロック
426において状態変数Bが1にインクリメントされる
。Bが1のときはブランチ427により処理ブロック4
28に進み、トラッキングシフタ量を1mgシフトする
ために第6図の説明で述べたメモリ4のデータにトラツ
キフグ量1msに相当する値をプラスする。そして処理
ブロック429に進み、変数りを2にセットし、処理ブ
ロック430で変数Gの値を1だけデクリメ/トシプラ
/チ431において変数Gの値が1になったかどうかを
判別し、是であれば処理ブロック432において状態変
数Bを3にセットし、否であれば処理ブロック433に
おいて状態変数Bを2にセットする。Bが2のときはブ
ランチ434により処理ブロック436に進み変数りを
1だけデクリメントし、次にブランチ436において変
数りが0であるかを判別している。つまシ、変数りを用
いて、前記処理ブロック429.435とブランチ43
6によりソフトタイマを実現しておシ、プログラムが処
理ブロック436を2回通過するのに要する時間遅延さ
せていることになる。これは、処理ブロック428にお
いてトラッキングシフタ量を1mgシフトした後に第1
図のキャプスタ/モータ6が位相引き込みを完了するま
でに時間を要するためである。そして所定時間を過ぎた
後に処理ブロック437に進み、トラツキ/ダシ7り量
変更後の再生エンベロープの振幅レベルが第6図のフロ
ーにより取り込まれたメモリ1のデータをアキュムレー
タに転送し、そのデータと処理ブロック426において
トラッキングシック量変更前の再生エンベロープ信号の
振幅レベルが取り込んであるメモリ2のデータとの差を
とっている。
トラッキングONスイッチ(図示せず)がユーザーによ
って押されたか否か判別し、もし是であれば、(スイッ
チONであれば)処理ブロック422に進み、メモリ上
に設定した変数Bとメモリ2.メモリ3をクリアし、変
数Cを16にセットし、ブランチ424に進む。またブ
ランチ421において否であれば、ブランチ423に進
み、変数Cが0であるかを判別し、否であればブランチ
424に進み、状態変数Bの値に応じてブランチ424
.42了、434,441にフローが分岐される。まず
Bが00ときはブランチ424により処理ブロック42
6に進み、第6図のフローの処理ブロック410におい
て、再生エンベロープ信号の振幅レベルが取り込まれた
メモリ1のデータをアキュムレータ(ムaC)に転送し
、再びメモリ2に格納する。そして次に゛処理ブロック
426において状態変数Bが1にインクリメントされる
。Bが1のときはブランチ427により処理ブロック4
28に進み、トラッキングシフタ量を1mgシフトする
ために第6図の説明で述べたメモリ4のデータにトラツ
キフグ量1msに相当する値をプラスする。そして処理
ブロック429に進み、変数りを2にセットし、処理ブ
ロック430で変数Gの値を1だけデクリメ/トシプラ
/チ431において変数Gの値が1になったかどうかを
判別し、是であれば処理ブロック432において状態変
数Bを3にセットし、否であれば処理ブロック433に
おいて状態変数Bを2にセットする。Bが2のときはブ
ランチ434により処理ブロック436に進み変数りを
1だけデクリメントし、次にブランチ436において変
数りが0であるかを判別している。つまシ、変数りを用
いて、前記処理ブロック429.435とブランチ43
6によりソフトタイマを実現しておシ、プログラムが処
理ブロック436を2回通過するのに要する時間遅延さ
せていることになる。これは、処理ブロック428にお
いてトラッキングシフタ量を1mgシフトした後に第1
図のキャプスタ/モータ6が位相引き込みを完了するま
でに時間を要するためである。そして所定時間を過ぎた
後に処理ブロック437に進み、トラツキ/ダシ7り量
変更後の再生エンベロープの振幅レベルが第6図のフロ
ーにより取り込まれたメモリ1のデータをアキュムレー
タに転送し、そのデータと処理ブロック426において
トラッキングシック量変更前の再生エンベロープ信号の
振幅レベルが取り込んであるメモリ2のデータとの差を
とっている。
そしてブランチ438においてアキュムレータに残った
値が正か負かを判別している。もし正であれば、つまり
トラッキングシック量変更後の、方がエンベロープ信号
レベルが大であれば、処理ブロック439により、トラ
ッキングシック量変更後の再生エンベロープ信号の振幅
レベルをメモリ2に転送し、またトラッキングシック量
が格納されているメモリ4のデータをメモリ6に転送し
ておく。つまり、メモリ2とメモリ6にはその時点まで
の最大のエンベロープ信号レベルと、その時のトラッキ
ングシック量が格納されることになる。
値が正か負かを判別している。もし正であれば、つまり
トラッキングシック量変更後の、方がエンベロープ信号
レベルが大であれば、処理ブロック439により、トラ
ッキングシック量変更後の再生エンベロープ信号の振幅
レベルをメモリ2に転送し、またトラッキングシック量
が格納されているメモリ4のデータをメモリ6に転送し
ておく。つまり、メモリ2とメモリ6にはその時点まで
の最大のエンベロープ信号レベルと、その時のトラッキ
ングシック量が格納されることになる。
次に処理ブロック440において状態変数Bが1にセッ
トされる。
トされる。
Bが3のときはブラ/チ441により処理ブロック44
2に進み、メモリ5に格納された最良のトラッキングシ
フタ量をアキュムレータを介してメモリ4に転送し、処
理ブロック443において変数B、0はクリアされる。
2に進み、メモリ5に格納された最良のトラッキングシ
フタ量をアキュムレータを介してメモリ4に転送し、処
理ブロック443において変数B、0はクリアされる。
以上のフローにより、トラッキングシフタ量を1msず
つ16回シフトしてゆき、その都度再生エンベロープ信
号レベルの比較を行い、15回のうち最大の信号レベル
となるトラッキングシック量を検出することができる。
つ16回シフトしてゆき、その都度再生エンベロープ信
号レベルの比較を行い、15回のうち最大の信号レベル
となるトラッキングシック量を検出することができる。
発明の効果
本発明の磁気記録再生装置は以上の説明からも明らかな
ように、データを格納するメモリ手段(実施例ではレジ
スタ100またはRAM200によって構成されている
。)と、データの演算を実行する演算手段(実施例にお
いてはムL U 300によって構成されている。)と
、逐次実行すべき命令を格納し、その命令に基づいて前
記メモリ手段と前記演算手段の動作をコントロールする
命令実行手段(第1図の実施例においては命令実行回路
400によって構成されている。)と、磁気テープ上の
記録トラックを回転ヘッドが走査する様に前記回転ヘッ
ドを回転駆動させるシリンダーモータ駆動手段(実施例
においては駆動回路1とシリンダーモータ2によって構
成されている。)と、前記磁気テープを移送させるキャ
プスタ/モータ駆動手段(実施例においては駆動回路2
とキャプスタ/モータ6によって構成されている。)と
、基準クロック信号をカウントする第1.第2のタイム
ベースカウンタと、その第1のタイムベースカウンタの
カウント値をアナログ量に変換するDム変換器と1.そ
のDム変換器の出力信号と前記磁気テープ上の記録トラ
ックを前記回転ヘッドが走査することにより得られる再
生エンベロープ信号の検波出力(第7図P)を比較する
コンパレータと、そのコンパレータの出力信号のエツジ
が到来したときには前記第1のタイムベースカウンタか
らのカウント値を取り込み、また前記回転ヘッドの回転
位相を検出するヘッド切り換え信号、磁気テープより得
られるコントロール信号のエツジが到来したときには前
記第2のタイムベースカウンタからのカウントデータを
取り込み、前記命令実行手段からの特定の命令によって
その結果を前記演算手段もしくは前記メモリ手段に送出
するキャプチャ回路(実施例においてはキャプチャコン
トローラ8ooとキャプチャレジスタブロック700に
よって構成されている。)と、前記キャプチャ回路が前
記第1のタイムベースカウンタからのカウントデータを
取り込んだ直後に前記第1のタイムペースカウンタをリ
セットするリセット手段(実施例においてはキャプチャ
コ/ドロー2800の中に含まれている。)と、前記命
令実行手段からの命令によって前記ヘッド切り換え信号
とコントロール信号との位相差を前記キャプチャ回路よ
シ得られるデータにより算出し、基準位相に対する誤差
を検出する位相制御手段(実施例においては第5図のフ
ローチャートによって位相制御手段が構成されている。
ように、データを格納するメモリ手段(実施例ではレジ
スタ100またはRAM200によって構成されている
。)と、データの演算を実行する演算手段(実施例にお
いてはムL U 300によって構成されている。)と
、逐次実行すべき命令を格納し、その命令に基づいて前
記メモリ手段と前記演算手段の動作をコントロールする
命令実行手段(第1図の実施例においては命令実行回路
400によって構成されている。)と、磁気テープ上の
記録トラックを回転ヘッドが走査する様に前記回転ヘッ
ドを回転駆動させるシリンダーモータ駆動手段(実施例
においては駆動回路1とシリンダーモータ2によって構
成されている。)と、前記磁気テープを移送させるキャ
プスタ/モータ駆動手段(実施例においては駆動回路2
とキャプスタ/モータ6によって構成されている。)と
、基準クロック信号をカウントする第1.第2のタイム
ベースカウンタと、その第1のタイムベースカウンタの
カウント値をアナログ量に変換するDム変換器と1.そ
のDム変換器の出力信号と前記磁気テープ上の記録トラ
ックを前記回転ヘッドが走査することにより得られる再
生エンベロープ信号の検波出力(第7図P)を比較する
コンパレータと、そのコンパレータの出力信号のエツジ
が到来したときには前記第1のタイムベースカウンタか
らのカウント値を取り込み、また前記回転ヘッドの回転
位相を検出するヘッド切り換え信号、磁気テープより得
られるコントロール信号のエツジが到来したときには前
記第2のタイムベースカウンタからのカウントデータを
取り込み、前記命令実行手段からの特定の命令によって
その結果を前記演算手段もしくは前記メモリ手段に送出
するキャプチャ回路(実施例においてはキャプチャコン
トローラ8ooとキャプチャレジスタブロック700に
よって構成されている。)と、前記キャプチャ回路が前
記第1のタイムベースカウンタからのカウントデータを
取り込んだ直後に前記第1のタイムペースカウンタをリ
セットするリセット手段(実施例においてはキャプチャ
コ/ドロー2800の中に含まれている。)と、前記命
令実行手段からの命令によって前記ヘッド切り換え信号
とコントロール信号との位相差を前記キャプチャ回路よ
シ得られるデータにより算出し、基準位相に対する誤差
を検出する位相制御手段(実施例においては第5図のフ
ローチャートによって位相制御手段が構成されている。
)と、前記命令実行手段からの命令によって前記ヘッド
切り換え信号と前記コントロール信号との前記基準位相
を可変するトラッキング可変手段(実施例においては第
8図の処理ブロック428によってトラッキング可変手
段が構成されている。)と、前記命令実行手段からの命
令によって前記回転ヘッドのヘッド切り換え時より一定
時間後の前記キャプチャ回路のデータを前記メモリ手段
に取り込むエンベロープ検出手段(実施例では第6図の
フローチャートによってエンベロープ検出手段が構成さ
れている。)と、前記命令実行手段からの命令によって
前記エンベロープ検出手段によりキャプチャ回路より取
り込んだデータと以前に取り込んだデータとの比較を行
うエンベロープ比較手段(実施例においては第8図の処
理ブロック437.439とプランチ438によって工
/ペロープ比較手段が構成されている。)を具備したこ
とを特徴とするものであシ、命令実行手段に格納される
プログラムを変更するだけで容易に装置の動作態様を変
化させ得るので、専用の複雑なハードウェア回路が不用
になるだけでなく、種々の仕様変更に対しても柔軟に対
応することができるオート・トラツキフグ機能を有する
磁気記録再生装置を得ることができる。
切り換え信号と前記コントロール信号との前記基準位相
を可変するトラッキング可変手段(実施例においては第
8図の処理ブロック428によってトラッキング可変手
段が構成されている。)と、前記命令実行手段からの命
令によって前記回転ヘッドのヘッド切り換え時より一定
時間後の前記キャプチャ回路のデータを前記メモリ手段
に取り込むエンベロープ検出手段(実施例では第6図の
フローチャートによってエンベロープ検出手段が構成さ
れている。)と、前記命令実行手段からの命令によって
前記エンベロープ検出手段によりキャプチャ回路より取
り込んだデータと以前に取り込んだデータとの比較を行
うエンベロープ比較手段(実施例においては第8図の処
理ブロック437.439とプランチ438によって工
/ペロープ比較手段が構成されている。)を具備したこ
とを特徴とするものであシ、命令実行手段に格納される
プログラムを変更するだけで容易に装置の動作態様を変
化させ得るので、専用の複雑なハードウェア回路が不用
になるだけでなく、種々の仕様変更に対しても柔軟に対
応することができるオート・トラツキフグ機能を有する
磁気記録再生装置を得ることができる。
もちろん、従来のVTRのような調整ボリュームを必要
としないので操作性の向上も実現することができる。
としないので操作性の向上も実現することができる。
第1図は本発明の一実施例におけるオート・トラツキフ
グ機能を有する磁気記録再生装置の構成図、第2図は第
1図の符号800で示されるキャプチャコントローラの
具体的な論理回路図、第3図は第2図の回路動作を説明
するタイミングチャート、第4図は第1図の符号Too
で示されるキャプチャルジスタブロックの構成図、第6
図、第6図、第8図は第1図の主要部の動作を示すフロ
ーチャート、第7図は第6図のフローチャートを説明す
るためのタイミングチャート、第9図は従来のVTRの
再生時におけるサーボ機構の構成を示すブロック図、第
1b図は第9図の主要部の動作を説明するためのタイミ
ングチャートである。 1・・・・・・磁気テープ、2・・・・・・シリンダモ
ータ、6・・・・・・キャプスタ/モータ、11・・・
・・・コンパレータ、1oo・・・・・・レジスタ、2
oO・・・・・・RAM、300・・・・・・ムLU、
400・・・・・・命令実行手段、600゜600・・
・・・・タイムベースカウンタ、700・・・・・・キ
ャプチャレジスタフ/トローラ、800・・・・・・キ
ャプチャコントローラ、1000・・・・・・ROM。 14oO・・・・・・Dム変換器。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第2
図 (ω(J OLu LLΦニーhヱ」1区 の 第5図 第6図 第7図 □約8mS 第8図 ψ−オlの周慎歓弁F+器 41− 才Iの位相比較器 乾−慕49号金主恭 44−才lの増幅器 6−オ2の周a*弁Plfi 4− トラッ午ンジモノマルチ 4ワー 才2の位相比較器 d9−才2の増幅器 第9図
グ機能を有する磁気記録再生装置の構成図、第2図は第
1図の符号800で示されるキャプチャコントローラの
具体的な論理回路図、第3図は第2図の回路動作を説明
するタイミングチャート、第4図は第1図の符号Too
で示されるキャプチャルジスタブロックの構成図、第6
図、第6図、第8図は第1図の主要部の動作を示すフロ
ーチャート、第7図は第6図のフローチャートを説明す
るためのタイミングチャート、第9図は従来のVTRの
再生時におけるサーボ機構の構成を示すブロック図、第
1b図は第9図の主要部の動作を説明するためのタイミ
ングチャートである。 1・・・・・・磁気テープ、2・・・・・・シリンダモ
ータ、6・・・・・・キャプスタ/モータ、11・・・
・・・コンパレータ、1oo・・・・・・レジスタ、2
oO・・・・・・RAM、300・・・・・・ムLU、
400・・・・・・命令実行手段、600゜600・・
・・・・タイムベースカウンタ、700・・・・・・キ
ャプチャレジスタフ/トローラ、800・・・・・・キ
ャプチャコントローラ、1000・・・・・・ROM。 14oO・・・・・・Dム変換器。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第2
図 (ω(J OLu LLΦニーhヱ」1区 の 第5図 第6図 第7図 □約8mS 第8図 ψ−オlの周慎歓弁F+器 41− 才Iの位相比較器 乾−慕49号金主恭 44−才lの増幅器 6−オ2の周a*弁Plfi 4− トラッ午ンジモノマルチ 4ワー 才2の位相比較器 d9−才2の増幅器 第9図
Claims (1)
- 【特許請求の範囲】 データを格納するメモリ手段と、データの演算を実行す
る演算手段と、逐次実行すべき命令を格納し、その命令
に基づいて前記メモリ手段と前記演算手段の動作をコン
トロールする命令実行手段と、磁気テープ上の記録トラ
ックを回転ヘッドが走査する様に前記回転ヘッドを回転
駆動させるシリンダモータ駆動手段と、前記磁気テープ
を移送させるキャプスタンモータ駆動手段と、基準クロ
ック信号をカウントする第1と第2のタイムベースカウ
ンタと、その第1のタイムベースカウンタのカウント値
をアナログ量に変換するデジタル。 アナログ変換器と、そのデジタル・アナログ変換器の出
力信号と前記磁気テープ上の記録トラックを前記回転ヘ
ッドが走査することにより得られる再生エンベロープ信
号の検波出力を比較するコンパレータと、そのコンパレ
ータの出力信号のエッジが到来したときには前記第1の
タイムベースカウンタからのカウントデータを取り込む
と共に、前記回転ヘッドの回転位相を検出するヘッド切
り換え信号もしくは前記磁気テープより得られるコント
ロール信号のエッジが到来したときには前記第2のタイ
ムベースカウンタからのカウントデータを取り込み、前
記命令実行手段からの特定の命令によってその結果を前
記演算手段もしくは前記メモリ手段に送出するキャプチ
ャ回路と、前記キャプチャ回路が前記第1のタイムベー
スカウンタからのカウントデータを取り込んだ直後に前
記第1のタイムベースカウンタをリセットするリセット
手段と、前記命令実行手段からの命令によって前記ヘッ
ド切り換え信号と前記コントロール信号との位相差を前
記キャプチャ回路より得られたデータより算出し基準位
相に対する誤差を検出する位相制御手段と、前記命令実
行手段からの命令によって前記ヘッド切り換え信号と前
記、コントロール信号との前記基準位相を可変するトラ
ッキング可変手段と、前記命令実行手段からの命令によ
って前記回転ヘッドのヘッド切り換え時より一定時間後
の前記キャプチャ回路のデータを前記演算手段もしくは
前記メモリ手段に取り込むエンベロープ検出手段と、前
記命令実行手段からの命令によって前記エンベロープ検
出手段によりキャプチャ回路から取り込んだデータと以
前に取り込んだデータとの比較を行なうエンベロープ比
較手段とを具備してなる磁気記録再生装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62010643A JPS63179449A (ja) | 1987-01-20 | 1987-01-20 | 磁気記録再生装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62010643A JPS63179449A (ja) | 1987-01-20 | 1987-01-20 | 磁気記録再生装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63179449A true JPS63179449A (ja) | 1988-07-23 |
Family
ID=11755896
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62010643A Pending JPS63179449A (ja) | 1987-01-20 | 1987-01-20 | 磁気記録再生装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63179449A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02125584A (ja) * | 1988-11-04 | 1990-05-14 | Victor Co Of Japan Ltd | 磁気再生装置のトラッキング方法 |
-
1987
- 1987-01-20 JP JP62010643A patent/JPS63179449A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02125584A (ja) * | 1988-11-04 | 1990-05-14 | Victor Co Of Japan Ltd | 磁気再生装置のトラッキング方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS63179449A (ja) | 磁気記録再生装置 | |
JPH0334310B2 (ja) | ||
JPH01184746A (ja) | 磁気記録再生装置 | |
JPS63193360A (ja) | 磁気記録再生装置 | |
JPS63144451A (ja) | 磁気記録再生装置 | |
JPH0196853A (ja) | 磁気記録再生装置 | |
JPH01300456A (ja) | 磁気記録再生装置 | |
JP2596085B2 (ja) | 磁気記録再生装置 | |
JP2558649B2 (ja) | 磁気テ−プの記録速度判別装置 | |
JPH01146150A (ja) | 磁気記録再生装置 | |
JPH01276979A (ja) | 磁気記録再生装置 | |
JPH02137155A (ja) | 磁気記録再生装置 | |
JPH01143055A (ja) | 磁気記録再生装置 | |
US5222001A (en) | Signal processing circuit of digital audio tape recorder | |
JP3050876B2 (ja) | モータの回転位相制御装置 | |
JP2543133B2 (ja) | 磁気記録再生装置 | |
JPH0248997Y2 (ja) | ||
JPH01143477A (ja) | 磁気記録再生装置 | |
JPH03104484A (ja) | 磁気記録再生装置 | |
JPH0514282B2 (ja) | ||
JPH02218046A (ja) | 磁気記録再生装置 | |
JPS6352366A (ja) | 磁気記録再生装置 | |
JPS6129282A (ja) | 磁気記録再生装置のヘツド位置制御回路 | |
JPH0695410B2 (ja) | 回転ヘツド形磁気記録再生装置 | |
JPS63129588A (ja) | Vtrのデ−タ記録方法 |