JPH0248997Y2

JPH0248997Y2 -

Info

Publication number: JPH0248997Y2
Application number: JP19920784U
Authority: JP
Priority date: 1984-12-28
Filing date: 1984-12-28
Publication date: 1990-12-21
Also published as: JPS6218839U

Description

【考案の詳細な説明】産業上の利用分野本考案はサーボ回路に係り、特にヘリカルスキ
ヤンニング方式VTRの再生時に、記録済磁気テ
ープの記録トラツク跡を回転ヘツドが正確に走査
するように、記録済磁気テープの走行速度を制御
するサーボ回路に関する。

従来の技術第４図は従来のサーボ回路の一例のブロツク系
統図を示す。同図中、実線は記録時の信号の流れ
を示し、破線は再生時の信号の流れを示す。ま
ず、記録時の動作につき説明するに、基準パルス
発生回路１よりの基準パルスは、位相比較器２に
供給され、ここでドラムモータ４の回転位相を回
転位相検出器５により検出して得た検出パルスと
位相比較され、その位相差に応じた誤差信号に変
換された後、モータ駆動回路３を通してドラムモ
ータ４に供給され、その回転を制御する。かかる
ドラムサーボ回路により、記録時はドラムモータ
４により回転せしめられる回転ドラムに取付けら
れた回転ヘツドが、磁気テープ１１上の垂直同期
信号記録位置が一定となるようにドラムモータ４
が回転制御される。

一方、回転位相検出器５の出力回転位相検出パ
ルスはモータ駆動回路８を通してキヤプスタンモ
ータ９に供給され、その回転数を一定に制御す
る。キヤプスタンモータ９の回転により、キヤプ
スタンとピンチローラ（いずれも図示せず）が
夫々回転せしめられ、それらにより挾持されてい
る磁気テープ１１が一定速度で走行せしめられ
る。また、この磁気テープ１１には上記回転検出
パルスがコントロールヘツド１０によりコントロ
ールパルスとしてテープ長手方向に沿うコントロ
ールトラツクに、回転ヘツドによる記録トラツク
と一定の位置関係をもつて記録される。かかるキ
ヤプスタンサーボ回路により磁気テープ１１は一
定速度で走行せしめられる。

次に再生時には、上記ドラムサーボ回路は記録
時と同一構成により、回転位相検出器５よりのド
ラムモータ４の回転位相検出パルス（第５図Ａに
示す）と基準パルス発生回路１よりの第５図Ｂに
示す基準パルスとの位相差に応じた位相誤差信号
によりドラムモータ４の回転を制御し、回転ヘツ
ドが既記録トラツクを正確にトレースする。

また前記キヤプスタンサーボ回路は、再生時は
回転位相検出器５よりの第５図Ａに示す回転位相
検出パルスのデユーテイサイクルをトラツキング
調整器６により手動で調整して第５図Ｃに示す如
きパルスに変換する。

ここで、トラツキング調整器６は一般に単安定
マルチバイブレータから構成されており、その時
定数がトラツキングボリウムと呼称されるつまみ
を手動で回すことにより、可変制御される構成と
されており、第５図Ａに示した回転位相検出パル
スの立上りエツジでトリガーされて、上記時定数
に応じたパルス幅Txのパルスを出力する。すな
わち、トラツキング調整器６からは手動で調整さ
れたパルス幅Txで、かつ、周期が入力回転位相
検出パルスと同一周期のパルスが取り出される。

このトラツキング調整器６の出力パルスは比較
用信号として位相比較器７に供給され、ここでコ
ントロールヘツド１０により再生された第５図Ｄ
に示す前記コントロールパルスと位相比較され
る。位相比較器７より取り出された位相誤差信号
はモータ駆動回路８を経てキヤプスタンモータ９
に供給され、その回転を制御する。これにより、
回転ヘツドの回転位相に対するコントロールパル
スの再生タイミング位置が、トラツキング調整器
６により設定された位置となるように磁気テープ
１１の走行が制御され、回転ヘツドは最適な記録
トラツク跡を走査することができる。

ここで、他のVTRで記録された記録済磁気テ
ープを再生する、所謂互換再生の場合は再生をす
るVTRの回転ヘツドの走査軌跡と、記録済磁気
テープ上の記録トラツク跡とは一致しないことが
あり、また長時間モードで記録された記録トラツ
ク跡の場合はそのトラツク幅が標準モード記録の
ものに比しはるかに狭いので回転ヘツドの走査軌
跡を記録トラツク跡に一致させる操作がより必要
となる。更に記録時の温度条件の変化等により、
ドラム系の使用部品は伸縮を伴うのに対し、コン
トロールヘツドはあまり温度条件に左右されない
ので、テープの巻始めと巻終りとでは記録トラツ
ク跡と、再生コントロールパルス記録位置との相
対位置関係が必ずしも一致しているとは限らな
い。この相対位置関係のずれは、すなわち回転ヘ
ツドの走査軌跡のずれになり、再生信号のＳ／Ｎ
の低下をもたらす。

このため従来は再生画面を見ながら、トラツキ
ングボリウムを手動で操作し、これによりトラツ
キング調整器６の時定数、すなわち出力パルス幅
を可変し、回転ヘツドに記録トラツク跡を最適に
走査するような走査軌跡を描かせ、最良の画質を
得るようにしていた（これをトラツキング調整と
いう）。

しかるに、回転ドラムの周辺で温度変化等が生
じた場合、回転ドラムや周辺の取付部品に伸縮を
伴うため、回転ヘツドにより磁気テープの長手方
向に対して傾斜して記録形成された記録トラツク
跡と、固定のコントロールヘツドにより温度変化
等による影響を殆ど受けることなく、磁気テープ
の長手方向に沿うコントロールトラツクに記録さ
れたコントロールパルス記録位置との相対位置関
係が再生時においてもずれることがあり、従来は
再生時にその都度トラツキング調整を行なう必要
があり、しかもそのトラツキング調整は手動であ
るので調整操作が煩雑で面倒である等の問題点が
あつた。

そこで、本出願人は先に特願昭59−231975号に
て第６図に示す如き構成のサーボ回路を提案し
た。回転ヘツドにより記録済磁気テープの傾斜記
録トラツクから再生された被周波数変調波信号を
包絡線検波して得た検波信号が第６図の入力端子
１２を介してサンプリングホールド回路１３に供
給される。他方、１フレーム周期のドラムパルス
が第６図に示す入力端子１４を介して供給される
中央処理装置（CPU）１５はそのドラムパルス
入力に基づいて予め設定された時間間隔でサンプ
リングパルスを発生してサンプリングホールド回
路１３に供給する。

サンプリングホールド回路１３の出力信号は
AD変換器１６を通してサンプルデータとして
CPU１５に供給され、ここで例えば順次のサン
プルデータとその直前の一のサンプルデータとの
大小を逐次判定される。その判定結果に基づいた
データはCPU１５より取り出されてDA変換器１
７に供給され、ここで制御信号に変換されてトラ
ツキング調整器６に供給される。トラツキング調
整器６は入力端子１８よりの回転位相検出信号に
よりトリガーされ、そのパルス幅が上記制御信号
により可変された比較用信号を出力端子１９を介
して前記位相比較器７へ供給する。かかる本出願
人の提案になるサーボ回路によれば、前記して問
題点を解決することができる。

考案が解決しようとする問題点ここで、取扱うデイジタル信号の量子化ビツト
数を４ビツトとすると、CPU１５、AD変換器１
６及びDA変換器１７は夫々４ビツトの構成でよ
く、CPU１５内で一連の演算処理により得たデ
ータに基づいてトラツキング調整器６の出力パル
ス幅を制御することができる。

しかるに、量子化ビツト数が４ビツトと少なけ
れば、上記の如くCPU１５、AD変換器１６及び
DA変換器１７は４ビツトの構成の安価なものを
使用することができる反面、比較的大なるワウ・
フラツタを伴い、また高精度のトラツキング調整
ができないという問題点があつた。すなわち、ト
ラツキング調整器範囲はテープ走行速度を制御す
ることによつて間接的に回転ヘツドが少なくとも
１トラツクピツチ分（すなわち１フレーム分）ト
ラツク幅方向へ移動できるよう構成されているか
ら、上記の如く４ビツトで構成した場合、量子化
ステツプ（量子化レベル）数は全部で16（＝2⁴）
であるから1/16フレームの単位でトラツキング調
整されることになる。従つて、制御がかかる毎に
再生画像に1/16フレームの単位でワウ・フラツタ
が生じてしまい好ましくなかつた。

また、回転ヘツドが既記録トラツク上を正確に
走査しているか否かは1/16フレームの許容範囲を
もつて判断されることとなり、高精度のトラツキ
ング調整ができなかつた。

このように、ワウ・フラツタの量及びトラツキ
ング調整精度は量子化ビツト数に深く関係してい
るから、これらを向上するには量子化ビツト数を
増やせば良いことになる。しかし、単に量子化ビ
ツト数を増加させると、それに伴つてCPU１５、
AD変換器１６及びDA変換器１７のビツト数
（語長）もそれに応じて増加させなければならな
いから、特にCPU１５、AD変換器１６の場合は
ビツト数の大なるものが高価であるため、回路全
体を高価にさせてしまうという問題点があつた。

そこで、本考案はソフトウエア機能を充実する
ことにより、CPUは従来と同じ４ビツト程度の
ものを使用してそれ以上の語長のCPUを使用し
た場合と同等のトラツキング調整を行ない、もつ
て前記した諸問題点を解決したサーボ回路を提供
することを目的とする。

問題点を解決するための手段本考案はサンプリング手段、比較用デイジタル
信号発生出力手段、比較手段、サンプルデータ取
込手段、判定手段及びトラツキング調整器の出力
比較用信号のパルス幅を、再生被周波数変調波信
号の包絡線レベルが最大となるように可変制御す
る制御手段段とよりなる。上記サンプリング手段
は、記録済記録媒体より再生された被周波数変調
波信号に基づい信号を、予め設定された時間間隔
でサンプリングし、その後ホールドする。上記比
較手段は、上記サンプリングの時間間隔内におい
て最大2ⁿ⁺ⁱ（ただし、ｎは２以上の整数、ｉはｎ
より小なる正の整数）のステツプ数まで上記サン
プリング時点より１ステツプずつ漸次レベルが増
加する内容の比較用デイジタル信号が上記比較用
デイジタル信号発生出力手段より供給され、これ
をアナログ信号に変換して得た階段波と上記サン
プリング手段よりのサンプリングホールド信号と
を夫々レベル比較する。

上記サンプルデータ取込手段は上記比較手段よ
り取り出される反転信号に基づいてその時の比較
用デイジタル信号のｎビツトの値をサンプルデー
タとして取り込み、かつ、その時のステツプ数が
2ⁿより大なるときはｎビツトの上位ビツトとして
ｉビツトの値を別途メモリに書き込む。このうち
少なくとも現在取り込んだｎビツトのサンプルデ
ータ及びｉビツトの値と、直前に取り込んだｎビ
ツトのサンプルデータ及びｉビツトの値とが夫々
上記判定手段により大小判定されて、ｎ＋ｉビツ
トの制御信号に変換された後上記制御手段に供給
される。

作用上記比較用デイジタル信号を発生出力する手段
と、サンプルデータ取込手段及び判定手段はｎビ
ツトのデイジタル信号処理によつて行なうことが
できるから、ｎビツトの中央処理装置を使用用す
ることができ、しかも比較用デイジタル信号及び
制御信号は夫々ｎ＋ｉビツトであるから、実質的
にｎ＋ｉビツトの中央処理装置を使用したのと同
等の高精度のトラツキング調整等ができる。以
下、本発明について一実施例と共に更に詳細に説
明する。

実施例第１図は本考案になるサーボ回路の一実施例の
ブロツク系統図を示す。同図中、第６図と同一構
成部分には同一符号を付し、その説明を省略す
る。第１図において、入力端子１２には第２図に
実線で示す如き包絡線検波信号が入来し、入力
端子１４には第２図に時刻t₀，t₃にドラムパルス
が１フレーム周期で入来するものとする。このド
ラムパルスは語長４ビツトのCPU（４ビツト
CPU）２１に供給される。この４ビツトCPU２
１は第３図に示す如きフローチヤートに従つた動
作を行なう。この４ビツトCPU２１の動作につ
き第３図と共に説明するに、まず電源投入により
CPU２１はその出力ポートF0〜F3から出力され
る４ビツト出力値を中央値にセツトした後、それ
を出力ポートF0〜F3からDA変換器２４に出力す
る（第３図中、ステツプ３１，３２）。ここで、
上記中央値はDA変換器２４に供給される５ビツ
トの制御信号の量子化ステツプ数の最大値である
32（＝2⁵）の略中央の値、例えば「15」にセツト
される。従つて、上記F0〜F3からはまずオール
「１」の値のデイジタル信号が取り出される。
CPU２１は次に内蔵されているＢメモリがセツ
トか否かを判定し（ステツプ３２）、最初はＢメ
モリがセツトされていない（すなわち、記憶デー
タが「０」であるリセツト状態にある）ので、
MSB2の出力をリセツトする（ステツプ３４）。
ここでMSB2は、CPU２１の出力ポートF4から
取り出されるデータで、上記出力ポートF0〜F3
の４ビツトと出力ポートF4の１ビツトとからな
る計５ビツトのデータの最上位ビツト（MSB）
としてDA変換器２４に出力される。MSB2の出
力リセツトとは、出力ポートF4より「０」なる
値のデータが出力されることを意味する。なお、
後述するMSB1はCPU２１の出力ポートG0〜G3
の４ビツトと出力ポートG4の１ビツトとからな
る計５ビツトのデータの最上位ビツト（MSB）
となる出力ポートG4のデータを示す。また、出
力ポートF0〜F4、G0〜G4の各５ビツトデータの
最下位ビツト（LSB）は、出力ポートF0、G0の
出力データである。

DA変換器２４は、DA変換器２３と同様に５
ビツトの構成とされており、CPU２１の電源投
入により、上記した如く出力ポートF0〜F4より
量子化ステツプ「15」の制御信号が供給され、こ
れをデイジタル−アナログ変換して得たアナロク
信号をトラツキング調整器６へ供給する。これに
より、トラツキング調整器６の出力比較用信号の
パルス幅は制御範囲の略中央値に制御される。

CPU２１は次に内蔵するＡメモリをリセツト
し（第３図中、ステツプ３５）、ドラムパルスの
入来を持つ。CPU２１は第２図に示した前記時
刻t₀で入来したドラムパルスを検出すると、タイ
マーをセツトし、予め設定した時間Δt経過した
時刻t₁でサンプリングパルスを第１図に示すサン
プリングホールド回路１３へ出力し、更に出力ポ
ートG4のデータMSB1の値を「０」にする（ス
テツプ３６〜３９）。これにより、サンプリング
ホールド回路１３は上記サンプリングパルスによ
つて第２図に実線で包絡線検波波信号のレベル
E_v1をサンプリングし、これを次にサンプリング
パルスが入来する１フレーム後の時刻t₄までホー
ルドしたサンプリングホールド信号を比較器２２
の一方の入力端子へ供給する。

なお、上記のタイマーによる設定時間Δtは、
１フレーム中でトラツキング調整の効果が画質上
最大限に得られるように、例えば略1/2フイール
ドの期間に選定される。これにより、相隣る２本
のトラツクを別々に再生する計２個の回転ヘツド
のうち、一方の回転ヘツドが１本のトラツクの略
中央を走査している時点で再生被周波数変調波信
号の包絡線検波信号がサンプリングされることに
なる。この場合、２個の回転ヘツドのうち、感度
の低い方の回転ヘツドの再生信号から得た包絡線
検波信号をサンプリングした方が、レベル飽和点
が無く好ましい。

次にCPU２１はその出力ポートG0〜G4より量
子化ステツプ「１」の比較用デイジタル信号を発
生出力する（ステツプ４０）。この比較用デイジ
タル信号はDA変換器２３に供給され、ここでデ
イジタル−アナログ変換された後比較器２２の他
方の入力端子に供給され、ここで前記サンプリン
グホールド信号とレベル比較される。比較器２２
はDA変換器２３の出力信号（後述する階段波）
が上記サンプリングホールド信号よりも大レベル
となつた時点でその出力が反転する。この比較器
２２の出力信号はCPU２１に供給される。

CPU２１は比較器２２の出力信号が反転する
まで、量子化ステツプが「１」ずつ漸次増加する
内容の比較用デイジタル信号を出力し、量子化ス
テツプ数が「15」になつた時点で出力ポートG4
へ出力するMSB1のデータを「１」とすると共
に、Ａメモリをセツトし、更に量子化ステツプを
更に「１」ずつ漸次増加する内容の比較用デイジ
タル信号を出力する（ステツプ４０〜４６）。従
つて、CPU２１は比較器２２の出力信号が反転
するまで、１フレームのサンプリング時間間隔内
において、最大３２（＝2⁴⁺¹）のステツプ数まで
サンプリング時点より１ステツプずつ漸次レベル
が増加する内容の比較用デイジタル信号を発生出
力する。従つて、DA変換器２３の出力信号は第
２図にで示す如く、サンプリング時刻t₁より漸
次増加する階段波となる。ここで、第２図に示す
如く、量子化ステツプ「18」（＝15＋３）のレベ
ルが、サンプリングホールド信号のレベルE_v1よ
りも大となると、その時刻t₂で比較器２２の出力
が反転するため、CPU２１はこの反転を検出し
て、その時の比較用デイジタル信号のうち、４ビ
ツトCPUのため出力ポートG0〜G3へ出力される
４ビツトのデータをＡ、Ｂのメモリとは別の所定
のメモリにサンプルデータとして記憶する（ステ
ツプ４７）。なお、そのときのMSB1の値は前記
した如く、Ａメモリに記憶されている。

次にCPU２１は取込回数が偶数か否かを検出
する（ステツプ４８）。ここでは、CPU２１は第
３図に示すフローチヤートを一巡する処理をまだ
終つていないから、取込回数は零であり、CPU
２１は取込回数が零の場合は偶数であるものと判
断して上記４ビツトのデータD₁をD₂に置き換え、
これを記憶した後、前記出力ポートF0〜F3の４
ビツト出力値に量子化ステツプ「１」を加算した
データD₀₊₁を得る（ステツプ４８〜５０）。ここ
で、取込回数が偶数か否かを判断するのは、取り
込んだサンプルデータを現時点のものとその直前
のものとの大小判定ができるようにするためであ
る。

次にCPU２１は上記４ビツト出力値が最初は
中央値、すなわち、ここではオール「１」であつ
たから、上記の加算によつて、データD₀₊₁がオ
ーバーフローするから、これを検出してＢメモリ
をセツトする（ステツプ５１，５２）。このＢメ
モリはMSB2の値を記憶するためのメモリで、そ
のセツトによつて「１」なる値が記憶される。次
にCPU２１はオーバーフローした４ビツト出力
値、すなわちオール「０」の４ビツトのデータを
出力ポートF0〜F3より出力した後、MSB2の出
力をセツトし、出力ポートF4の出力データを
「１」とし、更にＡメモリをリセツトする（ステ
ツプ３２，３３，５３，３５）。従つて、DA変
換器２４には量子化ステツプ「16」の値の制御信
号が供給されることになる。

次にCPU２１はステツプ３６〜４６で、第２
図に示す時刻t₃でドラムパルスの入来を検出した
後、時間Δt後の時刻t₄でサンプリングパルスを出
力すると共に、時刻t₄より比較用デイジタル信号
を１量子化ステツプずつ漸次増加させていく。こ
れにより、比較用デイジタル信号の量子化ステツ
プが「12」となつた時のDA変換器２３の出力階
段波のレベルが、時刻t₄でサンプリングして得ら
れた包絡線検波信号レベルE_v2よりも第２図に示
す如く大となつたものとすると、その時の時刻t₅
での比較用デイジタル信号の下位４ビツトの値が
サンプルデータD₁として記憶される（ステツプ
４７）。なお、この時点ではステツプ４５，４６
は実行されないので、Ａメモリは前記ステツプ３
５によりセツトされたままである。CPU２１は
次に取込回数が一回目であることを判断した後、
現在のサンプルデータD₁とその直前のサンプル
データD₂との大小判定と、前回と今回のＡメモ
リの内容の大小判定とを夫々行なう（ステツプ５
４）。Ａメモリの内容をMSBとし、データD₁又
はD₂を下位４ビツトとする計５ビツトのデータ
は、前回の値D₂〓は「18」で今回の値D₁〓は
「12」であるから、ステツプ５４における大小判
定ではD₁〓＜D₂〓となり、４ビツトの出力値に
対して「１」だけ減算したデータD_0-1を算出し
た後それを記憶する（ステツプ５６，５７）。し
かる後にCPU２１はＢメモリのリセツト判定を
行なうが、ここでは前記ステツプ５２によつてＢ
メモリはセツトされているからデータD_0-1の値
が「14」，「15」のいずれであるかの判定を行なう
（ステツプ５８，５９）。ここで、データD_0-1の
値は「14」だから、CPU２１はＢメモリをリセ
ツトした後、その後のステツプ３２，３３，３４
によつて出力ポートF0〜F4より「14」の値の制
御信号を出力する。

他方、入力端子１２よりの包絡線検波信号が時
刻t₃以降第２図に破線で示す如くに変化した場
合は、サンプリングホールド回路１３により時刻
t₄でレベルE_v2′（＞E_v1）の包絡線検波信号がサン
プリングされ、その後サンプリングパルスが入来
するまで二点鎖線で示す如くにホールドされる。
この場合は前記ステツプ５４における大小判定時
に、前回のサンプルデータの方が小であるから、
CPU２１はステツプ５０で算出したデータD₀₊₁
の値（ここでは「16」）を所定のメモリに記憶し
（ステツプ５５）、その後のステツプ３２，３３，
５３により、出力ポートF0〜F4より「16」なる
値の制御信号を出力する。

次は一巡して取込回数は偶数番目になるため、
４ビツト出力値「16」に「１」なる値を加算した
データが出力ポートF0〜F4より出力される。以
下、上記と同様の動作が繰り返される。このよう
にして、４ビツトのCPU２１を使用して、５ビ
ツトのデイジタル信号によるトラツキング調整が
できるので、制御される毎に生ずるワウ・フラツ
タは1/32フレームの単位でしか生ぜず、改善さ
れ、またトラツキング調整範囲はベストチユーニ
ング時1/32フレームの狭い許容範囲であるので、
トラツキング調整精度が向上する。

なお、本考案は上記の実施例に限定されるもの
ではなく、例えば４ビツトCPU２１を６ビツト
で動作せることも、上記実施例から容易に類推す
ることができるものである。

考案の効果上述の如く、本考案によれば、ｎビツトCPU
を用いてｎ＋ｉビツトのトラツキング調整動作を
行なうことができ、DA変換器はｎ＋ｉビツトの
ものが必要となるが、低抗の追加だけでよく、よ
つてDA変換器はｎ＋ｉビツトのものはｎビツト
のものと殆ど同様に低価格であり、またCPUは
従来と同じｎビツトの安価なものを使用すること
ができるので、回路構成をそれほど高価とするこ
となく、トラツキング調整精度を高精度にするこ
とができ、しかもワウ・フラツタ量も低減するこ
とができる等の数々の特長を有するのである。

【図面の簡単な説明】

第１図は本考案回路の一実施例を示すブロツク
系統図、第２図は第１図図示ブロツク系統の動作
説明用信号波形図、第３図は第１図図示ブロツク
系統中のCPUの動作説明用フローチヤート、第
４図は従来のサーボ回路の一例を示すブロツク系
統図、第５図は第４図図示ブロツク系統の動作説
明用信号波形図、第６図は本出願人が先に提案し
たサーボ回路の一例を示すブロツク系統図であ
る。２，７……位相比較器、４……ドラムモータ、
５……回転位相検出器、６……トラツキング調整
器、９……キヤプスタンモータ、１０……コント
ロールヘツド、１１……磁気テープ、１２……包
絡線検波信号入力端子、１３……サンプリングホ
ールド回路、１４……ドラムパルス入力端子、１
５……中央処理装置（CPU）、２１……４ビツト
CPU（中央処理装置）、２２……比較器、２３，
２４……DA変換器。

Claims

【実用新案登録請求の範囲】 (1) 被周波数変調波信号が回転ヘツドにより記録
され、かつ、一定周期のコントロールパルスが
コントロールヘツドにより記録された記録済記
録媒体の既記録信号の再生時に、再生された上
記コントロールパルスに対する比較用信号の位
相を調整するトラツキング調整器を有し、該コ
ントロールパルスと該トラツキング調整器より
の該比較用信号との位相差に応じた信号に基づ
いて該記録済記録媒体の走行用モータの回転を
制御するサーボ回路において、該記録済記録媒
体より再生された前記被周波数変調波信号に基
づいた信号を予め設定された時間間隔でサンプ
リング後ホールドするサンプリング手段と、該
サンプリングの時間間隔内において最大2ⁿ⁺ⁱ
（ただし、ｎは２以上の整数、ｉはｎより小な
る正の整数）のステツプ数まで該サンプリング
時点より１ステツプずつ漸次レベルが増加する
内容の比較用デイジタル信号を発生出力する手
段と、該比較用デイジタル信号をアナログ信号
に変換して得た階段波と該サンプリング手段よ
り取り出されたサンプリングホールド信号とを
夫々レベル比較する比較手段と、該階段波が該
サンプリングホールド信号よりも大レベルにな
つた時点で該比較手段より取り出される反転信
号に基づいてその時の上記比較用デイジタル信
号のｎビツトの値をサンプルデータとして取り
込むと共にその時のステツプ数が2ⁿより大なる
ときは該ｎビツトの上位ビツトとしてｉビツト
の値を別途メモリに書き込むサンプルデータ取
込手段と、該サンプルデータ取込手段より取り
出されたサンプルデータのうち少なくとも現在
取り込んだｎビツトのサンプルデータ及びｉビ
ツトの値とその直前に取り込んだｎビツトのサ
ンプルデータ及びｉビツトの値との間で夫々大
小判定を行ない、その判定結果に基づきｎ＋ｉ
ビツトの制御信号を発生出力する判定手段と、
該判定手段の出力制御信号に基づいて該トラツ
キング調整器の出力比較用信号のパルス幅を、
前記再生被周波数変調波信号の包絡線レベルが
最大となるように可変制御する制御手段とより
なるサーボ回路。 (2) 該比較用デイジタル信号を発生出力する手
段、該サンプルデータ取込手段及び該判定手段
は、ｎビツトの中央処理装置にて構成された実
用新案登録請求の範囲第１項記載のサーボ回
路。