JPH0334310B2 - - Google Patents

Info

Publication number
JPH0334310B2
JPH0334310B2 JP58053480A JP5348083A JPH0334310B2 JP H0334310 B2 JPH0334310 B2 JP H0334310B2 JP 58053480 A JP58053480 A JP 58053480A JP 5348083 A JP5348083 A JP 5348083A JP H0334310 B2 JPH0334310 B2 JP H0334310B2
Authority
JP
Japan
Prior art keywords
servo
signal
interrupt
phase
processing means
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58053480A
Other languages
English (en)
Other versions
JPS5962922A (ja
Inventor
Rausu Kenisu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ampex Corp
Original Assignee
Ampex Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ampex Corp filed Critical Ampex Corp
Publication of JPS5962922A publication Critical patent/JPS5962922A/ja
Publication of JPH0334310B2 publication Critical patent/JPH0334310B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B15/00Driving, starting or stopping record carriers of filamentary or web form; Driving both such record carriers and heads; Guiding such record carriers or containers therefor; Control thereof; Control of operating function
    • G11B15/18Driving; Starting; Stopping; Arrangements for control or regulation thereof
    • G11B15/46Controlling, regulating, or indicating speed
    • G11B15/467Controlling, regulating, or indicating speed in arrangements for recording or reproducing wherein both record carriers and heads are driven
    • G11B15/473Controlling, regulating, or indicating speed in arrangements for recording or reproducing wherein both record carriers and heads are driven by controlling the speed of the heads
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B15/00Driving, starting or stopping record carriers of filamentary or web form; Driving both such record carriers and heads; Guiding such record carriers or containers therefor; Control thereof; Control of operating function
    • G11B15/18Driving; Starting; Stopping; Arrangements for control or regulation thereof
    • G11B15/46Controlling, regulating, or indicating speed
    • G11B15/467Controlling, regulating, or indicating speed in arrangements for recording or reproducing wherein both record carriers and heads are driven
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02PCONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P23/00Arrangements or methods for the control of AC motors characterised by a control method other than vector control
    • H02P23/18Controlling the angular speed together with angular position or phase
    • H02P23/186Controlling the angular speed together with angular position or phase of one shaft by controlling the prime mover
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S388/00Electricity: motor control systems
    • Y10S388/907Specific control circuit element or device
    • Y10S388/912Pulse or frequency counter
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S388/00Electricity: motor control systems
    • Y10S388/907Specific control circuit element or device
    • Y10S388/921Timer or time delay means

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Control Of Electric Motors In General (AREA)
  • Control Of Velocity Or Acceleration (AREA)

Description

【発明の詳細な説明】 本発明は一般に記録再生装置用サーボ制御装置
および方法、特に磁気テープ記録再生用マイクロ
プロセツサ制御サーボ装置および方法に関するも
のである。
本発明の改良されたスキヤナサーボは、単一の
マイクロプロセツサによつて制御される記録およ
び(または)再生装置の主サーボのうちの1つに
すぎないが、本発明のスキヤナサーボは従来技術
のスキヤナサーボには見られないような好ましい
機能的な多くの特徴を有し、マイクロプロセツサ
制御スキヤナサーボシステムを含む。本装置では
すべての主サーボを制御する単一のマイクロプロ
セツサを使用してさまざまなサーボの間の固有の
通信やそれが必要とする性能が著しく改善され、
すなわち、サーボを互いにより緊密に動作させて
ハードウエア論理回路や他の回路を使用したので
は実現することが非常に困難な改良された機能的
な性能を与える能力が著しく改善されることは疑
う余地もない。
したがつて本発明の目的は、分解能が基本的に
マイクロプロセツサ自体の分解能であることによ
つて非常に高い精度を有する記録および(また
は)再生装置の改良されたスキヤナサーボを提供
することである。
本発明の他の目的は、マイクロプロセツサ制御
することによつて速度閉サーボループおよび位相
閉サーボループを有し、高分解能によつて速度閉
サーボループをしてサーボ制御の大部分を実行せ
しめ、これによつて位相閉サーボループが基本的
に真の意味での位相位置決めループとして動作す
る前述の方式の改良されたスキヤナサーボを提供
することである。
本発明の他の目的は、マイクロプロセツサ制御
によつて速度ループの高い分解能が与えられるた
めに、位相の調整が容易となり、本記録再生装置
に関連するどんな特定の時間ベースコレクタに必
要な遅延の量を補量する前述の方式の改良された
スキヤナサーボを提供することである。
本発明の他の目的は、記録再生装置におけるす
べての他の主サーボを制御し、スキヤナサーボを
制御する割込みが発生すると、ただちに高い精度
でスキヤナサーボがこれに応動し、マイクロプロ
セツサ自体の分解能を有するようにマイクロプロ
セツサの割込みが同期するマイクロプロセツサの
ユニークな制御を提供することである。
本発明のさらに他の目的は、NTSCフオーマツ
トまたはPALおよびSECAMフオーマツトで行わ
れる記録方式で動作し、単純にスイツチ操作をす
ることによつて1つの方式から他の方式に切り換
えることができるように構成された前述の方式の
改良されたスキヤナサーボを提供することであ
る。
他の目的および利点は添布図面を参照した以下
の詳細な説明によつてさらに明らかとなろう。
本装置の説明 一般的に説明すると、本発明のスキヤナサーボ
方式はマイクロプロセツサによつて制御されこれ
はまたテープ記録再生装置の他の主サーボも制御
する。これらの他のサーボは、(1)記録動作中、お
よびすべてではないが大部分の再生動作中テープ
の動作を制御するキヤプスタンサーボ、(2)トラツ
クの長手方向に対して再生ヘツドの縦の動きを制
御し、再生動作中、とくにテープが通常の再生速
度以外の速度で給送される特殊モーシヨン再生動
作においてヘツドをトラツクに正確に追従させる
自動走査トラツキングサーボ、(3)記録および再生
動作中はテープの張力を、シヤトル動作中はテー
プの走行を制御するリールサーボ、および(4)この
ような各動作において適切な速度で記録および再
生ヘツドを回転させる本発明の走査ドラムサーボ
を含むものである。マイクロプロセツサはデイジ
タル信号ばかりでなく、回路や装置のさまざまな
部分からデイジタル的に変換されたアナログ情報
を受信し、このような情報を処理したのち、他の
回路にデイジタル出力信号を出力し、これらの信
号のうちのあるものはアナログ領域に変換されて
本装置によつてさまざまなモードで実行されるさ
まざまな動作を制御する。これらの他のサーボ、
およびその動作を実行する回路の動作の詳細はこ
こで具体的に説明しないが、このようなサーボは
本発明と同じ譲受人に譲渡され同日に出願された
「記録および(または)再生装置用マイクロプロ
セツサ制御多量サーボシステム」と題する米国特
許出願に詳細に記載されている。この出願の明細
書および図面をとくにここでは参照して説明す
る。
第1図のブロツク図をまず参照すると、マイク
ロプロセツサ30が示され、これはデータバス3
1によつてリールサーボ32、キヤプスタンサー
ボ34、スキヤナ(走査)サーボ36、ならびに
マシン通信インタフエースおよびデータ38に接
続され、これは基本的には使用者または遠隔操作
によつて操作されたときに記録再生装置のさまざ
まなモードを制御するものである。このマイクロ
プロセツサはまた、基準発生器40とともに動作
し、これはその入力としてライン42を通して基
準ステーシヨン複合同期信号を受信する。この基
準発生器はシステムクロツクを発生し、これはマ
イクロプロセツサをクロツク同期させてサーボお
よび他の回路のすべてのクロツクタイミングを同
期させる。マイクロプロセツサはまた自動走査ト
ラツキングサーボ44およびテープ同期プロセツ
サ46とともに動作し、これはライン48を通し
てテープ複合同期信号入力を受ける。またテープ
同期プロセツサは時間ベースコレクタインタフエ
ース50に信号を与え、これは適切なタイミング
制御信号を与え、時間ベースコレクタによつて必
要な安定性とシステム基準に対する垂直位置、な
らびに正しいクロマ情報を有する放送用品質の映
像を与えるために使用され、この処理は本装置が
動作する再生モードに応じて変化する。
第1図に示されている機能ブロツク図はマイク
ロプロセツサと本装置のさまざまなサーボシステ
ム、マシン制御、および時間ベースコレクタなど
との相互関係を示しているが、本システムはまた
マイクロプロセツサに入出力する入出力信号につ
いても機能的に示すことができ、この機能ブロツ
ク図を第2図に示す。マイクロプロセツサ30は
左上の機能ブロツクで示される周波数、位相およ
びタイミングデータを受け、これはスキヤナタコ
パルス、リールタコパルス、キヤプスタンタコパ
ルス、基準垂直およびフレームタイミング信号な
どの入力信号を含み、これはデイジタル情報に変
換されてマイクロプロセツサで処理される。この
マイクロプロセツサはまた、マイクロプロセツサ
の左のブロツクで示されるアナログ情報を受信
し、これはデイジタル情報に変換されてマイクロ
プロセツサで処理され、このようなアナログ入力
信号は自動走査トラツキングエラー信号、テンシ
ヨンアームエラー信号、およびリール駆動モー
タ、キヤプスタン駆動モータおよびスキヤナ駆動
モータからのさまざまなモータ電流を含む。この
データバスはまた、動作モード情報、および他の
マシン制御データを受信し、この情報を処理して
状態情報および他のデータを出力する。マイクロ
プロセツサはデイジタル情報を発生し、これはア
ナログ情報に変換され、これらのアナログ出力情
報はキヤプスタンサーボ、リールサーボ、スキヤ
ナサーボおよび自動走査トラツキングサーボの制
御信号を含む。同様に、マイクロプロセツサは周
波数、位相およびタイミング出力情報を発生し、
これは遅延信号、位相およびタイミング出力情報
を含む、これらはさまざまなサーボおよび他の回
路によつて使用される。
本発明のマイクロプロセツサ制御システムはつ
ぎの点で特有の利点を有する。すなわち、いずれ
の標準的な国際フオーマツトの映像信号も記録再
生することができる。すなわちこれは525本の走
査線を有するNTSC信号、または625本の垂直走
査線を有するPALもしくはSECAM信号を記録再
生することができる。入力制御線をセツトして
525または625走査線方式などのいずれかを操作
し、本装置のサーボおよび他の回路を制御するさ
まざまな定数および他のソフトウエアの値を選択
して適当な動作を行うことができる。同様に、他
の制御線をPALまたはSECAMフオーマツト方式
のいずれかにセツトすれば、625走査線方式を指
定することができる。メモリのソフトウエアは命
令および数字を含み、これによつて本装置は使用
するテレビジヨン信号フオーマツトに関係なく適
切に動作することができる。
本装置の1つの特徴によれば、ここで説明する
マイクロプロセツサ制御サーボシステムは、記録
および再生ヘツドを保護するように高速シヤトル
モードにおいてリールサーボシステムおよびスキ
ヤナサーボシステムを制御するように構成され、
この間テープが一方のリールから他方のリールに
巻き取られる。これまでは、高速シヤトル動作中
テープが終りに近づいて単一のリールに巻き取ら
れるにつれ、セラミツクの記録および再生ヘツド
をチツプするポテンシヤルが極めて高かつた。こ
こで説明する装置の1つの特徴によれば、高速シ
ヤトル動作中、リールテープパツクの直径につい
ての情報をマイクロプロセツサで判断し、これを
使用してリールサーボおよび走査ドラムサーボを
制御し、ヘツドをチツプする可能性が無くならな
い場合にはこれを実質的に減らす一連の動作を行
う。テープが一方のリールの殆んど終りに達した
ことをマイクロプロセツサが判断すると、リール
サーボを制御してテープを停止させ、スキヤナモ
ータ電流を反転してスキヤナを制動する。テープ
が停止したのち、リールサーボはテープを比較的
遅い速度、たとえば通常の記録速度の2倍で走行
させ、走査ドラムを慣性で回転させ、この間にテ
ープを一方のリールから他方のリールに完全に巻
き取らせる。
本装置は第3a図の全体フローチヤートで示さ
れるようなさまざまな動作モードで動作するよう
にプログラムされている。マイクロプロセツサソ
フトウエアを表わすフローチヤートは、マシンを
初期設定すると1つのモードを選択し、これらの
モードは停止、記録、スローおよびフアーストモ
ーシヨン動作、ストツプモーシヨンすなわちスチ
ルフレーム動作、レデイおよびノーマル再生を含
むことを示している。本装置が動作モードにある
場合、これが有効なモードであるか否か、および
そうであればそのモードに戻つて本装置をそのモ
ードで制御するプログラムを走らせることを判定
するモードテストを行う。このモートテストが無
効であれば、停止モードに戻り、本装置は停止す
る。本装置があるモードにあると、モード変更ま
たはある動作の完了などのある事象が発生するま
でそのモードを続ける。各動作モードの一部とし
て第3a図に示すようなさまざまなサブルーチン
が含まれる。これらのサブルーチンのうちのある
ものは動作モードのさまざまなものに使用され
る。たとえば、再生モードは1ブロツクのコード
命令を含み、これはさまざまなサブルーチンを特
定の順序で呼び出す。本装置が再生モードで動作
している限り、このブロツクのコード命令を繰り
返し実行する。スキヤナタコメータが発生する
と、第3b図に示すようにこれによつてマイクロ
プロセツサに割り込みが生ずる。
マイクロプロセツサは割込みベースで動作し、
割込みは3つの入のうちの1つによつて生ずる。
ソフトウエアは割込みを生じた入力を判定し、つ
ぎにマイクロプロセツサはそれが終了するまでさ
まざまなサブルーチンを行う適当なブロツクのコ
ードを入力し、つぎにその割込みに先だつて以前
終了した命令に戻る。スキヤナタコメータパルス
はもともとカウンタをトリガし、これはマイクロ
プロセツサのスタツクレジスタにすべての現在の
関連する情報を蓄積するのに必要な最大の時間を
超える計数値を有する。これを行うと、直ちにス
キヤナ1ブロツクのコードにおける命令を実行す
る状態になる。スキヤナ割込みブロツクのコード
によつてこれを実行し、これによつてマイクロプ
ロセツサはその情報を蓄積して実際にスキヤナ1
割込みを待つ。スキヤナ1ブロツクのコードを実
行したのち、マイクロプロセツサはこの情報をス
タツクレジスタからクリアし、その動作モードに
よつて指定される命令を再び実行する。
このプログラムはさまざまな動作を実行するの
に必要なメモリの量を最小にするような明確な方
法で記述されている。これについて第4図は
320000の記憶位置を有するメモリマツプを示して
いる。第1図に示すように、さまざまなサーボお
よび他の動作を行う全体の回路は2枚の印刷基板
回路に含まれ、上半分の第1の基板には大部分の
サーボとマイクロプロセツサ自体が含まれ、第2
の基板には自動走査トラツクサーボ、基準発生
器、テープ同期プロセツサおよび時間ベースコレ
クタインタフエース回路が含まれている。第4図
に示すメモリマツプでは、32Kメモリのさまざま
な記憶位置を利用するプログラムが書かれてお
り、このメモリは8つの独立した4Kのセクシヨ
ンS0〜S7に分割され、これはアドレスビツト
12〜14でデコードされ、これを使用してその
メモリのある領域にメモリ命令を記憶させる。た
とえば、アドレス領域S4を使用して第1の基板
の入出力回路を識別し、アドレス領域S5は第2
の基板の入出力部の動作に関係する命令が含まれ
ているメモリの4Kセクシヨンを識別する。セク
シヨンS1,S2およびS3は本装置の動作中に
デコードされるように示されているが、使用され
ない。したがつて第4図からわかるように、第1
図および第2図のブロツク図に示されているサー
ボおよび他の動作のすべての全体の動作は4K以
下のプログラムを使用して実行される。つぎに全
体のシステムの動作を全般的に機能レベルの個々
のサーボシステムごとに説明し、つぎにマイクロ
プロセツサ制御システムのサーボならびに他の部
分のそれぞれについて詳しく説明する。
広走査ドラムサーボについての説明 本発明についての他の重要な特徴によれば、該
走査ドラムサーボもまた、第5図の動作ブロツク
図で示されているように、マイクロプロセツサ3
0によつて制御される。該ブロツク図は、大半の
動作がマイクロプロセツサ30内で行なわれ、さ
らに出力信号は該マイクロプロセツサの外の回路
に利用されるために発生される。
該走査装置サーボは二つのループ、すなわち位
相ループと速度ループとを備えている。走査装置
タコメータ入力は、線100を介して各ループに
与えられる。該位相調整ループは、入力線102
を介して位相調整遅延発生装置104に与えられ
た垂直基準信号を有しており、該発生装置104
は、位相検出器108に一つの入力を与える出力
線106を有し、かつ、該検出器108は基本的
には該基準信号とタコメータ信号との間の位相差
を測定する比較装置である。該位相差は、デイジ
タル/アナログ変換器110に与えられるエラー
信号を表わし、該変換器110は、接続点114
に至る出力線112上のアナログ出力信号を、モ
ーター駆動増幅器116に与え、走査装置駆動モ
ータ118を制御する。容量抵抗器リード/ラグ
位相エラー回路120は、走査装置サーボの位相
ループを補償するよう準備されている。
もう一方のループは、線100からのタコメー
タ信号を利用する標準速度ループであり、該タコ
メータ信号は遅延装置122に与えられ、該遅延
装置は遅延走査装置タコメータ信号を線124に
発生し、それは第二の比較装置126の一つの入
力に与えられる。該比較装置126のもう一つの
入力は非遅延タコメータ信号情報を受信する。比
較装置126の出力128は、エラー信号を発生
するが、該信号もまた、デイジタル/アナログ接
続器130によつて、線132上のアナログ信号
に変換され、接続点114で該モータ駆動増幅器
の入力になつている。該走査装置サーボは、遅延
値が非常に正確であるので、多くの従来技術によ
る装置よりはるかに正確である。これは、該遅延
値がマイクロプロセツサによつて非常に高い分解
能まで計算されるという事実のゆえである。この
事については、625PALあるいはSECAM装置に
対しては、内部マイクロプロセツサタイマーは、
20000マイクロ秒の周期を有しており、それは、
遅延が20000マイクロ秒の1まで正確であるとい
う事を意味する。この事によつて、該速度ループ
の利得帯域幅がかなり顕著に増加することを可能
にし、一層正確な制御を得るのである。それはま
た、該速度ループが大半のエラー修正を行なうこ
とを可能にしており、該位相ループを走査装置の
適切な位置を与えるだけ、換言すれば、それは
たゞ位置決めループ、なのである。この二つのル
ープのカウンテイング動作とエラー決定部分は、
マイクロプロセツサによつて行なわれ、マイクロ
プロセツサの外側で行なわれる機能ブロツク図の
部分だけがモータ駆動増幅器によつてデイジタ
ル/アナログ変換器から行なわれる。
マイクロプロセツサ回路 今まで、各種のサーボについて、それぞれの機
能ブロツク図をもとに説明して来たが、さらにそ
の電気的回路図についての詳細な説明に入る前
に、マイクロプロセツサ30を有する回路図につ
いて、第6A図、第6B図に関連して簡単に説明
する。なお、この両図は共通に一つの回路図とな
つている。前述したように、そして、第1図のブ
ロツク図で示されるように、ここで述べる装置の
回路の大部分は、ただ二つのプリント配線盤に載
つており、該プリント配線盤のうちの一つはマイ
クロプロセツサそれ自体となつている。該回路の
外形は、二方向性緩衝器(バツフア)のアドレス
制御が動作してデータバスを該マイクロプロセツ
サから、第一あるいは第二のプリント配線盤のど
ちらかに結合されるようにしているものである。
第6A図で示すように、該マイクロプロセツサ3
0は、モトローラ集積回路モデルMC6802である
が、記憶回路の特定のアドレスだけでなく、回路
成分もアドレスする16のアドレス線を有してい
る。第6A図にあるマイクロプロセツサ30の下
部に見られるように、アドレス線A0からA15は、
アドレス線A0からA7によつて制御される等速呼
び出し記憶装置280まで右方に向つて伸びてい
るが、同様に、アドレス線A0からA11によつて制
御されるそれぞれプログラム可能な固定記憶装置
282と284にも達している(第6B図)。該
アドレス線はまた、緩衝器(バツフア)286に
も達しているが、該緩衝器は、第二のプリント配
線盤アドレス線に達する、通常288で図示され
る出力線を有している。これらの線288もま
た、ポートP0からP15を選択するのに利用される、
それぞれのデコード集積回路290と292に向
つて下方に伸びている。これらのアドレス線もま
たさらに、さまざまなプログラム可能のタイマー
集積回路TAからTHの選択を行なうもう一つのデ
コーダー294に達している。
デコーダー290,292および294は、主
デコード可能線S4が付勢される場合に動作され、
これはデコーダー294の左側に置かれた主デコ
ード回路296によつて行なわれる。はつきり示
されているように、マイクロプロセツサ30から
のアドレス線A12,A13およびA14は、回路のさま
ざまな部分を動作させるアドレス選択主デコード
可能出力線S0からS7を制御する。例えば、付勢さ
れると、デコード出力線S0は等速呼び出し記憶装
置280を動作させ、デコード出力S6は記憶装置
282を動作させ、さらに同様にしてデコード出
力S7は記憶装置284を動作させる。マイクロプ
ロセツサからのデータバス31は、八つの出力線
D0からD7を備えているが、これらは記憶装置2
80,282,284、さらに二方向性緩衝器2
98と300にも達している。緩衝器298は該
データバスを第二のプリント配線盤に延長する出
力線を有していて、デコード出力S5によつて付勢
される。デコード出力S4を付勢することによつ
て、デコーダー290,292および294を動
作させ、さらにもう一つの二方向性緩衝器300
も動作させるのであるが、該緩衝器は、該データ
バスを、第6A図および第6B図の上部に示され
ている残りの回路と、第一のプリント配線盤の残
りの回路とに、効果的に延長している。
第6A図に示すように、該データバス31はそ
こに結合された入力ラツチ302と304を有し
ており、さらに第6B図で示す出力ラツチ306
をも有している。データ線308もまたこれらの
ラツチに結合されていて、これらの線308はマ
シン制御装置へのデータバスを表わすが、該マシ
ン制御装置は別のマイクロプロセツサ制御装置を
有し、マイクロプロセツサ30による制御の装置
とは独立した装置の他のマシン制御動作を遂行す
る。本発明のサーボ装置についてのオペレータ制
御とモード切り替え、診断およびその他の交互作
用は、ラツチ302,304および306を介し
てこのデータバスによつて実行される。これらの
ラツチは、それぞれ動作線E0,E1およびE2によ
つて動作されるのであるが、これらの動作線は、
マシン制御装置からの、オペレーター動作のアド
レス線A0からA3を有するデコード回路310の
デコード出力となつている。該デコード回路31
0は、マシン制御装置からの線312によつて動
作される。デコード出力線E0,E1およびE2を選
択的に動作させることによつて、データはラツチ
302と304に入力されることができ、マイク
ロプロセツサ30のデータバス上に通信を行なう
し、また、ラツチ306を動作させることによつ
て、マイクロプロセツサ30からのデータをそこ
にラツチさせることができ、また、線308を介
してマシン制御装置に通信を行なう。
第6A図および第6B図の上部に示された回路
の残りの部分は、マイクロプロセツサ30に与え
られるアナログ情報入力に関係する。デコーダー
292からのポートP1が有効である場合、デー
タバスに結合されているラツチ314は、アドレ
スをデコードし、多重変換スイツチ316を制御
しているデータワードを受信する。該スイツチ3
16は、その左方の入力の一つを選択し、通常は
320で表わされる、アナログ/デイジタル変換
器へ達する線318上で利用し、また、該変換器
はラツチ324に達する出力線322を有してお
り、該ラツチはデータバス上にデータを与え、そ
れはポート線P0がアドレスデコーダー292に
よつて動作される場合に、マイクロプロセツサに
よつて利用される。
該多重変換スイツチ316は、線326を介し
て与えられたキヤプスタンサーボ制御トラツクエ
ラー信号、または、線328を介して与えられた
自動走査トラツキング可動要素位置エラー信号、
あるいは、線330を介して与えられたテンシヨ
ンアーム70の位置を表わす信号を選択すること
ができる。第6A図の上部にある回路は、線33
0上にアナログ信号を発生するが、該信号は、通
常331で示される適切なループ補償回路によつ
て、前述のテンシヨンアームの位置を表わす。シ
ヤトルおよび静止フレーム再生中における順方向
および逆方向アームに対するアーム位置ぎめ基準
は、マイクロプロセツサからの出力ラツチ314
を利用して、符号線333および335によつて
セツトされる。さらに、線337はテープを装填
したり、出したりするための実際の機械的アーム
位置を測定するように選択されることができる。
走査ドラムサーボ回路 第5図のブロツク図で示した走査ドラムあるい
は走査装置サーボの動作を遂行する回路について
の詳細は第5′図に示されている。前述したよう
に、該走査装置サーボは二つのサーボループ、す
なわち速度サーボループと位相サーボループとか
ら成つている。該速度サーボループの精度は極度
に高いので、該位相サーボは実際には、位置ぎめ
サーボループとして動作し、速度サーボループの
動作のために、走査装置が一旦同期化されたり、
ロツクされた場合、それを適切な位相場所に置
く。該走査装置サーボ回路は、一部はそれがマイ
クロプロセツサの制御下にあるという理由のため
に、その動作能力の幅において非常に強力であり
しかも融通がきく。こういう事実のために、該走
査装置位相位置は基準垂直に関して容易に歩進し
たり遅延したりすることができるし、さらに、変
化するリード時間を必要とする各種の時間ベース
修正装置を備えるよう操作することも出来る。
所で、特に第5′図に戻つて、ヘツドの回転に
同期的な走査装置タコメータパルスは、入力ライ
ン550に与えられ、それは、低インピダンス入
力増幅器552に結合され、該増幅器552の出
力は、スライサー556に容量的に結合されてい
る線554上に発生する。該スライサーの出力線
558はタイミングパルスを発生し、それは、入
力線550に与えられた走査装置タコメータから
の入力信号の振幅とは独立している。このパルス
は、Dフリツプフロツプ560をクロツクし、そ
れは三状態ラツチ559を介して、線561上の
マイクロプロセツサ30から走行命令を受信す
る。該フリツプフロツプは、タイマーチツプ56
6のタコメータ遅延単発マルチ564およびゲー
ト568に結合される出力563を有してい
る。そのQ出力線562は、三状態緩衝器570
に結合され、それは次いでデータバス31に結合
される。走査装置タコメータパルスが入力線55
0に与えられると、低い信号が線562に発生さ
れ、それは三状態緩衝器570をセツトし、さら
に、ゲート574と568を介して線572に割
込み信号(IRQ)を発生する。該割込みはマイク
ロプロセツサに与えられてその現在の活動を停止
させ、該割込みの発生源を判定させる。三状態緩
衝器570が付勢されることによつて、マイクロ
プロセツサは、該割込みが第一の走査装置タコメ
ータパルス信号に由来していることを判定するこ
とができる。
該走査装置サーボ回路の特に重要な点は、タコ
メータの位相を正確に判定するマイクロプロセツ
サの能力であり、これは、該プロセツサに、第一
の走査装置割込み信号に続いて第二のそれを与え
ることによつて達成されるのであるが、該第二の
割込みは、マイクロプロセツサが必要とする最大
時間を僅に超える所定の時間周期だけ遅延してい
て、現在の指令を中止し、かつ、現在処理中のす
べてのデータを記憶する。換言すれば、次の割込
みを処理できる前に、ハウスキーピング活動を完
成するには20マイクロ秒以上必要であるので、該
第二の走査装置割込み信号は第一割込みに続いて
ほゞ20マイクロ秒遅延しており、よつてマイクロ
プロセツサも現在の動作を完成する時間があり、
また第二の走査装置割込みを即座に処理する準備
が整うのである。この事によつて、該走査装置サ
ーボは1マイクロ秒以内のタイミング分解能を有
するヘツド回転の制御を行うことができるのであ
り、それは該マイクロプロセツサの分解能力の範
囲内である。
該遅延を達成するために、線563上の走査装
置タコメータ信号は単発マルチ564に与えら
れ、該単発マルチ564は20マイクロ秒おそい遅
延走査装置タコメータ信号を出力576に発生す
る。これはDフリツプフロツプ578をクロツク
し、その結果、その出力線580はゲート574
に与えられて、線572に第二の割込み命令を与
える。同時にそれはゲート574を付勢し、該Q
出力もまた三状態緩衝器582をセツトし、該緩
衝器の出力はデータバスに与えられるので、第二
の割込みが生ずると、マイクロプロセツサは該三
状態緩衝器582をストローブすることができる
し、実際に、それが遅延走査装置タコメータ割込
みであると判定することもできる。一旦、該第二
の割込みが受信されると、マイクロプロセツサは
タイマーチツプ566およびタイマーチツプ58
4における値を即座に調べ、かつ何らかの速度お
よび/または位相エラーがあるかどうかを判定す
ることができる。これに関して、該タイマーチツ
プ566は速度傾斜発生装置586を有してお
り、該発生装置586は基準発生装置からの1M
Hzクロツクによつてクロツクされ、さらに第二の
走査装置タコメータ割込みが発生する際に、マイ
クロプロセツサは該速度傾斜発生装置内に生ずる
デイジタル値を、出力線587で検査し次いでそ
れを再トリガする。
同様に、タイマーチツプ584も垂直位相単発
マルチ588を有していて、それは基準発生装置
に由来する入力590の基準垂直によつてトリガ
されるが、この単発マルチは、マイクロプロセツ
サ制御下にあることで可変であり、走査装置位相
を歩進させたり遅延させたりすることに関して前
述した点も含めて、その周期もマイクロプロセツ
サにより与えられた指令に従つて歩進したり遅延
したりすることができる。該垂直位相単発マルチ
の出力は、位相傾斜発生装置594の入力に結合
される線592にあらわれるが、該位相傾斜発生
装置594もまた1MHzクロツクによつてクロツ
クされる。出力線595における該位相傾斜発生
装置のデイジタル値も同様に第二の走査装置タコ
メータ割込みの発生において調べられ、何らかの
位相エラーがあるかどうかを判定する。線592
上に入力信号が存在することによつて、位相傾斜
発生装置594を再トリガし、さらにそれは、第
二の割込みが生ずるまでクロツクされ続けるので
ある。
速度傾斜発生装置586および位相傾斜発生装
置594から、マイクロプロセツサが値を得てい
るために、次いで、位相エラーあるいは速度エラ
ーが、もしあれば、それを判定し、データバス3
1によつて、それぞれのデイジタル/アナログ変
換器596と598にエラー信号を与える。該デ
イジタル/アナログ変換器596は増幅器600
に結合される出力線を有しており、該増幅器は線
602上に速度エラーを表わす出力を発生し、こ
れは加算点603で位相エラー成分信号の中に加
算されるのであるが、該位相エラー成分信号は、
増幅器604に結合される線によつて、デイジタ
ル/アナログ変換器598から得られており、該
増幅器604の出力は次いで線605によつて、
第二の増幅器606に結合される。速度エラーと
位相エラーの和はモーター駆動増幅器に達する線
608上にあらわれ、該増幅器は走査装置モータ
ーを駆動する。
タイマーチツプ566もまた、自動走査トラツ
キング割込みとして定められた部分610を有し
ているが、それは1MHzクロツクによつてクロツ
クされるレート発生装置カウンターであつて、出
力612で高い信号を発生し、Dフリツプフロツ
プ614をクロツクし、それは、ゲート568に
達する線616に割込み信号を与えさらにマイク
ロプロセツサに割込みを発生する。三状態緩衝器
570と582の両方が不動作であるという事実
によつて、該マイクロプロセツサは、自動走査ト
ラツキングカウンターからの割込みが、走査装置
あるいは遅延走査装置タコメータ割込みに対する
ものとしての自動走査トラツキング割込みである
という事に気付いている。割込みが発生した後、
マイクロプロセツサは、三状態ラツチ624,6
26および628にそれぞれ結合されたリセツト
線618,620および622を介して、フリツ
プフロツプ560,578および614をクリア
ーするように適応されるのであるが、これらの三
状態ラツチは、データバスを介してマイクロプロ
セツサからその付勢信号を受信しているのであ
る。
前述したように、本装置はさまざまな型の時間
ベース修正装置、すなわち、特定のタイムベース
修正装置の動作に必要な量の遅延によつて変化す
る走査装置位相歩進の量を必要とするような時間
ベース修正装置に、有効的に結合され得るが、こ
れに関して、入力緩衝器630は8ビツト情報を
有するように準備されていて、該情報は、走査装
置の位相調整のための適切な量を与えるようセツ
トされ得る、デイツプスイツチ632によて、効
果的に与えられる。8ビツトのタコメータ位相調
整は必要とされないので、入力緩衝器630は次
のような二つの動作に効果的に分割されることも
できる。すなわち、最も右側の四本線は、走査装
置位相タコメータ調整を発生し、従つて、最も左
側の四本線はテストモードの始動を発生する、と
いうことが考えられる。マイクロプロセツサが該
緩衝器630をストローブする場合、それは走査
装置位相調整を行なう番号を得て、これを利用し
て垂直位相単発マルチ588の時間を変化させ、
該単発マルチ588は位相傾斜発生装置594を
トリガーする。この態様で、該垂直位相は、本装
置で利用されている特定の時間ベース修正装置に
とつても適切に走行されることができるのであ
る。
本発明の良好な装置において、二セツトのポー
トデコーダーとタイマー回路デコーダーが利用さ
れている。一セツトは、第6A図と第6B図とに
関してすでに説明したように、すなわち、ポート
デコーダー290と292(第6B図)、および
タイマー回路デコーダー294(第6A図)であ
る。第7図は、ポートデコーダー1002とタイ
マー回路デコーダー1004とから成る第二のデ
コーダーセツトを示す。第6A図と第6B図で示
された第一のデコーダーセツトは、マイクロプロ
セツサ30によつて発生されたアドレス信号A0
−A15のうちの選択されたものに応答し、デコ
ーダー296によつて発生された主動作信号S0
−S7のうちの選択されたもの、およびシステム
クロツク信号Eは、マシン通信回路38のポート
およびタイマー回路、走査サーボ36、キヤプス
タンサーボ34およびリールサーボ38(第1
図)を選択的に動作させる。第7図に示された第
二のデコーダーセツトも同様に動作して、基準発
生装置40、ASTサーボ44、テープシンクプ
ロセツサ46およびTBCインターフエース50
(第1図)に、ポート動作信号(デコーダー10
02)およびタイマー回路動作信号(デコーダー
1004)を選択的に発生する。より特定すれ
ば、第二のデコーダーセツトは、緩衝器286
(第6B図)から線1006によつて、緩衝アド
レス信号を受信する。これらのアドレス信号は、
主デコーダー296(第6A図)から線1008
によつて受信した主デコード選択信号S5および
線1010によりマイクロプロセツサ30から受
信したシステムクロツク信号Eと共に、デコーダ
ー1002および1004を動作させ、オペレー
ター操作制御および制御マイクロプロセツサソフ
トウエアにより決定された装置によつて実行され
ている動作に従つて、ポートおよびタイマー回路
動作信号を発生する。さらに、第二のデコーダー
セツトは、線1012によりマイクロプロセツサ
30(第6A図)から読み出し/書き込み命令
R/Wを受信し、また、ナンドゲートと反転器か
らなる論理回路1014により、再時間合わせさ
れた読み出し命令、書き込み命令および反対
位相の主クロツク信号Eとを発生する。これら
の信号はポートおよびタイマー回路動作信号と共
に利用され、上述の基準発生装置40、ASTサ
ーボ44、テープシンクロプロセツサ46および
TBCインターフエース50の動作を制御する。
結 論 上述の詳細な説明から理解されるように、該サ
ーボの解像力が基本的にマイクロプロセツサそれ
自体の解像力となつているような独特の態様でマ
イクロプロセツサ制御されているという事実のた
めに、今まで示され説明されて来た、改良された
走査ドラムサーボは、並外れた精度を有するので
ある。より特定すれば、割込みが生ずると、マイ
クロプロセツサはその動作を停止し、すべての現
情報を記憶し、さらに、マイクロプロセツサに次
の割込みをすぐ処理するように動作させる遅延走
査割込みが生ずるまで待機する、という独特な態
様で、該マイクロプロセツサは制御されている。
このことにより、マイクロプロセツサを動作させ
て走査ドラムサードの動作をすぐに実行させ、よ
つて、並み外れた精度で該走査装置を制御させる
のである。この並み外れた精度によつて、速度閉
サーボループに、該走査サーボについて必要な仕
事の主要な部分を実行させ、次いで、該位相閉サ
ーボループは、真の意味での位相位置ぎめループ
として動作できるのである。マイクロプロセツサ
制御のために、該走査ドラムサーボは、NTSCフ
オーマツトでの動作からPALまたはSECAMフオ
ーマツトでの動作に容易にスイツチされ得るし、
また、それは適切な段階の位相歩進を与えるよう
容易に調整されることもできて、該マシンに関連
するいかなる時間ベース修正装置によつても必要
とされる遅延に対して補償するのである。
【図面の簡単な説明】
第1図は、マイクロプロセツサと該装置の各種
のサーボ装置とにおける、また、マイクロプロセ
ツサと他の重要な回路とにおける、機能的相互作
用を示す機能的ブロツク図であり、第2図は、マ
イクロプロセツサの別の機能的ブロツク図であつ
てそれが該装置の動作に関する入力情報を受信
し、かつ、該装置の動作を制御するのに利用され
る出力信号を発生する態様を示しており、第3a
図および第3b図は、マイクロプロセツサのソフ
トウエアの機能的な動作を示す非常に広いフロー
チヤートであり、第4図は、ソフトウエアの命令
が結合されたマイクロプロセツサの記憶装置内で
位置決めされる態様を示す図であり、第5a図
は、スキヤナーサーボ装置の機能ブロツク図であ
り、第5b図は、本発明の装置のスキヤナーサー
ボ回路を示す詳細な電気回路図であり、該回路は
第5a図のブロツク図の動作を実行しており、第
6A図および第6B図は、共に機械制御インター
フエース回路および多重アナログ/デイジタル変
換回路を備えたマイクロプロセツサを示す詳細な
電気的回路図となつており、第7図は、本発明を
具体化する装置の基板デコード回路の詳細な電気
回路図である。 図中、566はタコ遅延部、586はランプ発
生器、588は垂直位相制御部、594はランプ
発生器を夫々示す。

Claims (1)

  1. 【特許請求の範囲】 1 回転機構の運動を制御するためのサーボシス
    テムを制御する装置であつて、 高分解能クロツクパルスによつて駆動され、前
    記サーボシステムによつて与えられる複数のサー
    ボ機能の内1つのサーボ機能と少なくとももう一
    つの別のサーボ機能を制御するための処理手段3
    0と、 前記サーボシステムの回転素子の動作に応じ
    て、前記クロツクパルスの制御によつて、前記回
    転機構の動作の速度及び位相を表わすパラメータ
    値を表わす信号を発生する手段586,594
    と、 前記回転素子の回転中任意の位相位置で割り込
    み信号を与えるためのタコメータと、 前記割り込み信号に応じて、前記割り込み信号
    の発生後に、前記処理手段30が前記別のサーボ
    機能の制御に関する処理を一時的に中断するのに
    要する時間に対応する数のクロツクパルスをカウ
    ントした時に制御信号を発生するカウント手段5
    64を備え、 前記処理手段30は前記割り込み信号に応じて
    前記別のサーボ機能の制御に関する処理を一時的
    に中断し、前記制御信号に応じて前記回転機構の
    動作の速度及び位相を表わすパラメータ信号を処
    理し前記1つのサーボ機能を制御するための出力
    信号を発生することを特徴とするサーボ制御装
    置。 2 前記回転素子の動作に応じる手段は、クロツ
    クパルスによつて駆動される速度ランプ発生器5
    86を含み、該速度ランプ発生器のデジタルカウ
    ントは前記制御信号の発生に応じて読み出され更
    にリセツトされることを特徴とする特許請求の範
    囲第1項記載のサーボ制御装置。 3 前記サーボ制御装置は、前記回転素子の動作
    に応じてクロツクパルスをカウントすることによ
    つて前記回転素子の位相を表わす信号を発生する
    位相ランプ発生器594を含み、前記処理手段は
    前記制御信号に応じて前記回転素子の位相及び速
    度を表わす信号の双方を処理し、前記回転素子の
    速度と位相の夫々を制御する出力信号を発生する
    ことを特徴とする特許請求の範囲第1項または第
    2項記載のサーボ制御装置。 4 前記回転素子は磁気テープに対して変換ヘツ
    ドを移動させるスキヤナであり、前記サーボ制御
    装置は、 前記スキヤナの基準位置を表わす基準信号を発
    生する手段590と、 前記基準信号発生後、クロツクパルスに関する
    遅延を有するトリガ信号を発生するカウント手段
    588と、 前記遅延を変化させる手段630,632と、 前記トリガ信号によつてクロツク信号をカウン
    トし始め、前記パラメーラを表わすカウント信号
    を与えるカウンタ594とを含み、 前記処理手段は前記制御信号に応じて前記カウ
    ント信号を読み取ることを特徴とする特許請求の
    範囲第3項記載のサーボ制御装置。 5 駆動手段によつて駆動される回転機構の動作
    を制御し、回転機構の各回転において所定の位置
    でタコメータパルスを発生するタコメータと、高
    分解能クロツクパルスによつて駆動される処理手
    段を含み、これによつて回転機構の複数のサーボ
    制御を行う方法であつて、 前記タコメータパルスにより割込み信号を発生
    し、それを前記処理手段に供給して前記処理装置
    に割込みをかけ、これによつて現在実行中のサー
    ボ機能の制御に関する処理を一時的に中断し、現
    在の情報全てを記憶レジスタに記憶し、その後第
    2の割り込みを待ち、 前記割込み信号に応じてカウント手段を動作さ
    せ、該カウント手段は前記処理手段が前記実行中
    のサーボ機能の制御に関する処理を一時的に中断
    し現在の情報全てを記憶レジスタに記憶して第2
    の割り込みを待つのに必要な時間より長い時間に
    対応する数のカウント値に達すると前記処理手段
    に割り込みをかけ、前記処理手段は第2の割り込
    みの発生後時間遅延を生ずることなく別のサーボ
    機能の制御に関する処理を実行することを特徴と
    するサーボ制御方法。 6 前記回転機構はタコメータと連動し、該タコ
    メータは前記処理手段に割り込みをかける出力パ
    ルスを発生し、前記処理手段はこの出力パルスに
    応じて現在実行中の命令を中断し現在の情報全て
    を記憶レジスタに記憶し、次の割り込み信号を受
    けることができる状態となり、前記サーボ制御装
    置は更に、前記出力パルスの発生後前記処理手段
    が現在実行中の命令を中断し現在の情報全てを記
    憶レジスタに記憶するために必要な時間に対応す
    る所定のカウントの後、前記次の割り込み信号を
    発生し、これによつて前記処理手段に前記第1及
    び第2のカウント手段のカウント値を読み取らせ
    る第3のカウント手段564を含むことを特徴と
    する特許請求の範囲第5項記載のサーボ制御装
    置。 7 前記第2のカウント手段は前もつてカウント
    値を選択できるようにプログラム可能であり、前
    記処理手段は選択されたカウント値によつて前記
    回転機構の位相位置を変化させるように構成され
    ていることを特徴とする前述の特許請求の範囲第
    6項記載のサーボ制御装置。 8 前記サーボ制御装置は更に、プリセツト可能
    な二状態位置を有し唯一のデジタルワードを与え
    るデジタルスイツチ手段632を含み、前記処理
    手段は前記デジタルワードを読み取つて前記第2
    のカウント手段のカウント値を設定することを特
    徴とする特許請求の範囲第7項記載のサーボ制御
    装置。
JP58053480A 1982-04-02 1983-03-29 サ−ボ制御装置およびサ−ボ制御方法 Granted JPS5962922A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US364963 1982-04-02
US06/364,963 US4514671A (en) 1982-04-02 1982-04-02 Head scanning servo system in a recording and/or reproducing apparatus

Publications (2)

Publication Number Publication Date
JPS5962922A JPS5962922A (ja) 1984-04-10
JPH0334310B2 true JPH0334310B2 (ja) 1991-05-22

Family

ID=23436901

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58053480A Granted JPS5962922A (ja) 1982-04-02 1983-03-29 サ−ボ制御装置およびサ−ボ制御方法

Country Status (4)

Country Link
US (1) US4514671A (ja)
EP (1) EP0091192B1 (ja)
JP (1) JPS5962922A (ja)
DE (2) DE3382748T2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4631605A (en) * 1984-09-20 1986-12-23 Ampex Corporation Multiple speed scanner servo system for protecting the heads and tape of helical recorders
EP0177936B1 (en) * 1984-10-12 1990-08-16 Sanyo Electric Co., Ltd. Digital servo apparatus
US4885793A (en) * 1987-02-10 1989-12-05 Sanyo Electric Co., Ltd. Digital servo system using microcomputer for controlling phase and speed of rotary body
JPH0411318A (ja) * 1990-04-27 1992-01-16 Matsushita Electric Ind Co Ltd 磁気記録再生方法
US5249254A (en) * 1991-10-31 1993-09-28 Seagate Technology, Inc. Hard disc drive for use in a multiple drive data storage system and method of operation
US5289095A (en) * 1992-01-10 1994-02-22 Alliedsignal Inc Fuzzy switching logic for servo systems
JP2793928B2 (ja) * 1992-03-03 1998-09-03 株式会社日立製作所 記録再生装置
WO2002025640A2 (en) * 2000-09-21 2002-03-28 Gsi Lumonics Corporation Digital control servo system
GB0313887D0 (en) * 2003-06-16 2003-07-23 Gsi Lumonics Ltd Monitoring and controlling of laser operation
EP1706776A1 (en) * 2004-01-23 2006-10-04 GSI Group Corporation System and method for virtual laser marking
JP4891686B2 (ja) * 2006-07-19 2012-03-07 日立電線株式会社 線材の溶融めっき装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5749380A (en) * 1980-07-11 1982-03-23 Cii Rotating speed control device for electric motor

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3648141A (en) * 1971-03-11 1972-03-07 Honeywell Inc Tape drive error-cancelling system
US4201936A (en) * 1976-12-10 1980-05-06 General Electric Company Motor speed regulator and control system
US4206485A (en) * 1977-07-08 1980-06-03 Sony Corporation Digital phase servo system
AU515771B2 (en) * 1978-01-17 1981-04-30 Sony Corporation Digital servo circuit
US4272818A (en) * 1979-07-19 1981-06-09 The Bendix Corporation Position feedback control system for a numerically controlled machine tool
US4371819A (en) * 1980-12-11 1983-02-01 Pako Corporation Pulse width modulation speed control
US4381479A (en) * 1981-01-15 1983-04-26 Westinghouse Electric Corp. Electric motor chopper control apparatus and method
JPS57129189A (en) * 1981-02-04 1982-08-11 Nec Corp Control device for motor
US4412161A (en) * 1981-04-24 1983-10-25 Iomega Corporation Digital control of servo circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5749380A (en) * 1980-07-11 1982-03-23 Cii Rotating speed control device for electric motor

Also Published As

Publication number Publication date
EP0091192A1 (en) 1983-10-12
EP0091192B1 (en) 1989-05-31
DE3382748D1 (de) 1994-05-26
DE3382748T2 (de) 1994-07-28
US4514671A (en) 1985-04-30
JPS5962922A (ja) 1984-04-10
DE3379985D1 (en) 1989-07-06

Similar Documents

Publication Publication Date Title
US4536806A (en) Microprocessor controlled multiple servo system for a recording and/or reproducing apparatus
JPH0334310B2 (ja)
JPH07105936B2 (ja) 読取信号の時間軸制御装置
JP2602197B2 (ja) 磁気テープ記録再生装置用のサーボ装置
US4706137A (en) Head switching signal producing circuit with compensation of a phase error due to the positioning of a rotary drum head and a rotational phase detector
US4912571A (en) A memory controlling apparatus for a magnetic recording and reproducing apparatus
JPH028323B2 (ja)
EP0227052B1 (en) Servo control apparatus
EP0091187A1 (en) Microprocessor controlled reproducing apparatus having asynchronous reproducing capability
US4595868A (en) Phase detector control for a servo system
US4538190A (en) Programmable non-linear speed control for a recording and/or reproducing apparatus
EP0091190B1 (en) A programmable nonlinear speed control for a recording and/or reproducing apparatus
JPH0736241B2 (ja) 磁気記録再生装置
JP3041973B2 (ja) 磁気記録再生装置
JP2987833B2 (ja) 回転ドラムのスイッチングパルス発生装置
JPH0553026B2 (ja)
JP2543133B2 (ja) 磁気記録再生装置
JP2680573B2 (ja) 自動位相調整装置
JPH03147554A (ja) 磁気記録再生装置
JPH0770115B2 (ja) 情報再生装置
JPS63144451A (ja) 磁気記録再生装置
JPS63316351A (ja) トラッキングサーボ装置
JPS63196911A (ja) 位相制御装置
JPS6359585B2 (ja)
JPS6171780A (ja) テ−プ駆動回路