-
Die vorliegende Erfindung bezieht sich generell auf
Servosysteme für rotierende Mechanismen und insbesondere auf ein
durch Mikroprozessor gesteuertes Abtasterservosystem für ein
Magnetband-Aufzeichnungs- und Wiedergabegerät.
-
Es ist leicht einzusehen, daß Video-Aufzeichnungs- und
Wiedergabegeräte insbesondere Geräte, welche Videoinformation
mit Sendequalität aufzeichnen und wiedergeben,
hochtechnisierte und komplexe Anlagen darstellen, für die
hochentwickelte elektronische sowie mechanische Komponenten und
Systeme erforderlich sind. Für Aufzeichnungs- und
Wiedergabegeräte mit Sendequalität, insbesondere
Video-Bandaufzeichnungs- und Wiedergabegeräte ist der technische
Entwicklungsaufwand hinsichtlich der Regelmöglichkeiten, welche für
den zuverlässigen Betrieb der Geräte mit
Sendequalitätsnormen erforderlich sind, außergewöhnlich hoch. Derartige
Videoband-Aufzeichnungsgeräte enthalten eine Anzahl von ihren
Betrieb regelnden Servosystemen einschließlich eines
Servosystems zur Regelung der Rotation der die Aufzeichnungs- und
Wiedergabewandler bzw. -köpfe tragenden Abtasttrommel, wobei
dieses Servosystem die Spulenantriebsmotoren regelt, welche
die Abwickel- und Aufwickelspulen antreiben. Weiterhin ist
dabei ein Bandantriebs-Servosystem vorgesehen, das die
Geschwindigkeit regelt, mit der das Band bei Aufzeichnung und
Wiedergabe transportiert wird.
-
Es ist daher bevorzugt Aufgabe vorliegender Erfindung, eine
verbesserte Abtaster-Servoanordnung für ein Aufzeichnungs- und/oder
Wiedergabegerät anzugeben, die aufgrund der
Tatsache eine außergewöhnliche Genauigkeit besitzt, daß ihr
Auflösungsvermögen im wesentlichen das des Mikroprozessors
selbst ist, wobei die Erfindung jedoch auch für die Regelung
anderer rotierender Mechanismen mittels eines
Mikroprozessors anwendbar ist.
-
Der Stand der Technik ist durch die GB-A-2012999 gegeben,
welche ein Servosystem für einen Bandantriebsmotor eines
Videobandrecorders beschreibt und Merkmale entsprechend
denjenigen des Oberbegriffs des Anspruchs 1 offenbart.
-
Gemäß einem in Anspruch 1 beanspruchten Aspekt schafft die
Erfindung eine Anordnung zur Servoregelung eines
rotierenden Mechanismus mit einer
Geschwindigkeitsservoregelschleife; einer Phasenservoregelschleife; Mitteln zur Summierung
eines ersten und eines zweiten Fehlersignals von den
Schleifen und Einspeisung der summierten Signale in Treibermittel
für den rotierenden Mechanismus, ersten Zählermitteln zur
Erzeugung eines digitalen ein Maß für die tatsächliche
Drehgeschwindigkeit des rotierenden Mechanismus darstellenden
Zählsignals; und zweiten Zählermitteln zur Erzeugung eines
digitalen ein Maß für die tatsächliche Drehphasenstellung
des rotierenden Mechanismus darstellenden Zählsignals; das
durch einen Mikroprozessor zur Festlegung der Zählungen der
ersten und zweiten Zählermittel, zum Vergleich der
festgelegten Zählung der ersten Zählermittel mit einer
vorgegebenen Zählung zwecks Erzeugung des ersten Fehlersignals und
zum Vergleich der festgelegten Zählung der zweiten
Zählermittel mit einer vorgegebenen Zählung zwecks Erzeugung des
zweiten Fehlersignals, wodurch aufgrund des hohen
Auflösungsvermögens des Mikroprozessors die
Geschwindigkeitsservoregelschleife den Hauptteil der Servoregelung
durchführt
und die Phasenservoregelschleife im wesentlichen als
Phaseneinstellstufe arbeitet, gekennzeichnet ist.
-
Die Anordnung kann Digital-Analog-Umsetzer zur Aufnahme der
Fehlersignale und deren Umsetzung in analoge
Ausgangssignale sowie Verstärker zur Verstärkung der Fehlersignale vor
deren Summierung umfassen.
-
Die zweiten Zählermittel sind vorzugsweise so
programmierbar, daß sie eine vorgewählte Zählung liefern, wobei der
Mikroprozessor zur Änderung der Zählung in diesen dient, um
dadurch die Phasenstellung des rotierenden Mechanismus zu
ändern.
-
Gemäß einem weiteren in Anspruch 5 beanspruchten Aspekt
schafft die Erfindung eine Anordnung zur Servoregelung eines
rotierenden Abtasters für ein Aufzeichnungs- und/oder
Wiedergabegerät mit einer Geschwindigkeitsservoregelschleife
und einer Phasenservoregelschleife, wobei beide
Servoschleifen auf jeweils eine spezielle Phasenstellung des Abtasters
anzeigende Tachometerimpulse ansprechen und beide
Servoschleifen von einem Mikroprozessor gesteuert werden, der die
Zählungen erster und zweiter Zählermittel festlegt, ein Maß
für die tatsächliche Drehgeschwindigkeit des Abtasters bzw.
die tatsächliche Drehstellung des Abtasters darstellende
digitale Zählsignale liefert, die festgelegten Zählungen zur
Erzeugung eines Geschwindigkeitsfehlersignals bzw. eines
Phasenfehlersignals mit entsprechenden vorgegebenen
Zählwerten vergleicht und aufgrund seines hohen Auflösungsvermögens
die Durchführung des Hauptteils der Regelung durch die
Geschwindigkeitsservoregelschleife ermöglicht, so daß die
Phasenservoregelschleife im wesentlichen als
Phaseneinstellschleife arbeitet.
-
Die Anordnung enthält vorzugsweise Mittel zur Summierung der
Fehlersignale zwecks Erzeugung eines Treibersignals für
einen den Abtaster antreibenden Motor.
Beschreibung der Zeichnungen
-
Fig. 1 ist ein funktionales Blockschaltbild, das die
funktionale Wechselwirkung des Mikroprozessors mit den
verschiedenen Servosystemen des Gerätes sowie des
Mikroprozessors und weiterer wichtiger Schaltungen zeigt
-
Fig. 2 ist ein weiteres funktionales Blockschaltbild des
Mikroprozessors und zeigt die Art und Weise, wie dieser sich
auf den Betrieb des Gerätes beziehende Eingangsinformation
empfängt und Ausgangssignale liefert, welche zur Regelung
des Betriebs des Gerätes verwendet werden;
-
Fig. 3a und 3b sind sehr breite Flußdiagramme, welche den
Software-Funktionsbetrieb des Mikroprozessors zeigen;
-
Fig. 4 ist ein funktionales Blockschaltbild des Abtaster-
Servosystems;
-
Fig. 5a und 5b umfassen zusammen ein detailliertes
elektrisches Schaltbild, das den Mikroprozessor zusammen mit
Maschinen-Regelschnittstellenschaltungen und Multiplexer-
Analog-Digital-Umsetzerschaltungen zeigt; und
-
Fig. 6 ist ein detailliertes elektrisches Schaltbild, das
die Abtaster-Servoschaltung der Anordnung gemäß vorliegender
Erfindung zeigt, welche die Funktion des Blockschaltbildes
nach Fig. 4 ausführt.
Beschreibung der Anordnung
-
Generell gesprochen wird das Abtasterservosystem gemäß
vorliegender Erfindung durch einen Mikroprozessor gesteuert,
welcher auch die anderen Hauptservoeinrichtungen eines Band-
Aufzeichnungs- und Wiedergabegerätes steuert, welche
folgende Servoeinrichtungen enthalten: 1) eine Bandantriebs-
Servoeinrichtung, welche die Bewegung des Bandes bei
Aufzeichnungsoperationen und bei den meisten jedoch nicht
allen Wiedergabeoperationen regelt; 2) die automatische
Abtastgleichlauf-Servoeinrichtung, welche die Querbewegung
der Wiedergabeköpfe relativ zur Längsrichtung der Spur
regelt, um den Kopf bei Wiedergabe und insbesondere bei
Spezialbewegungswiedergabe, bei der das Band mit einer von
der normalen Wiedergabegeschwindigkeit verschiedenen
Geschwindigkeit transportiert wird, einer Spur genau folgen
zu lassen; 3) die Spulenservoeinrichtungen, welche die
Spannung des Bandes bei Aufzeichnungs- und
Wiedergabeoperationen und die Bewegung des Bandes bei Pendelbetrieb regeln;
und 4) die Abtasttrommel-Servoeinrichtung gemäß vorliegender
Erfindung, welche die Aufzeichnungs- und Wiedergabeköpfe bei
den jeweiligen Operationen mit der richtigen Geschwindigkeit
in Drehung versetzt. Der Mikroprozessor nimmt digitale
Information sowie digital umgesetzte Analoginformation von
verschiedenen Stellen in der Schaltung und im Gerät auf,
verarbeitet diese Information und liefert sodann digitale
Ausgangssignale für andere Schaltungen, von denen bestimmte
Signale zur Regelung der verschiedenen Operationen, welche
durch das Gerät in den verschiedenen Betriebsarten
durchgeführt werden, in die Analogform umgesetzt werden. Die Natur
der Funktion der anderen Servoeinrichtungen und der
Schaltungen, welche deren Operationen ausführen, werden hier
nicht speziell beschrieben; derartige Servoeinrichtungen
sind jedoch umfangreich in der europäischen Patentanmeldung
Nr. 83301016.8 mit dem Titel: "Durch Mikroprozessor
gesteuertes Mehrfachservosystem für ein Aufzeichnungs- und/oder
Wiedergabegerät" eingereicht am 25. Februar 1983 (unter
der Nr. 0091188 veröffentlicht) beschrieben.
-
In Fig. 1 ist ein Mikroprozessor 30 dargestellt, welcher
über einen Datenbus 31 mit einer Spulenservoeinrichtung 32,
einer Bandantriebsservoeinrichtung 34, einer
Abtasterservoeinrichtung 36 und einer
Maschinenkommunikationsschnittstelle 38 verbunden ist und die verschiedenen Betriebsarten
des Aufzeichnungs- und Wiedergabegerätes bei personeller
Bedienung oder Fernbedienung steuert. Der Mikroprozessor wirkt
weiterhin mit einem Referenzgenerator 40 zusammen, welcher
über eine Leitung 42 ein zusammengesetztes
Referenz-Stationssynchronsignal empfängt. Der Referenzgenerator erzeugt
einen Systemtakt, welcher den Mikroprozessor taktet, der
seinerseits den gesamten Zeittakt der Servoeinrichtungen und
der anderen Schaltungen taktet. Der Mikroprozessor arbeitet
weiterhin mit der automatischen
Abtastgleichlauf-Servoeinrichtung 44 und einem Bandsynchronprozessor 46 zusammen, in
den über eine Leitung 48 ein zusammengesetztes
Bandsynchronsignal eingespeist wird. Der Bandsynchronprozessor liefert
weiterhin ein Signal für die
Zeitbasis-Korrekturschnittstelle 50, welche einen geeigneten Zeittakt sowie Steuersignale
liefert, die durch die Zeitbasis-Korrektureinrichtung
ausgenutzt werden, um ein Videobild mit Sendequalität zu
erzeugen, das die erforderliche Stabilität und in Bezug auf die
Systemreferenz die erforderliche Vertikallage sowie die
richtige Chromainformation besitzt; die Verarbeitung ändert
sich in Abhängigkeit von der Wiedergabebetriebsart, in der
das Gerät betrieben wird.
-
Während die funktionalen Blockschaltbilder gemäß Fig. 1 die
Zusammenarbeit des Mikroprozessors mit den verschiedenen
Servosystemen des Gerätes, mit der Maschinenregelung und mit
der Zeitbasis-Korrekturanordnung und ähnlichem zeigen, kann
das System auch funktionell in Form von Eingangs- und
Ausgangssignalen beschrieben werden, welche in den
Mikroprozessor eingespeist und von diesem abgegeben werden; dieses
funktionale Blockschaltbild ist in Fig. 2 dargestellt. Der
Mikroprozessor 30 empfängt Frequenz-, Phasen- und
Zeittaktdaten, wie sie im oberen linken Funktionsblock dargestellt
sind, einschließlich von Eingangssignalen, wie
Abtastertachometerimpulse,
Spulentachometerimpulse,
Bandantriebstachometerimpulse, Referenz-Vertikal- und
Bildzeittaktsignale, welche zur Verarbeitung durch den Mikroprozessor in
digitale Information umgesetzt werden. Der Mikroprozessor
empfängt weiterhin Analoginformation, wie sie durch den
Block links vom Mikroprozessor dargestellt ist, welche zur
Verarbeitung durch den Mikroprozessor in digitale
Information umgesetzt wird; derartige analoge Eingangssignale
enthalten die automatischen Abtastgleichlauf-Fehlersignale, die
Spannungsarm-Fehlersignale sowie verschiedene Motorströme
von den Spulenantriebsmotoren, dem Bandantriebsmotor und dem
Abtaster-Antriebsmotor. Der Datenbus empfängt weiterhin
Betriebsartinformation sowie andere Maschinensteuerdaten,
verarbeitet diese Information und liefert Statusinformation und
andere Daten. Der Mikroprozessor erzeugt digitale
Information, welche in Analoginformation umgesetzt wird; diese
analogen Ausgangssignale enthalten Steuersignale für die
Bandantriebsservoeinrichtung, die Spulenservoeinrichtung, die
Abtasterservoeinrichtung und die automatische
Abtastergleichlauf-Servoeinrichtung. In gleichartiger Weise liefert
der Mikroprozessor Frequenz-, Phasen- und
Zeittaktausgangsinformation, welche Verzögerungssignale, Phasen- sowie
Zeittaktausgangsinformation enthält, die durch die verschiedenen
Servoeinrichtungen und andere Schaltungen ausgenutzt werden.
-
Das vom Mikroprozessor gesteuerte System gemäß vorliegender
Erfindung ist an Aufzeichnungs- und Wiedergabevideosignale
für jedes weltweite Normformat anpaßbar, d. h. es kann ein
NTSC-Signal mit 525 Zeilen oder ein PAL- oder SECAM-Signal
mit 625 Vertikalzeilen aufzeichnen und wiedergeben. Die
Eingangssteuerleitung kann auf einen Betrieb eines Systems
mit 525 oder 625 Zeilen gesetzt werden, wobei die
verschiedenen Konstanten und andere Software-Werte, welche die
Servoeinrichtungen und die anderen Schaltungen des Gerätes
steuern, für den richtigen Betrieb ausgewählt werden.
Entsprechend kann eine weitere Steuerleitung entweder auf ein
PAL- oder ein SECAM-Formatsystem gesetzt werden, wenn ein
System mit 625 Zeilen spezifiziert ist. Die Software im
Speicher enthält Befehle und numerische Konstanten, welche
den richtigen Betrieb des Gerätes unabhängig vom verwendeten
Fernsehsignalformat ermöglichen.
-
Das hier beschriebene durch Mikroprozessor gesteuerte
Servosystem ist an die Regelung des Spulenservosystems und des
Abtasterservosystems bei Pendelbetrieb mit hoher
Geschwindigkeit derart angepaßt, daß die Aufzeichnungs- und
Wiedergabeköpfe geschützt werden, während das Band von einer Spule
abgespult und auf die andere Spule aufgespult wird. In der
Vergangenheit war die Wahrscheinlichkeit für eine
Beschädigung der keramischen Aufzeichnungs- und Wiedergabeköpfe bei
Annäherung des Bandes an das Ende während des Aufspulens auf
eine einzige Spule im Pendelbetrieb mit hoher
Geschwindigkeit ziemlich hoch. Im hier beschriebenen Gerät wird durch
den Mikroprozessor bei Pendelbetrieb mit hoher
Geschwindigkeit festgelegte Bandwickeldurchmesser-Information zur
Ansteuerung der Spulenservo- und der
Abtasttrommel-Servoeinrichtung dazu verwendet, eine Folge von Abläufen
durchzuführen, welche die Möglichkeit der Kopfbeschädigung
wesentlich reduzieren. Legt der Mikroprozessor fest, daß das Band
beim Abwickeln von einer Spule das Ende fast erreicht hat,
so steuert er die Spulenservoeinrichtung derart an, daß das
Band gestoppt und der Abtastermotorstrom zur Bremsung des
Abtasters umgekehrt wird. Ist das Band gestoppt, so bewegt
die Spulenservoeinrichtung das Band mit relativ kleiner
Geschwindigkeit, beispielsweise der doppelten
Aufzeichnungsnormalgeschwindigkeit, wobei die Abtastertrommel auslaufen
kann, während das Band vollständig von der einen Spule auf
die andere gewickelt wird.
-
Das Gerät ist so programmiert, daß es in den verschiedenen
Betriebsarten gemäß dem breiten Flußdiagramm nach Fig. 3a
arbeitet. Das die Mikroprozessor-Software repräsentierende
Flußdiagramm zeigt, daß nach Einschaltung der Maschine eine
Betriebsart gewählt wird, wobei es sich um Abstoppen,
Aufzeichnung, Wiedergabe mit langsamer und schneller Bewegung,
Stoppbetriebsart bzw. Wiedergabe mit stehenden Bildern.
Bereitschaftsbetrieb und normales Abspielen handeln kann.
Ist eine Betriebsart des Gerätes eingestellt, so erfolgt ein
Betriebsarttest, um festzulegen, ob ein gültiger Betrieb
vorhanden ist; ist dies der Fall, so kehrt das Gerät in
diese Betriebsart zurück und das Programm beginnt
abzulaufen, welches das Gerät in dieser Betriebsart steuert. Ist
der Betriebsarttest ungültig, so erfolgt eine Rückkehr in
den Stoppbetrieb, wobei das Gerät gestoppt wird. Ist eine
Betriebsart des Gerätes eingestellt, so arbeitet es in
dieser Betriebsart weiter, bis ein bestimmtes Ereignis, wie
beispielsweise eine Betriebsartänderung oder ein Abschluß
einer Betriebsart auftritt. Als Teil der Betriebsarten sind
verschiedene Unterprogramme enthalten, welche wie in Fig.
3a dargestellt bezeichnet sind. Derartige Unterprogramme
werden jeweils in den verschiedenen Betriebsarten
ausgenutzt. Beispielsweise enthält die Abspielbetriebsart einen
Block von Codebefehlen, welche verschiedene Unterprogramme
in der angegebenen Reihenfolge aufrufen. Solange das Gerät
im Abspielbetrieb arbeitet, durchläuft es diesen Block von
Codebefehlen wiederholt. Wenn der Abtastertachometerimpuls
auftritt, bewirkt er eine Unterbrechung des Mikroprozessors,
wie dies in Fig. 3b dargestellt ist.
-
Der Mikroprozessor arbeitet auf Unterbrechungsbasis, wobei
sich eine Unterbrechung aus einem von drei Eingangssignalen
ergibt. Die Software legt fest, welches Eingangssignal die
Unterbrechung bewirkt, wobei der Mikroprozessor sodann in
den geeigneten Codeblock eintritt, welcher die verschiedenen
Unterprogramme durchläuft, bis das Ende erreicht ist; sodann
erfolgt eine Rückkehr zu dem Befehl, der vorher vor der
Unterbrechung vollständig abgearbeitet wurde. Der
Abtastertachometerimpuls hat ursprünglich einen Zähler getriggert,
der eine Zählung enthält, welche die maximale Zeit
übersteigt, die zur Speicherung der gesamten laufenden
relevanten Information in Stapelregistern im Mikroprozessor
erforderlich ist. Ist dies erfolgt, so besteht Bereitschaft zur
sofortigen Abarbeitung der Befehle im "Abtaster 1"
-Codeblock. Dies erfolgt durch den
Abtasterunterbrechungs-Codeblock, der den Mikroprozessor veranlaßt, die Information zu
speichern und sodann genau auf die "Abtaster
1"-Unterbrechung zu warten. Ist der "Abtaster 1"-Codeblock
durchlaufen, so entfernt der Mikroprozessor die Information aus den
Stapelregistern und nimmt den Durchlauf durch die durch die
Betriebsart spezifizierten Befehle wieder auf.
-
Die komplette Software für den Betrieb des Mikroprozessors
zur Ansteuerung aller Servoeinrichtungen und Durchführung
anderer Operationen gemäß den Blockschaltbildern nach den
Fig. 1, 2, 3a und 3b ist in der vorgenannten europäischen
Patentanmeldung Nr. 83301016.8 beschrieben.
Umfassende Beschreibung der Abtasttrommel-Servoeinrichtung
-
Die Abtasttrommel-Servoeinrichtung wird durch den
Mikroprozessor 13 gemäß dem funktionalen Blockschaltbild nach Fig.
4 angesteuert. Das Blockschaltbild zeigt, daß der Hauptteil
der Funktionen im Mikroprozessor 30 durchgeführt wird und
daß Ausgangssignale zur Einspeisung in die Schaltungen
außerhalb des Mikroprozessors erzeugt werden.
-
Die Abtasterservoeinrichtung umfaßt zwei Schleifen, d. h.
eine Phasenschleife und eine Geschwindigkeitsschleife. Über
eine Leitung 100 wird in diese beiden Schleifen ein
Abtastertachometer-Eingangssignal eingespeist. Die
Phaseneinstellschleife speist über eine Eingangsleitung 102 ein
Vertikalreferenzsignal in einen
Phaseneinstell-Verzögerungsgenerator 104 ein, dessen Ausgangsleitung 106 ein
Eingangssignal für einen Phasendetektor 108 liefert, bei dem es
sich im wesentlichen um einen Komparator handelt, der die
Phasendifferenz zwischen dem Referenzsignal und dem
Tachometersignal mißt. Die Differenz repräsentiert ein
Fehlersignal, das in einen Digital-Analog-Umsetzer 110 eingespeist
wird, der auf einer Ausgangsleitung 112 ein analoges
Ausgangssignal liefert, das in einem Knoten 114 summiert und in
einen Motortreiberverstärker 116 zur Ansteuerung eines
Abtasterantriebsmotors 118 eingespeist wird. Eine Kondensator-
Widerstands-Voreilungs/Nacheilungs-Phasenfehlerschaltung 120
dient zur Kompensation der Phasenschleife der
Abtasterservoeinrichtung.
-
Die andere Schleife ist eine
Standardgeschwindigkeitsschleife, welche die Tachometersignale über die Leitung 100
empfängt und sie in eine Verzögerungsschaltung 122
einspeist, welche auf einer Leitung 124 ein verzögertes
Abtastertachometersignal liefert, das in einen Eingang eines
zweiten Komparators 126 eingespeist wird. Der andere Eingang
des Komparators 126 empfängt unverzögerte
Tachometersignalinformation. Ein Ausgang 128 des Komparators 126 liefert ein
Fehlersignal, das durch einen Digital-Analog-Umsetzer 130
ebenfalls in ein Analogsignal umgesetzt wird, das über eine
Leitung 132 ausgegeben und im Knoten 114 am Eingang des
Motortreiberverstärkers 116 summiert wird. Die
Abtasterservoeinrichtung ist weit genauer als viele bekannte
Einrichtungen, weil die Verzögerungen durch den Mikroprozessor mit
einer sehr hohen Auflösung berechnet werden. In dieser
Hinsicht kann ein interner Mikroprozessorzeittaktgeber mit
einer Periode von einer Mikrosekunde für ein PAL- oder
SECAM-System mit 625 Zeilen und einer Teilbildfolgefrequenz
von 50 Hz eine Verzögerung mit einer Genauigkeit von
1 : 20.000 berechnen. Dies ermöglicht eine sehr wesentliche
Erhöhung des Verstärkungs/Bandbreiteproduktes der
Geschwindigkeitsschleife zur Realisierung einer besseren und
genaueren Regelung. Weiterhin kann die
Geschwindigkeitsschleife den Hauptteil der Fehlerkorrektur durchführen,
wobei die Phasenschleife lediglich die richtige Einstellung
des Abtasters gewährleistet, d. h. sie ist lediglich eine
Einstellschleife. Die Zählfunktions- und
Fehlerfestlegungsteile der beiden Schleifen werden durch den Mikroprozessor
durchgeführt, wobei der einzige Teil des funktionalen
Blockdiagramms, der außerhalb des Mikroprozessors durchgeführt
wird, vorn Digital-Analog-Umsetzer bis zum
Motortreiberverstärker reicht.
Die Mikroprozessorschaltung
-
Vor der detaillierten Beschreibung der elektrischen
Schaltbilder der verschiedenen vorstehend anhand der funktionalen
Blockschaltbilder beschriebenen Servoeinrichtungen werden
anhand der Fig. 5a und 5b, welche zusammen ein einziges
Schaltbild darstellen, die den Mikroprozessor 30 selbst
enthaltenden schematischen Blöcke kurz beschrieben. Wie
bereits ausgeführt und im Blockschaltbild nach Fig. 1
dargestellt ist, ist der Hauptteil der Schaltung des hier
beschriebenen Gerätes in lediglich zwei gedruckten
Schaltungsplatinen enthalten, wobei eine der gedruckten
Schaltungsplatinen den Mikroprozessor selbst enthält. Die Schaltung
ist so ausgelegt, daß die Adreßsteuerung von
bidirektionalen Puffern die Anschaltung des Datenbusses vom
Mikroprozessor an die erste oder zweite gedruckte Schaltungsplatine
ermöglicht. Gemäß Fig. 5a besitzt der Mikroprozessor 30,
bei dem es sich um einen integrierten Schaltkreis des Typs
MC 6902 der Firma Motorola handelt, 16 Adreßleitungen,
welche die Schaltungskomponenten sowie spezielle Adressen
von Speicherschaltungen adressieren. Wie im unteren Teil des
Mikroprozessors 30 in Fig. 5a dargestellt ist, verlaufen
Adreßleitungen A&sub0; bis A&sub1;&sub5; nach rechts zu einem Speicher 280
mit wahlfreiem Zugriff, welcher durch Adreßleitungen A&sub0; bis
A&sub7; gesteuert wird, sowie zu jeweiligen programmierbaren
Festwertspeichern 282 und 284 (Fig. 5b), welche durch
Adreßleitungen A&sub0; bis A&sub1;&sub1; gesteuert werden. Die
Adreßleitungen verlaufen weiterhin zu einem Puffer 286 mit
Ausgangsleitungen 288, welche zu den Adreßleitungen der zweiten
gedruckten Schaltungsplatine verlaufen. Die Leitungen 288
verlaufen weiterhin zu entsprechenden integrierten
Decoderschaltkreisen 290 und 292, welche zur Auswahl von
Anschlüssen P&sub0; bis P&sub1;&sub5; dienen. Die Adreßleitungen verlaufen
weiterhin zu einem weiteren Decoder 294, welcher die Auswahl
verschiedener programmierbarer integrierter
Zeittaktschaltkreise TA bis TH durchführt.
-
Die Decoder 290, 292 und 294 werden freigegeben, wenn eine
Haupt-Decoderfreigabeleitung S&sub4; aktiv ist, was durch eine
links vom Decoder 294 angeordnete Hauptdecoderschaltung 296
realisiert wird. Wie dargestellt, steuern Adreßleitungen
A&sub1;&sub2;, A&sub1;&sub3; und A&sub1;&sub4; vom Mikroprozessor 30 die Adreßauswahl-
Hauptdecoder-Freigabeausgangsleitungen (S&sub0; bis S&sub7;), welche
verschiedene Teile der Schaltung aktivieren. Bei
Aktivierung gibt beispielsweise die decodierte Ausgangsleitung S&sub0;
den Speicher 280 mit wahlfreiem Zugriff, die
Decoderausgangsleitung S&sub6; den Speicher 282 und die
Decoderausgangsleitung S&sub7; entsprechend den Speicher 284 frei. Der Datenbus
31 vom Mikroprozessor umfaßt acht Ausgangsleitungen (D&sub0; bis
D&sub7;), welche zu den Speichern 280, 282, 284 sowie zu
bidirektionalen Puffern 298 und 300 verlaufen. Der Puffer 290
besitzt Ausgangsleitungen, welche den Datenbus auf die zweite
gedruckte Schaltungsplatine ausdehnen, wobei eine
Aktivierung durch den Decoderausgang S&sub5; erfolgt. Eine Aktivierung
des Decoderausgangs S&sub4; gibt die Decoder 290, 292 und 294
sowie den weiteren bidirektionalen Puffer 300 frei, welcher
den Datenbus auf die im oberen Teil der Fig. 5a und 5b
dargestellte verbleibende Schaltung sowie auf die
verbleibende Schaltung der ersten Platine führt.
-
Der Datenbus 31 besitzt Eingangszwischenspeicher 302 und 304
sowie einen Ausgangszwischenspeicher 306 (Fig. 5b). Die
Datenleitungen 308 sind ebenfalls mit diesen
Zwischenspeichern verbunden und repräsentieren einen Datenbus zum
Maschinensteuersystem, das ein gesondertes durch
Mikroprozessor
gesteuertes System besitzt, um weitere
Maschinensteuerfunktionen des Gerätes unabhängig von dem durch den
Mikroprozessor 30 gesteuerten System durchzuführen. Die
Wechselwirkung einer Steuerung durch eine Bedienungsperson und
Betriebsartschaltern, Diagnosen und ähnlichem mit dem
Servosystem gemäß vorliegender Erfindung erfolgt über diesen
Datenbus sowie über die Zwischenspeicher 302, 304 und 306.
Diese Zwischenspeicher werden durch Freigabeleitungen E&sub0;, E&sub1;
und E&sub2; freigegeben, wobei es sich um decodierte Ausgänge
einer Decoderschaltung 310 handelt, die von einer
Bedienungsperson aktivierte Adreßleitungen A&sub0; bis A&sub3; vorn
Maschinensteuersystem besitzt. Die Decoderschaltung 310 wird durch
eine Leitung 312 vom Maschinensteuersystem freigeben. Durch
selektive Freigabe von Decoderausgangsleitungen E&sub0;, E&sub1; und
E&sub2; können Daten in die Zwischenspeicher 302 und 304 für eine
Kommunikation auf dem Datenbus des Mikroprozessors 30
eingegeben werden, wobei die Freigabe des Zwischenspeichers 306
die Eingabe von Daten aus dem Mikroprozessor 30 für eine
Kommunikation mit dem Maschinensteuersystem über Leitungen
308 ermöglicht.
-
Der verbleibende Teil der im oberen Teil der Fig. 5a und
5b dargestellten Schaltung betrifft die dem Mikroprozessor
30 zugeführte analoge Eingangsinformation. Wenn der Anschluß
P&sub1; vom Decoder 292 aktiv ist, kann ein mit dem Datenbus
verbundener Zwischenspeicher 314 ein Datenwort aufnehmen, das
eine Adresse zur Steuerung eines Multiplexschalters 316
decodiert. Der Schalter 316 wählt eines seiner linken
Eingangssignale zur Einspeisung auf eine Leitung 318 aus,
welche auf einen generell mit 320 bezeichneten Analog-Digital-
Umsetzer mit Ausgangsleitungen 322 geführt ist, welche auf
einen Zwischenspeicher 324 geführt sind, der Daten auf den
Datenbus zur Verwendung durch den Mikroprozessor gibt, wenn
eine Anschlußleitung P&sub0; vom Adreßdecoder 292 freigegeben
ist.
-
Der Multiplexschalter 316 kann ein über eine Leitung 326
geliefertes Bandantriebs-Servoregel-Gleichlauffehlersignal,
ein über eine Leitung 328 geliefertes automatisches
Abtastgleichlauf-Bewegungselementstellungs-Fehlersignal oder ein
Signal auswählen, das ein Maß für die über eine Leitung 330
gelieferte Stellung-des Spannungsarms 70 ist. Die Schaltung
im oberen Teil von Fig. 5a liefert ein analoges Signal auf
der Leitung 330, das die Stellung des oben beschriebenen
Arms über eine generell mit 331 bezeichnete geeignete
Schleifenkompensationsschaltung repräsentiert. Die
Armstellungsreferenz für Vorwärts- und Rückwärtsarmstellungen
während des Pendelbetriebs und Wiedergabe mit stehenden Bildern
wird durch Codierung von Leitungen 333 und 335 mittels des
Ausgangszwischenspeichers 314 vom Mikroprozessor gesetzt.
Weiterhin kann eine Leitung 337 gewählt werden, um die
tatsächliche mechanische Armstellung für Bandauffädeln und
-abfädeln zu messen.
Die Abtasttrommel-Servoschaltung
-
Die detaillierte Schaltung, welche den Betrieb der
Abtasttrommel- bzw. Abtasterservoeinrichtung gemäß dem
Blockschaltbild nach Fig. 4 ausführt, ist in Fig. 6
dargestellt. Wie bereits ausgeführt, umfaßt die
Abtasterservoeinrichtung zwei Servoschleifen, nämlich eine
Geschwindigkeitsservoschleife und eine Phasenservoschleife. Da die
Genauigkeit der Geschwindigkeitsservoschleife ausnehmend
hoch ist, wirkt die Phasenservoschleife tatsächlich als
Einstellservoschleife zur richtigen Phasenlokalisierung des
Abtasters, wenn dieser durch die Wirkung der
Geschwindigkeitsservoschleife einmal synchronisiert bzw. arretiert ist.
Die Abtasterservoschaltung ist extrem leistungsfähig und
vielseitig in der Breite ihrer Funktionsmöglichkeiten
teilweise aufgrund der Tatsache, daß sie vom Mikroprozessor
gesteuert ist. Aufgrund dieser Tatsache kann die
Abtasterphasenstellung in Bezug auf die Vertikalreferenz leicht
vorverschoben oder verzögert werden und zur Anpassung an
verschiedene Zeitbasiskorrekturanordnungen, welche eine
Änderung der Vorlaufzeiten erforderlich machen können,
weiter verarbeitet werden.
-
Gemäß Fig. 6 wird ein mit der Kopfrotation synchroner
Abtastertachometerimpuls in eine Eingangsleitung 550
eingespeist, welche mit einem Eingangsverstärker 552 kleiner
Impedanz verbunden ist, dessen Ausgangssignal auf einer
kapazitiv mit einem Doppelbegrenzer 556 gekoppelten Leitung 554
erscheint. Die Ausgangsleitung 558 des Doppelbegrenzers
liefert einen Zeittaktimpuls, welcher von der Amplitude des vom
Abtastertachometer auf die Eingangsleitung 550 gelieferten
Eingangssignals unabhängig ist. Dieser Zeittaktimpuls taktet
ein D-Flip-Flop 560, welches einen Laufbefehl vorn
Mikroprozessor 30 über Leitungen 561 und einen
Tristate-Zwischenspeicher 559 aufnimmt. Der Q-Ausgang 563 des Flip-Flops ist
mit einem Tachometer-Verzögerungsmonoflop 564 eines
Zeitgeberschaltkreises 566 und mit einem Gatter 568 verbunden.
Seine Q-Ausgangsleitung 562 ist mit einem Tristate-Puffer
570 verbunden, der seinerseits mit dem Datenbus 31
verbunden ist. Wenn ein Abtastertachometerimpuls auf die
Eingangsleitung 550 gegeben wird, so wird auf einer Leitung 562 ein
tiefes Signal erzeugt, das den Tristate-Puffer 570 setzt und
ein Unterbrechungssignal (IRQ) auf einer Leitung 572 über
Gatter 574 und 568 liefert. Die Unterbrechung wird in den
Mikroprozessor eingegeben, wodurch dessen laufende Aktivität
beendet und festgelegt wird, von wo die Unterbrechung
ausgegangen ist. Aufgrund der Aktivierung des Tristate-Puffers
570 kann der Mikroprozessor festlegen, daß die
Unterbrechung vorn ersten Abtaster-Tachometerimpulssignal ausgegangen
ist.
-
Ein speziell wichtiger Aspekt der Schaltung des
Abtasterservosystems betrifft die Fähigkeit des Mikroprozessors zur
genauen Festlegung der Phase des Tachometers, was durch
Erzeugung eines zweiten Abtasterunterbrechungssignals für den
Mikroprozessor nach dem ersten erfolgt, wobei die zweite
Unterbrechung um eine vorgegebene Zeitperiode verzögert ist,
welche geringfügig größer als die maximale Zeit ist, die für
den Mikroprozessor erforderlich ist, um den vorhandenen
Befehl zu beenden und alle gegenwärtig verarbeiteten Daten zu
speichern, so daß dem Mikroprozessor etwa 20 us zur
Verfügung stehen, um die Organisationsprogrammaktivität
abzuschließen und zur unmittelbaren Verarbeitung der zweiten
Abtasterunterbrechung bereit zu sein. Dies ermöglicht es der
Abtasterservoeinrichtung eine Regelung der Kopfrotation mit
einer Zeittaktauflösung innerhalb einer Mikrosekunde
durchzuführen, was innerhalb den Auflösungsmöglichkeiten des
Mikroprozessors liegt.
-
Um die Verzögerung zu realisieren, wird das
Abtastertachometersignal auf der Leitung 563 in ein Monoflop 564
eingespeist, das nach 20 us ein verzögertes
Abtastertachometersignal auf einer Leitung 576 liefert. Dieses verzögerte
Signal taktet ein D-Flip-Flop 578, so daß dessen
Q-Ausgangsleitung 580 das Gatter 574 veranlaßt, einen zweiten
Unterbrechungsbefehl auf der Leitung 572 zu liefern. Gleichzeitig
aktiviert es das Gatter 574, wobei das Q-Ausgangssignal
weiterhin einen Tristate-Puffer 582 setzt, dessen
Ausgangssignal auf den Datenbus gegeben wird, so daß der
Mikroprozessor bei Auftreten der zweiten Unterbrechung den Tristate-
Puffer 582 tasten kann und tatsächlich festlegt, daß es sich
um die verzögerte Abtastertachometerunterbrechung handelt.
Wird die zweite Unterbrechung empfangen, so kann der
Mikroprozessor sofort die Werte des Zeittaktschaltkreises 566 und
im Zeittaktschaltkreis 584 überprüfen und festlegen, ob
Geschwindigkeits- und/oder Phasenfehler vorliegen. In diesem
Zusammenhang besitzt der Zeittaktschaltkreis 566 einen
Geschwindigkeitssägezahngenerator 586, der durch einen Takt
von 1 MHz vom Referenzgenerator getaktet wird, wobei der
Mikroprozessor beim Auftreten der zweiten
Abtastertachometerunterbrechung den im Geschwindigkeitssägezahngenerator
auf Ausgangsleitungen 587 vorhandenen Digitalwert überprüft
und ihn sodann durch ein Rücksetzsignal E rücksetzt und neu
triggert.
-
Entsprechend enthält der Zeittaktschaltkreis 584 ein
Vertikalphasenmonoflop 588, das durch eine vom Referenzgenerator
ausgehende Vertikalreferenz am Eingang 590 getriggert wird
und insofern variabel ist, als es vorn Mikroprozessor
gesteuert wird und seine Periode in Abhängigkeit von vorn
Mikroprozessor gelieferten Befehlen vorverschoben oder
verzögert werden kann, wobei der vorstehend beschriebene
Aspekt im Hinblick auf das Vorverschieben oder Verzögern der
Abtasterphase eingeschlossen ist. Das Ausgangssignal des
Vertikalphasen-Monoflops erscheint auf einer Leitung 592,
welche mit dem Eingang eines Phasensägezahngenerators 594
verbunden ist, der ebenfalls durch den Takt mit 1 MHz
getaktet wird. Der Digitalwert des Phasensägezahngenerators
auf Ausgangsleitungen 595 wird beim Auftreten der zweiten
Abtastertachometerunterbrechung ebenfalls überprüft, um
festzulegen, ob Phasenfehler vorhanden sind. Das
Vorhandensein des Ausgangssignals auf der Leitung 592 triggert den
Phasensägezahngenerator 594 neu, der weiter getaktet wird,
bis die zweite Unterbrechung auftritt. Der
Phasensägezahngenerator wird wie dargestellt durch das Rücksetzsignal E
rückgesetzt.
-
Da der Mikroprozessor die Werte vom
Geschwindigkeitssägezahngenerator 586 und vorn Phasensägezahngenerator 594
aufnimmt, legt er fest, welcher Phasen- und
Geschwindigkeitsfehler gegebenenfalls vorhanden ist und liefert über
den Datenbus 31 ein Fehlersignal für entsprechende Digital-
Analog-Umsetzer 596 und 598. Der Digital-Analog-Umsetzer 596
besitzt Ausgangsleitungen, welche mit einem Verstärker 600
verbunden sind, der ein Ausgangssignal auf einer Leitung 602
liefert, das den Geschwindigkeitsfehler repräsentiert und an
einem Summationsknoten 603 zu einem
Phasenfehler-Komponentensignal
addiert wird, das vom Digital-Analog-Umsetzer 598
über Leitungen geliefert wird, welche mit einem Verstärker
604 verbunden sind, dessen Ausgang über eine Leitung 605 mit
einem zweiten Verstärker 606 verbunden ist. Die Summe des
Geschwindigkeits- und Phasenfehlers erscheint auf einer
Leitung 608, welche auf den den Abtastermotor ansteuernden
Motortreiberverstärker geführt ist.
-
Der Zeittaktschaltkreis 566 enthält weiterhin einen
Abschnitt 610, der einen Folgefrequenzgeneratorzähler bildet,
der durch den Takt von 1 MHz getaktet wird und ein hohes
Signal an einem Ausgang 612 liefert, das ein D-Flip-Flop 614
taktet, das ein Unterbrechungssignal auf einer auf das
Gatter 568 geführten Leitung 616 liefert und eine Unterbrechung
für den Mikroprozessor realisiert. Der Mikroprozessor weiß,
daß die Unterbrechung vom automatischen
Abtastgleichlaufzähler eine automatische Abtastgleichlaufunterbrechung im
Gegensatz zu einer Abtaster- bzw. verzögerten
Abtaster-Tachometerunterbrechung ist, und zwar aufgrund der Tatsache, daß
die beiden Tristate-Puffer 570 und 582 nicht aktiv sind.
Sind die Unterbrechungen aufgetreten, so löscht der
Mikroprozessor die Flip-Flops 560, 578 und 614 über
Rücksetzleitungen 618, 620 und 622, die mit den
Tristate-Zwischenspeichern 624, 626 und 628 verbunden sind, welche ihre
Aktivierungssignale vom Mikroprozessor über den Datenbus aufnehmen.
-
Wie oben ausgeführt, kann die Anordnung funktionsmäßig mit
verschiedenen Typen von Zeitbasiskorrekturanordnungen
verbunden werden, welche unterschiedliche Beträge eines
Abtasterphasenvorschubs in Abhängigkeit vom Verzögerungsbetrag
erfordern, der für den Betrieb der speziellen
Zeitbasiskorrekturanordnung erforderlich ist; in diesem Zusammenhang ist
ein Eingangspuffer 630 mit acht Informationsbits vorgesehen,
welche durch einen Durchgangsschalter 632 eingegeben werden,
der gesetzt werden kann, um den richtigen
Phaseneinstellbetrag des Abtasters zu realisieren. Es kann ins Auge gefaßt
werden, daß acht Bit an Tachometerphaseneinstellung nicht
erforderlich sind, so daß der Eingangspuffer 630 in zwei
Funktionen geteilt werden kann, wobei die rechten vier
Leitungen die Abtaster-Phasentachometereinstellung realisieren,
während die vier linken Leitungen eine Auslösung von
Testbetriebsarten realisieren können. Wenn der Mikroprozessor
den Puffer 630 tastet, so übernimmt er die darin enthaltene
Zahl zur Durchführung der Abtasterphaseneinstellung und
benutzt diese zur Änderung der Zeit des
Vertikalphasen-Monoflops 588, das den Phasensägezahngenerator 594 triggert. Auf
diese Weise kann die Vertikalphase für die spezielle im
Gerät verwendete Zeitbasiskorrekturanordnung in geeigneter
Weise bewegt werden.