JPS6370954A - 磁気テ−プの記録速度判別装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は磁気テープの記録速度判別装置に関し、特に、
マイクロプロセッサを用いて判別を容易にした装置を提
供するものである。

従来の技術 近年、マイクロプロセッサの普及は目ざましく、多くの
家庭用電気製品に使われるようになってきている。家庭
用のビデオテープレコーダ（以後、ＶＴＲと略記する。

）においても例外ではな（、カセットから磁気テープを
引き出してヘッドドラムに巻き付けるローディングメカ
ニズムのコントロールや、タイマーを組み合わせた番組
予約などのシステムの中心部に積極的にマイクロプロセ
ッサが用いられている。しかしながら１．ヘッドドラム
モータやキャプスタンモータの精検な回転制御装置や、
磁気テープに記録されたコントロール信号から記録時の
テープ走行速度ＣＶＨ３方式のＶＴＲを例にとると国内
では２時間モードと６時間モードが存在し、米国におい
てはさらに４時間モードが加わる。）を判別する記録速
度判別装置では、複雑な判断動作や検出１３号の迅速な
処理が必要となるためにマイクロプロセッサを使わずに
専用のハードウェアに依存してきた。

なお、専用のハードウェアによって磁気テープの記録速
度判別装置を構成した典型的な例が特開昭５６−３７８
５６号公１４１（以下、文献１と略記する。）で紹介さ
れ、前記文献１には、磁気テープを駆動するキャプスタ
ンに連結された回転パルス発生器の出力信号と磁気テー
プ上に記録されたコントロール信号の周波数の比率をカ
ウンタを主体に構成されたディジタル回路によって計測
することによって、記録速度の判別を行う装置が示され
ている。

発明が解決しようとする問題点 ところで、前記文献１に示されるようなハードウェア主
体の装置では、判別の基準値が変更になったり、入力信
号の周波数そのものが変化した場合には、その都度回路
仕様を変更する必要があり、特に周辺部をも含めてシス
テムをワンチップＬＳＩ化する際の障害となっていた。

これに対して、マイクロプロセッサによって一連の判別
処理ができれば専用のハードウェアが不用となるだけで
なく、多くの機能がソフトウェアの変更のみによって実
現できるので、種々の仕様変更に対しても柔軟に対応す
ることが可能となる。

問題点を解決するための手段 前記した問題点を解決するために本発明の磁気テープの
記録速度判別装置は、タイムベースカウンタのカウント
値を取り込むことのできるキャプチャ回路を有するマイ
クロプロセッサと、その命令実行手段からの命令によっ
て、以前に取り込んだカウントデータと新たに取り込ん
だカウントデータの差を演算手段によって算出するイン
ターバル算出手段と、インターバル算出結果と磁気テー
プの走行速度指令値をもとにして磁気テープの記録速度
を判別する記録速度判別手段を備えている。

作用 本発明では前記した構成によって、専用の複雑なハード
ウェア回路が不用になるだけでなく、種々の仕様変更に
対しても柔軟に対応することができる磁気テープの記録
速度判別装置を得ることができる。

実施例 以下、本発明の一実施例について図面を参照しながら説
明する。

第１図は本発明の一実施例における磁気テープの記録速
度判別装置の構成図を示したものであり、磁気テープの
走行速度が一定になるように制御するとともに磁気テー
プの記録速度を判別するためのマイクロプロセッサ１０
００と、前記マイクロプロセッサ１０００から第１のア
ナログ信号出力端子１１を介して出力される信号を増幅
してキャブスクンモ°−夕１を罵区動する４区勤アンフ
゛１００と、前記キャプスタンモータ１に連結された速
度発電機２の出力信号を増幅して前記マイクロプロセフ
サ１０００の第１の入力端子２１に送出する第１の増幅
アンプ２００と、前記キャプスタンモータｌが回転する
ことによって走行させられる磁気テープ（図示せず、）
に記録されたコントロール信号を再生するコントロール
ヘッド３の出力信号を増幅して前記マイクロプロセッサ
１０００の第２の入力端子２２に送出する第２の増幅ア
ンプ３００によって全体が構成されている。

前記マイクロプロセッサ１０００の内部は、データを格
納するためのレジスタ１１００およびランダムアクセス
メモリ　（図中ではＲＡＭなる略記号で示されている。

以下、ＲＡＭと略記する。）１２００と、ディジタルデ
ータの算術および論理演算を実行する１６ビツトの演算
器（図中ではＡＬＵなる略記号で示されている。以下、
ＡＬＵと略記する。）１３００と、逐次実行すべき命令
を格納し、その命令に基づいてコントロールバス１４５
０を介して前記レジスタ１１００およびＲＡＭ１２００
と前記ＡＬｔＪ１３００の動作をコントロールする命令
実行回路（図中においてＰＬＡなる略記号で示されてい
る。）１４００と、クロック端子２０に印加される基準
クロック信号をカウントする１７ビツトのタイムベース
カウンタ１５００と、カウンタバス１５５０を介して前
記タイムベースカウンタ１５００のカウントデータが供
給され、その出力データが前記レジスタ１１００、前記
ＲＡＭ１２００．前記ＡＬＵ１３００に接続されるデー
タバス１６００に送出されるキャプチャレジスタブロッ
ク１７００と、第１〜第６の入力端子２１．　２２．　
２３．　２４゜２５．２６に印加され、それぞれ異なっ
た発生源を持つ６種類のキャプチャ信号のエツジが到来
したときに前記タイムベースカウンタ１５０００カウン
トデータを前記キャプチャレジスタブロック１７００に
転送するキャプチャコントローラ１８００を備えている
。また、前記クロック端子２０に印加される基準クロッ
ク信号はタイミングジェネレータ（図中においてＴＧな
る略記号で示されている。）１９００を介して前記命令
実行回路１４００に供給され、前記データバス１６００
には読みだし専用のメモリ　（ＲＯＭ）２０００゜Ｉ１
０ボート２１００．第１のＡ−Ｄ変換器２２００、第２
のＡ−Ｄ変換器２３００が接続され、さらに、前記ＲＡ
Ｍ１２００および前記ＲＯＭ２０００はそれぞれアドレ
スデコーダ１２５０．２０５０を有している。

なお、前記キャプチャコントローラ１８００と前記キャ
プチャレジスタブロック１７００は、キャプチャ信号の
エツジが到来したときに前記タイムベースカウンタ１５
００から最小分解精度が命令の実行サイクルよりも高い
カウントデータを取り込み、前記命令実行回路１４００
からの特定の命令によってその結果を前記ＡＬＵ１３０
０もしくは前記レジスタ１１００あるいは前記ＲＡＭ１
２００に送出するキャプチャ回路を構成している。

以上のように構成された磁気テープの記録速度判別装置
について、第１図に示した構成図と、第２図に示した動
作フローチャートによりその動作を説明する。第２図は
磁気テープの記録速度判別手段と、磁気テープに記録さ
れたコントロール信号のリーディングエツジが到来した
ときに得られるカウントデータを磁気テープの走行位相
検出データとして処理してキャプスタンモータ１を動作
させる制御手段を第１図のマイクロプロセッサ１０００
に内蔵されたプログラムによって実現した一例を示すフ
ローチャートである。

第１表 また、第１表は国内と米国を含めたＶ　ＨＳ方式のＶＴ
Ｒにおける２Ｈ，４Ｈ，６）（の各テープ走行時間モー
ドで記録された録画済みのテープを各々３種類の走行時
間モードで再生したときの再生コントロール４８号の繰
り返し周期の変化を示したものであり、記録時の走行時
間モードと再生時の走行時間モードが一致すれば再生コ
ントロール信号の繰り返し周期はほぼ３３義となる。

さて、第２図のブランチ１４０】において再生コントロ
ール信号のリーディングエツジが到来したか否かをチェ
ックし、是であれば続く処理ブロック１４０２にプロセ
スを進め、否であれば第２図のルーチンを抜は出してい
るが、これは第１図の第１の入力端子２１に印加される
再生コントロール信号のリーディングエツジにおいて、
キャプチャコントローラ１８００がキャプチャレジスタ
ブロック１７００にタイムベースカウンタ１５００のカ
ウント値を転送したことを示すフラグがセントされてい
るか否かを調べることにより実行できる。処理ブロック
１４０２では第１図のＲＡＭ１２００の特定のアドレス
に以前に取り込んだカウントデータｔｎ−１と、新たに
取り込んだカウントデータ１ｎの差をＡＬＵ１３００に
よって計算させてその結果をレジスタ１１００に含まれ
るアキュムレータＡＣＣにインターバルの算出値として
残すとともに、ブランチ１４０１における判断に用いた
フラグをリセットしている。処理ブロック１４０２に続
くブランチ１４０３およびブランチ１４０４では、ＲＡ
Ｍ１２００に保持されている現時点の走行時間モードが
２Ｈ，４Ｈ。

６Ｈのいずれであるかをチェ７りし、その結果に応じて
別々のプロセスに処理を進める。現時点の走行時間モー
ドが２Ｈである場合にはブランチ１４０５およびブラン
チ１４０６において、アキュムレータに残されたインタ
ーバルの算出値から再生コントロール信号の繰り返し周
期が２５ｍ５よりも長いかあるいは１４酩よりも短いか
を判定し、２５劾よりも長ければ現在の走行時間モード
を変更せずに処理ブロック１４０７へと処理を移すが、
それ以外のときにはブランチ１４０６での判定にしたが
って処理ブロック１４０８あるいは処理ブロック１４０
９に処理を移し、走行時間モードを４Ｈあるいは６Ｈに
変更するとともに、その情報をＲＡＭ１２００に格納し
たうえで第２図のルーチンを終了する。一方、ブランチ
１４０４での判定が４Ｈであった場合には、ブランチ１
４１０およびブランチ１４１１において、再生コントロ
ール信号の繰り返し周期が５０ｍ５よりも長いかあるい
は２８酩よりも短いかを判定し、５０ｍよりも短く、２
８ｍよりも長ければ現在の走行時間モードを変更せずに
処理ブロック１４０７へと処理を移すが、それ以外のと
きにはブランチ１４１０あるいはブランチ１４１１での
判定にしたがって処理ブロック１４１２あるいは処理ブ
ロック１４ｏ９に処理を移し、走行時間モードを２Ｈあ
るいは６Ｈに変更するとともに、その情報をＲＡＭ１２
００に格納したうえで第２図のルーチンを終了する。さ
らに、ブランチ１４０４での判定が６Ｈであった場合に
は、ブランチ１４１３およびブランチ１４１４において
、再生コントロール信号の繰り返し周期が７５ｍ５より
も長いかあるいは４２鴫よりも短いかを判定し、４゛２
感よりも短かければ現在の走行時間モードを変更せずに
処理ブロック１４０７へと処理を移すが、それ以外のと
きにはブランチ１４１３あるいはブランチ１４１４での
判定にしたがって処理ブロック１４１２あるいは処理ブ
ロック１４０８に処理を移し、走行時間モードを２Ｈあ
るいは４Ｈに変更するとともに、その情報をＲＡＭ１２
００に格納したうえで第２図のルーチンを終了する。ま
た、処理ブロック１４０７ではＲＡＭＩ　２００の特定
のアドレスに取り込まれたカウントデータｔ１１１すな
わち、処理ブロック１４０２において用いたものと同じ
データとあらかじめ計算された期待値ｔ、の差をＡＬＵ
１３００によって計算させてその結果を第１図の第１の
Ａ−Ｄ変（桑器２２００に送出する。これによって、磁
気テープの走行位相の制御が行われる。なお、実際には
処理ブロック１４０７で計算される位相誤差データと、
第１図の第２の入力端子２２に印加される速度発’？Ｈ
ｔｉ２の出力信号をもとにして、別のルーチンによって
計算された速度誤差データがそれぞれディジタルフィル
タなどによる時間輪環が行われたのちに合成されて前記
第１のＡ−Ｄ変換器２２００に送出されるが、ここでは
説明を簡単にするために、位相誤差ヰ★出による制御プ
ロセスのみを示している。

なお、第３図は第１図のキャプチャコントローラ１８０
０の具体的な構成例を示した論理回路図であり、外部信
号入力端子２１．２２，２３゜２４．２５．２６には同
一構成のコントロールユニット１８１０，１８２０．１
８３０，１８４０゜１８５０．１８６０が接続されてお
り、前記コントロールユニット１８１０〜１８６０はそ
れぞれ共通の基準クロック入力端子１８０１とキャプチ
ャレジスタブロック１７００へのデータ転送りロック入
力端子１８０２を有し、さらに、個別のリセット端子１
８１１〜１８６１と、個別のフラグ出力端子１８１２〜
１８６２と、個別のデータ転送端子１８１３〜１８６３
を有している。第４図は第３図に示したキャプチャコン
トローラ１８００ヲｆｌ成するコントロールユニ７）１
８１０の動作を説明するためのタイミングチャートであ
り、第４図Ａは第１図のクロック端子２０に印加される
クロック信号波形であり、第４図Ｂは第４図への信号波
形を分周した信号波形であり、この信号が基準クロック
信号として第３図の基準クロック入力端子１８０１’Ｃ
供給される。

また、第４図Ｃはマスタースレイブ形式のフリツプフロ
ツプを単位ステージとする同期カウンタによって構成さ
れるタイムベースカウンタ１５０゜のカウントクロック
信号波形を示したものであり、その矢印を付したリーデ
ィングエツジ（前縁）において各単位ステージのフリツ
プフロツプのマスタ一部の出力が変化し、トレイリング
エツジ（後！りにおいてスレイプ部の出力が変化する。

第４図りは第４図ＡおよびＢの信号波形から作りだされ
るデータ転送用のクロック信号波形を示したもので、第
３図のデータ転送りロック入力端子１８０２に供給され
る。

さて、第３図の外部信号入力端子２１に第４図Ｅに示し
た信号波形が印加されると、そのリーディングエツジが
到来したのち、基準クロック入力端子１８０１のレベル
が“　１　”に移行した時点においてＮＡＮＤゲート１
８１４の出力レベルが第４図Ｆ＜示す如く°　１　°に
移行し、さらに、前記基準クロック入力端子１８０１の
レベルが°０゛に移行した時点においてＮＡＮＤゲート
１８１５の出力レベルが第４図Ｇに示す如く゛　ｌ　°
に移行し、続いて、前記基準クロック入力端子１８０１
のレベルが再び°　１　′に移行すると、ＮＡＮＤゲー
ト１８１６の出力レベルが第４図Ｈに示す如く“　１　
°に移行する。前記ＮＡＮＤゲート１８１４゜１８１５
．１８１６はいずれも対になる別のＮＡＮＤゲートと双
安定回路を構成しているので、出力レベルが、°　１　
゛に移行すると別のＮＡＮＤゲート側にリセット信号が
印加されるまではその状態を保持するが、前記ＮＡＮＤ
ゲート１８１６の出力レベルが“　ｌ　°に移行した時
点で対になるＮＡＮＤゲー）１８１７の出力レベルが０
′に移行し、ＡＮＤゲー１−１８１８の出力レベルも°
　０　°に移行するので、前記ＮＡＮＤゲート１８１４
．１８１５の出力レベルは°　０　°に戻る。

このようにして、外部信号入力端子２Ｉに外部信号（第
１図の実施例においては再生コントロール信号）のリー
ディングエツジが到来すると、第３図のデータ転送端子
１８１３にはＡＮＤゲート１８１９を介して第４図Ｉに
示すような信号波形が送出され、この信号によって第１
図のタイムベースカウンタ１５００からキャプチャレジ
スタブロック１７００へのカウントデータの転送が行わ
れる。なお、前記ＮＡＮＤゲート１８１６の出力信号は
フラグ出力端子１８１２に送出されて、前記タイムベー
スカウンタ１５００のカウントデータの転送が行われた
ことを示すキャプチャフラグ信号として利用され、リセ
ット端子１８１１にはこのキャプチャフラグがセットさ
れていることをソフトウェア（プログラム）によって確
認された後にリセット信号が印加される。

つぎに、第５図はキャプチャレジスタブロック１７００
の具体例を示した構成図であり、データ入力端子がそれ
ぞれＤ０端子〜Ｄ６端子に接続されるとともにデータ出
力端子がそれぞれＤ１端子〜Ｄ、端子に接続された１６
個のメモリセルによって構成された単位レジスタ１７１
０．１７２０゜１７３０．１７４０と、データ入力端子
とデータ出力端子がともにそれぞれＤ１端子〜Ｄ、端子
に接続された１６個のメモリセルによって構成された単
位レジスタ１７５０．１７６０によって全体を構成して
いる。なお、各単位レジスタ１７１０〜１７６０はそれ
ぞれ２個のコントロール信号入力端子を有し、読み込み
端子１７１１〜１７６１にはそれぞれ第３図に示したキ
ャプチャコントローラ１８００からのデータ転送信号が
印加され、セレクト端子１７１２〜１７６２には各単位
レジスタの出力側を７クテイブ状態にしてデータ出力用
の００端子〜Ｏｓ端子を介して第１図のデータバス１６
００に読みだすためのセレクト信号が印加される。

さて、第５図において単位レジスタ１７１０〜１７４０
のデータ入力端子とデータ出力端子の接続位置が１ビッ
ト分だけシフトされているが、これはつぎのような理由
による。

すなわち、単位レジスタ１７５０〜１７６０については
外部信号のエツジの取り込みタイミングの分解能を高く
するためにタイムベースカウンタ１５００のＬＳＢ　（
最下位ビット）と単位レジスタのＬＳＢを一敗させてい
るが、単位レジスタ１７１０〜１７４０については前記
単位レジスタ１７５０〜１７６０と同じビット数で２倍
のインターバルまで一度に処理できるようにデータの入
力端子を１ビット分だけ左シフトさせている。

このような単位レジスタ１７１０〜１７４０のビットシ
フト構成により、たとえば、基準値クロック信号の周波
数を２メガヘルツに選定したとき単位レジスタ１７５０
〜１７６０からは５００ナノセカンドの分解能を有する
カウントデータが得られ、一方、単位レジスタ１７１０
〜１７４０からは３０ヘルツ程度の周波数を有する外部
信号の到来周期を一度の処理で計測することができる。

発明の効果 本発明の磁気テープの記録速度判別装置は以上の説明か
らも明らかなように、データを格納するメモリ手段（実
施例ではレジスタ１１００またはＲＡＭ１２００によっ
て構成されている。）と、データの演算を実行する演算
手段（実施例においてはＡＬＵ１３００によって構成さ
れている。）と、逐次実行すべき命令を格納し、その命
令に基づいて前記メモリ手段と前記演算手段の動作をコ
ントロールする命令実行手段（第１図の実施例において
は命令実行回路１４００によって構成されている。）と
、前記メモリ手段にあらかじめ格納された２Ｈ，４Ｈ，
６）１などの指令値に基づいて磁気テープを少なくとも
２通りの速度で定速走行させる駆動手段（実施例におい
ては駆動アンプｌＯＯとキャプスタンモータ１によって
構成されている。）と、基準クロック信号をカウントす
るタイムベースカウンタ１５００と、前記磁気テープに
記録された識別信号（実施例では再生コントロール信号
として説明している。）のエツジが到来したときに前記
タイムベースカウンタからカウントデータを取り込むキ
ャプチャ回路（実施例においてはキャプチャコントロー
ラ１８００とキャプチャレジスタブロック１７００によ
って構成されている。）と、前記命令実行手段からの命
令によって以前に取り込んだカウントデータと新たに取
り込んだカウントデータの差を前記演算手段によって算
出するインターバル算出手段（実施例においては第２図
の処理ブロック１４０２がインターバル算出手段となる
。）と、インターバル算出結果と前記指令値をもとにし
て前記磁気テープの記録速度を判別する記録速度判別手
段（実施例においては第２図のブランチ１４０３〜１４
１４によって記録速度判別手段が構成されている。）を
備えたことを特徴とするものであり、命令実行手段に格
納されるプログラムを変更するだけで容易に装置の動作
態様を変化させ得るので、専用の復雑なハードウェア回
路が不用になるだけでな（、種々の仕様変更に対しても
柔軟に対応することができる磁気テープの記録速度判別
装置を得ることができる。また、第２図に示した実施例
では、磁気テープの記録速度の判別のために取り込んだ
タイムベースカウンタ１５００のカウントデータを前記
磁気テープの走行位相検出データとして処理して前記駆
動手段を動作させているので、データとその格納エリア
の共用化が図れるなど、大なる効果を奏する。

【図面の簡単な説明】

第１図は本発明の一実施例における磁気テープの記録速
度判別装置の構成図、第２図は第１図の主要部の動作を
示すフローチャート、第３図は第り図のキャプチャコン
トローラ１８００の具体的な論理回路図、第４図は第３
図の回路の動作を説明するためのタイミングチャート、
第５図はキャプチャレジスタブロック１７００の構成図
である。 １・・・・・・キャプスタンモータ、１００・・・・・
・駆動アンプ、１１００・・・・・・レジスタ、１２０
０・・・・・・ＲＡＭ、１３００・・・・・・ＡＬＵ、
１４００・・・・・・命令実行回路、１５００・・・・
・・タイムベースカウンタ、１７００・・・・・・キャ
プチャレジスタブロック、１８００・・・・・・キャプ
チャコントローラ。 代理人の氏名　弁理士　中尾敏男　はか１名第２図

Claims (2)

【特許請求の範囲】
1. （１）データを格納するメモリ手段と、データの演算を
   実行する演算手段と、逐次実行すべき命令を格納し、そ
   の命令に基づいて前記メモリ手段と前記演算手段の動作
   をコントロールする命令実行手段と、前記メモリ手段に
   あらかじめ格納された指令値に基づいて磁気テープを少
   なくとも２通りの速度で定速走行させる駆動手段と、基
   準クロック信号をカウントするタイムベースカウンタと
   、前記磁気テープに記録された識別信号のエッジが到来
   したときに前記タイムベースカウンタからカウントデー
   タを取り込むキャプチャ回路と、前記命令実行手段から
   の命令によって以前に取り込んだカウントデータと新た
   に取り込んだカウントデータの差を前記演算手段によっ
   て算出するインターバル算出手段と、インターバル算出
   結果と前記指令値をもとにして前記磁気テープの記録速
   度を判別する記録速度判別手段を具備してなる磁気テー
   プの記録速度判別装置。
2. （２）データを格納するメモリ手段と、データの演算を
   実行する演算手段と、逐次実行すべき命令を格納し、そ
   の命令に基づいて前記メモリ手段と前記演算手段の動作
   をコントロールする命令実行手段と、前記メモリ手段に
   あらかじめ格納された速度指令値に基づいて磁気テープ
   を少なくとも２通りの速度で定速走行させる駆動手段と
   、基準クロック信号をカウントするタイムベースカウン
   タと、前記磁気テープに記録された識別信号のエッジが
   到来したときに前記タイムベースカウンタからカウント
   データを取り込むキャプチャ回路と、前記命令実行手段
   からの命令によって以前に取り込んだカウントデータと
   新たに取り込んだカウントデータの差を前記演算手段に
   よって算出するインターバル算出手段と、インターバル
   算出結果と前記速度指令値をもとにして前記磁気テープ
   の記録速度を判別する記録速度判別手段と、前記カウン
   トデータを前記磁気テープの走行位相検出データとして
   処理して前記駆動手段を動作せしめる制御手段を具備し
   てなる磁気テープの記録速度判別装置。