JPS63137477A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPS63137477A JPS63137477A JP28484686A JP28484686A JPS63137477A JP S63137477 A JPS63137477 A JP S63137477A JP 28484686 A JP28484686 A JP 28484686A JP 28484686 A JP28484686 A JP 28484686A JP S63137477 A JPS63137477 A JP S63137477A
- Authority
- JP
- Japan
- Prior art keywords
- type semiconductor
- semiconductor layer
- section
- sbd
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 41
- 230000004888 barrier function Effects 0.000 claims abstract description 9
- 230000005684 electric field Effects 0.000 abstract description 6
- 239000002184 metal Substances 0.000 abstract description 4
- 238000007493 shaping process Methods 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はショットキーバリアダイオードクランプトト
ランジスタに関し、特にその出力リーク電流を減少させ
たものに関するものである。
ランジスタに関し、特にその出力リーク電流を減少させ
たものに関するものである。
従来のショットキーバリアダイオードクランプトトラン
ジスタとして、例えば「゛８５三菱半導体データブック
バイポーラディジタルＩ Ｃ＜ＬＳＴＴＬ＞＆Ｉ （１
−１２頁）」に示された構造のものを例にとり、第２図
を参照して説明する。第２図（ａ）は平面図、第２図（
′ｂ）は側面図である。また、第３図はその等価回路図
である。
ジスタとして、例えば「゛８５三菱半導体データブック
バイポーラディジタルＩ Ｃ＜ＬＳＴＴＬ＞＆Ｉ （１
−１２頁）」に示された構造のものを例にとり、第２図
を参照して説明する。第２図（ａ）は平面図、第２図（
′ｂ）は側面図である。また、第３図はその等価回路図
である。
図において、１はコレクタ部Ｎ形半導体層、２はベース
部Ｐ形半導体層、３はエミッタ部Ｎ形半導体層、４はシ
ョットキーバリアダイオード（以下、ＳＢＤと称す）部
、５は埋め込みコレクタ層、６はＮ形半導体エピタキシ
ャル層、１１はＳＢＤ、１２はＮＰＮトランジスタ、９
は配線用金属で、ベース部ではＮＰＮトランジスタ１２
のベースと５ＢＤＩＩのアノードがショートされている
。８は配線用金属９と半導体表面間を絶縁するための酸
化膜である。
部Ｐ形半導体層、３はエミッタ部Ｎ形半導体層、４はシ
ョットキーバリアダイオード（以下、ＳＢＤと称す）部
、５は埋め込みコレクタ層、６はＮ形半導体エピタキシ
ャル層、１１はＳＢＤ、１２はＮＰＮトランジスタ、９
は配線用金属で、ベース部ではＮＰＮトランジスタ１２
のベースと５ＢＤＩＩのアノードがショートされている
。８は配線用金属９と半導体表面間を絶縁するための酸
化膜である。
次に動作について説明する。
ＳＢＤ トランジスタは、ＮＰＮトランジスタ１２がオ
ンする時コレクタの電位が５ＢＤ１１でクランプされる
ため、トランジスタの蓄積時間を短縮することが出来る
。しかし、５ＢＤＩＩの逆方開時性にリークがある場合
、コレクタのリーク電流■は Ｉ ＝ Ｉｔａ＊＊＋ Ｉｃ ＝ Ｉ Ｌａｎｋ＋ｈｒ
ｔ ・Ｉ Ｌｅａｋ＝ Ｉ Ｌｅａｋ （１＋ ｈｙｚ
） となり、ｈ ｒｔｚｌ ００であれば、ｌ−１００ｘＩ
、。、となり、■、□３が微少であってもコレクタのリ
ーク電流は無視できないものになる。
ンする時コレクタの電位が５ＢＤ１１でクランプされる
ため、トランジスタの蓄積時間を短縮することが出来る
。しかし、５ＢＤＩＩの逆方開時性にリークがある場合
、コレクタのリーク電流■は Ｉ ＝ Ｉｔａ＊＊＋ Ｉｃ ＝ Ｉ Ｌａｎｋ＋ｈｒ
ｔ ・Ｉ Ｌｅａｋ＝ Ｉ Ｌｅａｋ （１＋ ｈｙｚ
） となり、ｈ ｒｔｚｌ ００であれば、ｌ−１００ｘＩ
、。、となり、■、□３が微少であってもコレクタのリ
ーク電流は無視できないものになる。
一般に、ＳＢＤのリーク電流はＳＢＤ接合層よりもＰＮ
接合層の方が接合深さが深いため、ベース部酸化膜開口
部（ベースコンタクトホール）直下にＰ形半導体層がな
い部分で電界強度は高くなる。
接合層の方が接合深さが深いため、ベース部酸化膜開口
部（ベースコンタクトホール）直下にＰ形半導体層がな
い部分で電界強度は高くなる。
従来のＳＢＤ トランジスタは以上のように構成されて
いるので、ＳＢＤを形成する酸化膜開口部において、そ
の直下にＰ形半導体層がない部分はその直下にＰ形半導
体層がある部分より電界強度は高く、特に酸化膜開口部
直下にＰ形半導体層がない部分のエツジ部１０では電界
強度は著しく高くなり、そこでの逆方向電流がＳＢＤ全
体の逆方向電流の中で支配的となり、ＰＮダイオードと
比・ 較して逆方向電流は１桁以上大きく、コレクタリ
ーク電流が大きいという問題点があった。
いるので、ＳＢＤを形成する酸化膜開口部において、そ
の直下にＰ形半導体層がない部分はその直下にＰ形半導
体層がある部分より電界強度は高く、特に酸化膜開口部
直下にＰ形半導体層がない部分のエツジ部１０では電界
強度は著しく高くなり、そこでの逆方向電流がＳＢＤ全
体の逆方向電流の中で支配的となり、ＰＮダイオードと
比・ 較して逆方向電流は１桁以上大きく、コレクタリ
ーク電流が大きいという問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、パターンサイズを広げることなく、コレクタ
のリーク電流を小さくできるＳＢＤトランジスタを得る
ことを目的とする。
たもので、パターンサイズを広げることなく、コレクタ
のリーク電流を小さくできるＳＢＤトランジスタを得る
ことを目的とする。
この発明に係る半導体集積回路装置は、ＳＢＤを形成す
る酸化膜開口部のエツジ部直下にＰ形半導体層を設けた
ものである。
る酸化膜開口部のエツジ部直下にＰ形半導体層を設けた
ものである。
この発明においては、ＳＢＤを形成する酸化膜開口部の
エツジ部直下にＰ形半導体層を設けたので、ＳＢＤにお
ける逆方向電圧印加時の高電界集中部分がなくなり、コ
レクタリーク電流を小さくすることができる。
エツジ部直下にＰ形半導体層を設けたので、ＳＢＤにお
ける逆方向電圧印加時の高電界集中部分がなくなり、コ
レクタリーク電流を小さくすることができる。
以下、この発明の−★施例を図について説明する。
第１図（ａ）及び（ｂ）はこの発明の一実施例によるＳ
ＢＤトランジスタの平面図及び断面図であり、図におい
て、第２図と同一符号は同一のものを示し、７はＳＢＤ
部４の酸化膜開口部の直下に設けられたＰ形半導体層で
あり、該Ｐ形半導体層７はベース部のＰ形半導体層２と
は接続されていない。
ＢＤトランジスタの平面図及び断面図であり、図におい
て、第２図と同一符号は同一のものを示し、７はＳＢＤ
部４の酸化膜開口部の直下に設けられたＰ形半導体層で
あり、該Ｐ形半導体層７はベース部のＰ形半導体層２と
は接続されていない。
このような構成になる半導体集積回路装置では、Ｐ形半
導体層７を設けたことにより、ベース部の酸化膜開口部
のエツジ部すべての直下にＰ形半導体層２及び７が存在
することとなるので、逆方向電圧印加時の高電界集中部
分がなくなり、エツジ部でのリーク電流を小さくするこ
とができる。実験によれば、本実施例のコレクタリーク
電流は、Ｐ形半導体層７のないものに比して１桁以上の
オーダで減少した。またＰ形半導体Ｎ７は適当なサイズ
で設けることができ、パターンサイズをほとんど大きく
する必要はない。さらに、Ｐ形半導体層７は、Ｐ形半導
体Ｎ２と同時に形成することができるので、マスクを追
加する必要もなく、容易に形成することができる。
導体層７を設けたことにより、ベース部の酸化膜開口部
のエツジ部すべての直下にＰ形半導体層２及び７が存在
することとなるので、逆方向電圧印加時の高電界集中部
分がなくなり、エツジ部でのリーク電流を小さくするこ
とができる。実験によれば、本実施例のコレクタリーク
電流は、Ｐ形半導体層７のないものに比して１桁以上の
オーダで減少した。またＰ形半導体Ｎ７は適当なサイズ
で設けることができ、パターンサイズをほとんど大きく
する必要はない。さらに、Ｐ形半導体層７は、Ｐ形半導
体Ｎ２と同時に形成することができるので、マスクを追
加する必要もなく、容易に形成することができる。
以上のように、この発明の半導体集積回路装置によれば
、Ｐ形半導体層をＳＢＤを形成する酸化膜開口部のエツ
ジ部直下に設けたので、トランジスタサイズを増大する
ことなく、リーク電流を小さくできる効果がある。
、Ｐ形半導体層をＳＢＤを形成する酸化膜開口部のエツ
ジ部直下に設けたので、トランジスタサイズを増大する
ことなく、リーク電流を小さくできる効果がある。
第１図（ａ）はこの発明の一実施例によるＳＢＤ トラ
ンジスタを示す平面図、第１図（ｂｌはその（イ）−（
ロ）断面図、第２図（ａ）は従来のＳＢＤ トランジス
タを示す上面図、第２図（ｂ）はその（ハ）−（＝）断
面図、第３図は従来及び本実施例の５ＢＤトランジスタ
を示す回路図である。 図において、１はコレクタ部Ｎ形半導体層、２はベース
部Ｐ形半導体層、３はエミッタ部Ｎ形半導体層、４はＳ
ＢＤ部、５は埋め込みコレクタ用Ｎ形半導体層、６はＮ
形半導体エピタキシャル層、７はＰ形半導体層、８は酸
化膜、９は配線用金属、１０は酸化膜開口部のエツジ部
、１１はＳＢＤ、１２はＮＰＮ トランジスタを表わす
。 なお図中同一符号は同−又は相当部分を示す。
ンジスタを示す平面図、第１図（ｂｌはその（イ）−（
ロ）断面図、第２図（ａ）は従来のＳＢＤ トランジス
タを示す上面図、第２図（ｂ）はその（ハ）−（＝）断
面図、第３図は従来及び本実施例の５ＢＤトランジスタ
を示す回路図である。 図において、１はコレクタ部Ｎ形半導体層、２はベース
部Ｐ形半導体層、３はエミッタ部Ｎ形半導体層、４はＳ
ＢＤ部、５は埋め込みコレクタ用Ｎ形半導体層、６はＮ
形半導体エピタキシャル層、７はＰ形半導体層、８は酸
化膜、９は配線用金属、１０は酸化膜開口部のエツジ部
、１１はＳＢＤ、１２はＮＰＮ トランジスタを表わす
。 なお図中同一符号は同−又は相当部分を示す。
Claims (1)
- （１）ＮＰＮトランジスタのベースとショットキーバリ
アダイオードのアノードが接続され、該トランジスタの
コレクタと該ショットキーバリアダイオードのカソード
が接続されたショットキーバリアダイオードクランプト
トランジスタにおいて、ショットキーバリアダイオード
を形成する酸化膜開口部のエッジ部直下にＰ形半導体層
を設けたことを特徴とする半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28484686A JPS63137477A (ja) | 1986-11-29 | 1986-11-29 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28484686A JPS63137477A (ja) | 1986-11-29 | 1986-11-29 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63137477A true JPS63137477A (ja) | 1988-06-09 |
Family
ID=17683784
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28484686A Pending JPS63137477A (ja) | 1986-11-29 | 1986-11-29 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63137477A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5374203A (en) * | 1989-09-22 | 1994-12-20 | The Whitaker Corporation | Edge connector and board latching device for a connector |
-
1986
- 1986-11-29 JP JP28484686A patent/JPS63137477A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5374203A (en) * | 1989-09-22 | 1994-12-20 | The Whitaker Corporation | Edge connector and board latching device for a connector |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4623775B2 (ja) | Ｖｄｍｏｓトランジスタ | |
| JPH0793383B2 (ja) | 半導体装置 | |
| CA1130472A (en) | Semiconductor integrated circuit | |
| JPS63137477A (ja) | 半導体集積回路装置 | |
| KR910001718B1 (ko) | 반도체집적회로장치 | |
| JPH0236558A (ja) | 半導体装置 | |
| JP2907693B2 (ja) | ソフトリカバリダイオード | |
| JPH0622998Y2 (ja) | 半導体装置 | |
| JPS5992575A (ja) | 半導体集積回路装置におけるシヨツトキバリアダイオ−ド | |
| JP3041908B2 (ja) | 半導体装置 | |
| JP2502696B2 (ja) | 半導体集積回路装置 | |
| JPH08204175A (ja) | 縦型ｍｏｓトランジスタ | |
| JP3115680B2 (ja) | 半導体装置 | |
| JPS5935470A (ja) | 半導体装置 | |
| JPH0474478A (ja) | ダイオード | |
| JPS6367767A (ja) | バイポ−ラ集積回路 | |
| JPS6083361A (ja) | 半導体装置 | |
| JPH0222545B2 (ja) | ||
| JPS59152666A (ja) | 横形トランジスタ | |
| JPH03108726A (ja) | 過電流制限型半導体装置 | |
| JPS6045051A (ja) | 半導体集積回路 | |
| JPS61150383A (ja) | 半導体装置 | |
| JPH0381309B2 (ja) | ||
| JPH0547780A (ja) | 半導体装置 | |
| JPS628571A (ja) | 半導体装置 |