JPS6367767A - バイポ−ラ集積回路 - Google Patents
バイポ−ラ集積回路Info
- Publication number
- JPS6367767A JPS6367767A JP21310286A JP21310286A JPS6367767A JP S6367767 A JPS6367767 A JP S6367767A JP 21310286 A JP21310286 A JP 21310286A JP 21310286 A JP21310286 A JP 21310286A JP S6367767 A JPS6367767 A JP S6367767A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- inductive load
- integrated circuit
- schottky barrier
- bipolar integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001939 inductive effect Effects 0.000 claims abstract description 21
- 230000004888 barrier function Effects 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims description 8
- 230000003071 parasitic effect Effects 0.000 abstract description 10
- 230000015556 catabolic process Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000002411 adverse Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、ソレノイド等の誘導負荷を駆動するトラン
ジスタを備えたバイポーラ集積回路に設けられたダイオ
ードの寄生効果を抑制する技術に関するものである。
ジスタを備えたバイポーラ集積回路に設けられたダイオ
ードの寄生効果を抑制する技術に関するものである。
第８図ｉｌ″ｌｔ誘導負荷をトランジスタで駆動する従
来のバイポーラ集積回路を示している。図において、１
１１はバイポーラ集積回路の外部に設けられた誘導負荷
、（２）は誘導負荷（１）を駆動するＮＰ １１ ）ラ
ンジスタ、（３１は誘導負荷ｉｌ＋から生ずる逆起電力
を吸収するダイオード、（４）は基板電位である。
来のバイポーラ集積回路を示している。図において、１
１１はバイポーラ集積回路の外部に設けられた誘導負荷
、（２）は誘導負荷（１）を駆動するＮＰ １１ ）ラ
ンジスタ、（３１は誘導負荷ｉｌ＋から生ずる逆起電力
を吸収するダイオード、（４）は基板電位である。
また、第４図は、そのバイポーラ集積回路の断面を示し
ている。
ている。
図において、＋ＩＯ１はＰ形基板、（■）はこの基板（
１０）上に形成されたＮ形エピタキシャル層、す匈にこ
のエピタキシャル層（１１）を島領域に分離するＰ形分
離領域、０３）は島領域に分離されたエピタキシャル層
（川の底面に設けられたＮ形埋め込み層、０４１及びα
６１ケこのエピタキシャル層（１１ｊの表面に形成され
たＰ形及びＮ形の拡散領域であり、ａυはベース電極、
０７＋はエミッタ電極、岐はコレクタ電極でこれらｉ
ｔＪ Ｐ Ｎ トランジスタ（２）ヲ構成している。ま
た、’ＪｌｌｌにＰ形−拡散領域Ｈにオーミック接触し
たダイオード（３）のアノード電極、圀はＮ形拡散領域
Ｏａにオーミック接妙したダイオード］３１のカソード
電極である。
１０）上に形成されたＮ形エピタキシャル層、す匈にこ
のエピタキシャル層（１１）を島領域に分離するＰ形分
離領域、０３）は島領域に分離されたエピタキシャル層
（川の底面に設けられたＮ形埋め込み層、０４１及びα
６１ケこのエピタキシャル層（１１ｊの表面に形成され
たＰ形及びＮ形の拡散領域であり、ａυはベース電極、
０７＋はエミッタ電極、岐はコレクタ電極でこれらｉ
ｔＪ Ｐ Ｎ トランジスタ（２）ヲ構成している。ま
た、’ＪｌｌｌにＰ形−拡散領域Ｈにオーミック接触し
たダイオード（３）のアノード電極、圀はＮ形拡散領域
Ｏａにオーミック接妙したダイオード］３１のカソード
電極である。
以上のように構成されたバイポーラ集積回路において、
ＮＰＮトランジスタ（２）ハベースへの入力信号により
、オン／オフのスイッチング動作をし、オン時には外部
の誘導負荷１１）を駆動する。
ＮＰＮトランジスタ（２）ハベースへの入力信号により
、オン／オフのスイッチング動作をし、オン時には外部
の誘導負荷１１）を駆動する。
ＮＰＮ）ランジスタ１２）が、オンからオフの状態に切
り変わる時、外部の誘導負荷１１１は逆起電力全発生す
る。この逆起電力により、ダイオード１３）のアノード
側の電圧は上昇するが、この電圧がダイオード１３）の
カソード側の電圧を越えたあと、ダイオード（３１が順
バイアスされるので、電圧上昇が押えられる。したがっ
て、誘導負荷目１の逆起電力によってＮＰＮ）ランジス
タ（２１が破壊されるの全ダイオード（３１は防止する
ことができる。
り変わる時、外部の誘導負荷１１１は逆起電力全発生す
る。この逆起電力により、ダイオード１３）のアノード
側の電圧は上昇するが、この電圧がダイオード１３）の
カソード側の電圧を越えたあと、ダイオード（３１が順
バイアスされるので、電圧上昇が押えられる。したがっ
て、誘導負荷目１の逆起電力によってＮＰＮ）ランジス
タ（２１が破壊されるの全ダイオード（３１は防止する
ことができる。
荷からの逆起電力を吸収する動作をする。しかしこの時
ダイオード（３１は第４図に示すようにＰ形基板＋ＩＯ
１、Ｎ形エピタキシャル層（１１）及びＰ形拡散領域ｉ
４により寄生ＰＮＰ トランジスタを形成する。
ダイオード（３１は第４図に示すようにＰ形基板＋ＩＯ
１、Ｎ形エピタキシャル層（１１）及びＰ形拡散領域ｉ
４により寄生ＰＮＰ トランジスタを形成する。
その結果、この寄生ＰＮＰトランジスタによるもれ１！
流が基板（１０）へ流れ、基板（１０１の電位が上昇し
、他の回路素子へ種々の悪影響２与える。
流が基板（１０）へ流れ、基板（１０１の電位が上昇し
、他の回路素子へ種々の悪影響２与える。
その等価回路全第５図ンＣ示す。図において、（６）は
寄生ＰＮＰ ）ランジスタである。
寄生ＰＮＰ ）ランジスタである。
この発明は以上の点に鑑みてなされたものでダイオード
の寄生効果を抑制したバイポーラ集積回路を得ることを
目的としたものである。
の寄生効果を抑制したバイポーラ集積回路を得ることを
目的としたものである。
この発明に係るバイポーラ集積回路は、トランジスタに
よって駆動される外部の誘導負荷と並列になるように接
続されたショットキーバリアダイオードを備えたもので
ある。
よって駆動される外部の誘導負荷と並列になるように接
続されたショットキーバリアダイオードを備えたもので
ある。
この発明においてに、バイポーラ集積回路内に誘導負荷
と並列接続されるショットキーバリアダイオードを形成
し、誘導負荷から生ずる逆起電力全吸収し、同一の回路
内に設けられてい〔実施例〕 第１図は、この発明の一実施例を示す回路図であり、（
３）のダイオード以外は上記従来の回路と全く同一で、
ｊぼショットキーバリアダイオードである。このショッ
トキーバリアダイオード・関はバイポーラ集積回路中に
誘導負荷１１１と並列に接続するように形成されている
。
と並列接続されるショットキーバリアダイオードを形成
し、誘導負荷から生ずる逆起電力全吸収し、同一の回路
内に設けられてい〔実施例〕 第１図は、この発明の一実施例を示す回路図であり、（
３）のダイオード以外は上記従来の回路と全く同一で、
ｊぼショットキーバリアダイオードである。このショッ
トキーバリアダイオード・関はバイポーラ集積回路中に
誘導負荷１１１と並列に接続するように形成されている
。
第２図はこのショットキーバリアダイオード図を含んだ
バイポーラ集積回路の断面図である。
バイポーラ集積回路の断面図である。
図Ｖこおいて＋１０）〜ｑ＆は上記従来のバイポーラ集
積回路と全く同一で、ｃｎｕ：ｉエピタキシャル層（Ｉ
＋）にオーミック接卿するショットキーバリアダイオー
ドΦのアノード電極、（イ）にＮ形拡散領域咋にオーミ
ック接帥するショットキーバリアダイオード図のカッ−
）′電極である。
積回路と全く同一で、ｃｎｕ：ｉエピタキシャル層（Ｉ
＋）にオーミック接卿するショットキーバリアダイオー
ドΦのアノード電極、（イ）にＮ形拡散領域咋にオーミ
ック接帥するショットキーバリアダイオード図のカッ−
）′電極である。
以上のように構成されたバイポーラ集積回路において、
１１ＰＮ）う／ジスタ（２１がスイッチング動作？し
、オン時に誘導負荷＋１１を駆動する。
１１ＰＮ）う／ジスタ（２１がスイッチング動作？し
、オン時に誘導負荷＋１１を駆動する。
このＮ Ｐ Ｎ ）ランジスタ（２１がオンからオフて
切り換わる時に、誘導負荷ｔｌ＋から生ずる逆起電力を
ショットキーバリアダイオード図が吸収し、ＮＰＮ ト
ランジスタ（２）に過大電圧が印部されて破壊するのを
防ぐことができる。更にこのショットキーバリアダイオ
ード図けその構造特性から、従来回路のような寄生トラ
ンジスタ分形成することがない。
切り換わる時に、誘導負荷ｔｌ＋から生ずる逆起電力を
ショットキーバリアダイオード図が吸収し、ＮＰＮ ト
ランジスタ（２）に過大電圧が印部されて破壊するのを
防ぐことができる。更にこのショットキーバリアダイオ
ード図けその構造特性から、従来回路のような寄生トラ
ンジスタ分形成することがない。
従って、Ｐ形基板１１０）へのモレ電流がなくなり、良
好ｉバイポーラ集積回路全得ることができる。
好ｉバイポーラ集積回路全得ることができる。
以上のように、この発明によれば過大α力吸収用のダイ
オードとしてショットキーバリアダイオードを設けたの
で、バイポーラ集積回路におけるダイオードの寄生効果
が抑制され、基板へのもれ電流がなくなり、よって、回
路素子へ与える悪影響を防ぐことができる。
オードとしてショットキーバリアダイオードを設けたの
で、バイポーラ集積回路におけるダイオードの寄生効果
が抑制され、基板へのもれ電流がなくなり、よって、回
路素子へ与える悪影響を防ぐことができる。
第１図はこの発明の一実施例を示す回路図、第２図にこ
の発明Ｖこかかるバイポーラ集積回路の断面図、第８図
は従来の回路図、第４図は従来のバイポーラ集積回路の
断面図、第５図は寄生トランジスタが形成された場合の
等価回路図である。 図において、１１）は誘導負荷、＋２１１−ｉトランジ
スタ、川はショットキーバリアダイオードである。 尚、各図中同一符号は同−又は相当部分を示す。
の発明Ｖこかかるバイポーラ集積回路の断面図、第８図
は従来の回路図、第４図は従来のバイポーラ集積回路の
断面図、第５図は寄生トランジスタが形成された場合の
等価回路図である。 図において、１１）は誘導負荷、＋２１１−ｉトランジ
スタ、川はショットキーバリアダイオードである。 尚、各図中同一符号は同−又は相当部分を示す。
Claims (1)
- 外部の誘導負荷を駆動するためのトランジスタを基板上
に具備したバイポーラ集積回路において、上記誘導負荷
と並列に接続され、該誘導負荷から生ずる逆起電力を吸
収する手段を備えたショットキーバリアダイオードを上
記トランジスタと同一の基板上に形成したことを特徴と
するバイポーラ集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21310286A JPS6367767A (ja) | 1986-09-09 | 1986-09-09 | バイポ−ラ集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21310286A JPS6367767A (ja) | 1986-09-09 | 1986-09-09 | バイポ−ラ集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6367767A true JPS6367767A (ja) | 1988-03-26 |
Family
ID=16633603
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21310286A Pending JPS6367767A (ja) | 1986-09-09 | 1986-09-09 | バイポ−ラ集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6367767A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140219668A1 (en) * | 2013-02-01 | 2014-08-07 | Konica Minolta, Inc. | Image forming apparatus detecting occurrence of jam |
-
1986
- 1986-09-09 JP JP21310286A patent/JPS6367767A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140219668A1 (en) * | 2013-02-01 | 2014-08-07 | Konica Minolta, Inc. | Image forming apparatus detecting occurrence of jam |
| US9052660B2 (en) * | 2013-02-01 | 2015-06-09 | Konica Minolta, Inc. | Image forming apparatus detecting occurrence of jam |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2017135255A (ja) | 半導体装置 | |
| JP6743955B2 (ja) | 半導体集積回路の製造方法 | |
| JP2019016805A (ja) | 半導体装置 | |
| JP2019110162A (ja) | 半導体集積回路 | |
| WO2016132417A1 (ja) | 半導体集積回路 | |
| JP3302275B2 (ja) | 半導体デバイス | |
| US4021687A (en) | Transistor circuit for deep saturation prevention | |
| JPH0654796B2 (ja) | 複合半導体装置 | |
| JPS6221261A (ja) | 駆動要素 | |
| JPS6367767A (ja) | バイポ−ラ集積回路 | |
| JPS6257250A (ja) | 半導体装置 | |
| JPH0440272Y2 (ja) | ||
| JPH03105977A (ja) | 半導体装置 | |
| JPH0440273Y2 (ja) | ||
| JP2929292B2 (ja) | 半導体装置 | |
| US6624502B2 (en) | Method and device for limiting the substrate potential in junction isolated integrated circuits | |
| JPS6083361A (ja) | 半導体装置 | |
| JPS59103425A (ja) | スイツチングデバイス | |
| JPH02224274A (ja) | 導電変調型ｍｏｓｆｅｔ | |
| JP2024108876A (ja) | 半導体装置 | |
| JPS63137477A (ja) | 半導体集積回路装置 | |
| JPS61142763A (ja) | バイポ−ラ半導体集積回路 | |
| JPS63128746A (ja) | 半導体記憶装置 | |
| JPS63204646A (ja) | 半導体装置 | |
| JPS6352469A (ja) | 半導体集積回路装置の静電破壊防止装置 |