JP3115680B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3115680B2 JP3115680B2 JP04038106A JP3810692A JP3115680B2 JP 3115680 B2 JP3115680 B2 JP 3115680B2 JP 04038106 A JP04038106 A JP 04038106A JP 3810692 A JP3810692 A JP 3810692A JP 3115680 B2 JP3115680 B2 JP 3115680B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- type impurity
- concentration
- gate
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Thyristors (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、半導体装置に関す
る。
る。
【０００２】
【従来の技術】従来、半導体装置の一つとして静電誘導
サイリスタがある。図２は、従来の静電誘導サイリスタ
の要部構成をあらわす。従来の静電誘導サイリスタ５１
は、図２にみるように、半導体基板５２におけるベース
領域用のｎ- 領域（高比抵抗領域）５３の表面部分にカ
ソード領域用のｎ+ 領域５４とゲート領域用のｐ+ 領域
５５が、ゲート領域がカソード領域を挟むような形で形
成されている。一方、半導体基板５２の裏面部分はアノ
ード領域用のｐ+ 領域５６となっている。そして、カソ
ード領域にはカソード電極６４が、ゲート領域にはゲー
ト電極６５が、アノード領域にはアノード電極６６がそ
れぞれコンタクトするように設けられている。
サイリスタがある。図２は、従来の静電誘導サイリスタ
の要部構成をあらわす。従来の静電誘導サイリスタ５１
は、図２にみるように、半導体基板５２におけるベース
領域用のｎ- 領域（高比抵抗領域）５３の表面部分にカ
ソード領域用のｎ+ 領域５４とゲート領域用のｐ+ 領域
５５が、ゲート領域がカソード領域を挟むような形で形
成されている。一方、半導体基板５２の裏面部分はアノ
ード領域用のｐ+ 領域５６となっている。そして、カソ
ード領域にはカソード電極６４が、ゲート領域にはゲー
ト電極６５が、アノード領域にはアノード電極６６がそ
れぞれコンタクトするように設けられている。
【０００３】静電誘導サイリスタ５１は、このようにカ
ソード領域とアノード領域の間にベース領域を備えてお
り、ゲート電極６５に印加する電圧信号でベース領域に
おける空乏層コントロールを行いカソード・アノード間
を流れる電流のオン・オフを制御するようになってい
る。そして、この静電誘導サイリスタ５１はノーマルオ
フ型（ゲート電極６５の印加電圧＝０Ｖで電流がオフす
るタイプ）が汎用的である。このノーマルオフ型の場
合、ゲート領域用のｐ+ 領域５５は、不純物を高い濃度
で深く拡散して形成されていると同時に間隔Ｌが狭くな
るように形成されている。
ソード領域とアノード領域の間にベース領域を備えてお
り、ゲート電極６５に印加する電圧信号でベース領域に
おける空乏層コントロールを行いカソード・アノード間
を流れる電流のオン・オフを制御するようになってい
る。そして、この静電誘導サイリスタ５１はノーマルオ
フ型（ゲート電極６５の印加電圧＝０Ｖで電流がオフす
るタイプ）が汎用的である。このノーマルオフ型の場
合、ゲート領域用のｐ+ 領域５５は、不純物を高い濃度
で深く拡散して形成されていると同時に間隔Ｌが狭くな
るように形成されている。
【０００４】
【発明が解決しようとする課題】しかしながら、従来の
静電誘導サイリスタは、ゲート・カソード間の逆耐圧特
性が十分でなく、スイッチング速度やアプリケーション
面で問題がある。すなわち、ゲート領域の間隔Ｌが狭い
ために、ｎ+ 領域５４およびｐ+ 領域５５におけるｐｎ
接合部（ダイオード）の逆耐圧が低く、ゲート・カソー
ド間の逆耐圧特性が十分でないのである。そのため、ノ
イズ、逆起電力等による誤動作、破壊等の心配があって
パワーエレクトロニクス回路に対する適性が低く、高速
遮断を可能とする高逆電圧駆動が出来ないため、実用性
が十分とは言いがたい。
静電誘導サイリスタは、ゲート・カソード間の逆耐圧特
性が十分でなく、スイッチング速度やアプリケーション
面で問題がある。すなわち、ゲート領域の間隔Ｌが狭い
ために、ｎ+ 領域５４およびｐ+ 領域５５におけるｐｎ
接合部（ダイオード）の逆耐圧が低く、ゲート・カソー
ド間の逆耐圧特性が十分でないのである。そのため、ノ
イズ、逆起電力等による誤動作、破壊等の心配があって
パワーエレクトロニクス回路に対する適性が低く、高速
遮断を可能とする高逆電圧駆動が出来ないため、実用性
が十分とは言いがたい。
【０００５】前記事情に鑑み、この発明は、ゲート・カ
ソード間の逆耐圧特性の改善が図れる半導体装置を提供
することを課題とする。
ソード間の逆耐圧特性の改善が図れる半導体装置を提供
することを課題とする。
【０００６】
【課題を解決するための手段】前記課題を解決するた
め、この発明にかかる半導体装置は、半導体基板の表面
部分にカソード領域用の第１導電型不純物拡散領域とゲ
ート領域用の第２導電型不純物拡散領域が形成されてい
る半導体装置における前記ゲート領域用の第２導電型不
純物拡散領域の表面内側部分には、第２導電型不純物高
濃度領域とこの高濃度領域を側方で囲んでいる第１導電
型不純物領域とを形成するようにしている。
め、この発明にかかる半導体装置は、半導体基板の表面
部分にカソード領域用の第１導電型不純物拡散領域とゲ
ート領域用の第２導電型不純物拡散領域が形成されてい
る半導体装置における前記ゲート領域用の第２導電型不
純物拡散領域の表面内側部分には、第２導電型不純物高
濃度領域とこの高濃度領域を側方で囲んでいる第１導電
型不純物領域とを形成するようにしている。
【０００７】この発明にかかる半導体装置の種類として
は、ノーマルオフ型静電誘導サイリスタやノーマルオフ
型静電誘導トランジスタなどが挙げられるが、これらに
限らない。なお、この発明においては、第１導電型がｎ
型の場合は第２導電型はｐ型であり、第１導電型がｐ型
の場合は第２導電型はｎ型である。以下、説明の便宜
上、第１導電型がｎ型、第２導電型がｐ型の場合を例に
とって説明する。
は、ノーマルオフ型静電誘導サイリスタやノーマルオフ
型静電誘導トランジスタなどが挙げられるが、これらに
限らない。なお、この発明においては、第１導電型がｎ
型の場合は第２導電型はｐ型であり、第１導電型がｐ型
の場合は第２導電型はｎ型である。以下、説明の便宜
上、第１導電型がｎ型、第２導電型がｐ型の場合を例に
とって説明する。
【０００８】この発明の半導体装置のゲート領域用のｐ
型不純物拡散領域における高濃度領域以外の部分は不純
物が比較的低濃度であるが、ｐ型不純物の具体的な濃度
の程度は、例えば、高濃度領域以外の比較的濃度の低い
部分のｐ型不純物濃度が１×１０13ｃｍ-3〜１×１０15
ｃｍ-3の範囲にあれば、高濃度領域の部分のｐ型不純物
濃度は１×１０19ｃｍ-3〜１×１０20ｃｍ-3の範囲にあ
る。
型不純物拡散領域における高濃度領域以外の部分は不純
物が比較的低濃度であるが、ｐ型不純物の具体的な濃度
の程度は、例えば、高濃度領域以外の比較的濃度の低い
部分のｐ型不純物濃度が１×１０13ｃｍ-3〜１×１０15
ｃｍ-3の範囲にあれば、高濃度領域の部分のｐ型不純物
濃度は１×１０19ｃｍ-3〜１×１０20ｃｍ-3の範囲にあ
る。
【０００９】
【作用】この発明の半導体装置は、ゲート領域用のｐ型
不純物拡散領域の表面部分内側にはｐ型不純物高濃度領
域があるため、ゲート領域の間隔が狭いノーマリイオフ
型であっても、それ以外の部分のｐ型不純物濃度を低く
抑えておいて、ゲート・カソード間の逆耐圧特性の改善
を図ることができる。ｐ型不純物高濃度領域以外の部分
のｐ型不純物濃度を低く抑えておくと、ゲート領域・カ
ソード領域間のｐｎ接合部の不純物濃度が低くなり、空
乏層はゲート領域内に大きく広がるようになるため、ｐ
ｎ接合部の逆耐圧が高くなるからである。
不純物拡散領域の表面部分内側にはｐ型不純物高濃度領
域があるため、ゲート領域の間隔が狭いノーマリイオフ
型であっても、それ以外の部分のｐ型不純物濃度を低く
抑えておいて、ゲート・カソード間の逆耐圧特性の改善
を図ることができる。ｐ型不純物高濃度領域以外の部分
のｐ型不純物濃度を低く抑えておくと、ゲート領域・カ
ソード領域間のｐｎ接合部の不純物濃度が低くなり、空
乏層はゲート領域内に大きく広がるようになるため、ｐ
ｎ接合部の逆耐圧が高くなるからである。
【００１０】ただ、空乏層が拡がり過ぎるとリーチスル
ーによる耐圧劣化を招く心配があるが、ｐ型不純物高濃
度領域の側方にあるｎ型不純物領域のチャネルストッパ
的な作用で空乏層の拡がり過ぎは抑えるため心配ない。
それと、ｐ型不純物濃度を低く抑えることにより、スイ
ッチング特性劣化などの心配もあるが、表面部分内側の
ｐ型不純物高濃度領域で抵抗増大が抑えるなどしてスイ
ッチング特性などに悪影響が出ることが防がれるため心
配ない。
ーによる耐圧劣化を招く心配があるが、ｐ型不純物高濃
度領域の側方にあるｎ型不純物領域のチャネルストッパ
的な作用で空乏層の拡がり過ぎは抑えるため心配ない。
それと、ｐ型不純物濃度を低く抑えることにより、スイ
ッチング特性劣化などの心配もあるが、表面部分内側の
ｐ型不純物高濃度領域で抵抗増大が抑えるなどしてスイ
ッチング特性などに悪影響が出ることが防がれるため心
配ない。
【００１１】
【実施例】以下、この発明の実施例を説明する。この発
明は下記の実施例に限らない。図１は、実施例のノーマ
リイオフ型の静電誘導サイリスタの要部構成をあらわ
す。実施例の静電誘導サイリスタ１は、半導体基板２に
おけるベース領域用のｎ-領域（高比抵抗領域）３の表
面部分にカソード領域用のｎ+ 領域４とゲート領域用の
ｐ領域５が、ゲート領域がカソード領域を挟むような形
で形成されている。一方、半導体基板２の裏面部分はア
ノード領域用のｐ+ 領域６となっている。また、カソー
ド領域にはカソード電極１４が、ゲート領域にはゲート
電極１５が、アノード領域にはアノード電極１６がそれ
ぞれコンタクトするように設けられている。
明は下記の実施例に限らない。図１は、実施例のノーマ
リイオフ型の静電誘導サイリスタの要部構成をあらわ
す。実施例の静電誘導サイリスタ１は、半導体基板２に
おけるベース領域用のｎ-領域（高比抵抗領域）３の表
面部分にカソード領域用のｎ+ 領域４とゲート領域用の
ｐ領域５が、ゲート領域がカソード領域を挟むような形
で形成されている。一方、半導体基板２の裏面部分はア
ノード領域用のｐ+ 領域６となっている。また、カソー
ド領域にはカソード電極１４が、ゲート領域にはゲート
電極１５が、アノード領域にはアノード電極１６がそれ
ぞれコンタクトするように設けられている。
【００１２】そして、静電誘導サイリスタ１のゲート領
域用のｐ領域５の表面内側部分には、図１にみるよう
に、ｐ+ 領域（ｐ型不純物高濃度領域）７とｐ+ 領域７
を側方で囲んでいるｎ+ 領域（ｎ型不純物領域）８とが
形成されており、ゲート・カソード間の逆耐圧特性を適
切な形で改善することができることは前述した通りであ
る。
域用のｐ領域５の表面内側部分には、図１にみるよう
に、ｐ+ 領域（ｐ型不純物高濃度領域）７とｐ+ 領域７
を側方で囲んでいるｎ+ 領域（ｎ型不純物領域）８とが
形成されており、ゲート・カソード間の逆耐圧特性を適
切な形で改善することができることは前述した通りであ
る。
【００１３】静電誘導サイリスタ１におけるベース領域
用のｎ- 領域（高比抵抗領域）３のｎ型不純物の濃度は
１×１０12ｃｍ-3〜１×１０13ｃｍ-3の範囲であり、ゲ
ート領域でのｎ+ 領域８のｎ型不純物の濃度は１×１０
19ｃｍ-3〜１×１０20ｃｍ-3の範囲であり、ゲート領域
でのｐ+ 領域７のｐ型不純物の濃度は１×１０19ｃｍ -3
〜１×１０20ｃｍ-3の範囲であり、ｐ+ 領域７以外の部
分のｐ型不純物の濃度は１×１０13ｃｍ-3〜１×１０15
ｃｍ-3の範囲である。このような設定濃度でノーマリイ
オフ型となるように拡散領域が形成されているのであ
る。
用のｎ- 領域（高比抵抗領域）３のｎ型不純物の濃度は
１×１０12ｃｍ-3〜１×１０13ｃｍ-3の範囲であり、ゲ
ート領域でのｎ+ 領域８のｎ型不純物の濃度は１×１０
19ｃｍ-3〜１×１０20ｃｍ-3の範囲であり、ゲート領域
でのｐ+ 領域７のｐ型不純物の濃度は１×１０19ｃｍ -3
〜１×１０20ｃｍ-3の範囲であり、ｐ+ 領域７以外の部
分のｐ型不純物の濃度は１×１０13ｃｍ-3〜１×１０15
ｃｍ-3の範囲である。このような設定濃度でノーマリイ
オフ型となるように拡散領域が形成されているのであ
る。
【００１４】なお、静電誘導サイリスタ１は、カソード
領域とアノード領域の間にベース領域を備えており、ゲ
ート電極１５に印加する電圧信号でベース領域における
空乏層コントロールを行いカソード・アノード間を流れ
る電流のオン・オフを制御するものであることは言うま
でもない。
領域とアノード領域の間にベース領域を備えており、ゲ
ート電極１５に印加する電圧信号でベース領域における
空乏層コントロールを行いカソード・アノード間を流れ
る電流のオン・オフを制御するものであることは言うま
でもない。
【００１５】
【発明の効果】以上に述べたように、この発明の半導体
装置は、ゲート領域用の第２導電型不純物拡散領域の表
面内側部分には第２導電型不純物高濃度領域と第１導電
型不純物領域があるため、第２導電型不純物高濃度領域
以外の部分の第２導電型不純物濃度を他の特定の低下を
招かないようにして低く抑えてゲート・カソード間の逆
耐圧特性を改善することが出来、その結果、ノイズ、逆
起電力等による誤動作、破壊等の心配が減ってパワーエ
レクトロニクス回路に対する適性が良くなり、また、高
速遮断を可能とする高逆電圧駆動もできるようになり、
実用性の高い半導体デバイスである。
装置は、ゲート領域用の第２導電型不純物拡散領域の表
面内側部分には第２導電型不純物高濃度領域と第１導電
型不純物領域があるため、第２導電型不純物高濃度領域
以外の部分の第２導電型不純物濃度を他の特定の低下を
招かないようにして低く抑えてゲート・カソード間の逆
耐圧特性を改善することが出来、その結果、ノイズ、逆
起電力等による誤動作、破壊等の心配が減ってパワーエ
レクトロニクス回路に対する適性が良くなり、また、高
速遮断を可能とする高逆電圧駆動もできるようになり、
実用性の高い半導体デバイスである。
【図１】実施例の静電誘導サイリスタの要部構成をあら
わす断面図である。
わす断面図である。
【図２】従来の静電誘導サイリスタの要部構成をあらわ
す断面図である。
す断面図である。
１ 静電誘導サイリスタ ２ 半導体基板 ４ ｎ+ 領域 ５ ｐ領域５ ７ ｐ+ 領域 ８ ｎ+ 領域
Claims (2)
- 【請求項１】 半導体基板の表面部分にカソード領域用
の第１導電型不純物拡散領域とゲート領域用の第２導電
型不純物拡散領域が形成されている半導体装置におい
て、前記ゲート領域用の第２導電型不純物拡散領域の表
面内側部分には、第２導電型不純物高濃度領域とこの高
濃度領域を側方で囲んでいる第１導電型不純物領域とが
形成されていることを特徴とする半導体装置。 - 【請求項２】 第２導電型不純物拡散領域における高濃
度領域以外の部分の第２導電型不純物濃度が１×１０13
ｃｍ-3〜１×１０15ｃｍ-3であり、高濃度領域の部分の
第２導電型不純物濃度が１×１０19ｃｍ-3〜１×１０20
ｃｍ-3である請求項１記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04038106A JP3115680B2 (ja) | 1992-02-25 | 1992-02-25 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04038106A JP3115680B2 (ja) | 1992-02-25 | 1992-02-25 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05235330A JPH05235330A (ja) | 1993-09-10 |
| JP3115680B2 true JP3115680B2 (ja) | 2000-12-11 |
Family
ID=12516224
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04038106A Expired - Fee Related JP3115680B2 (ja) | 1992-02-25 | 1992-02-25 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3115680B2 (ja) |
-
1992
- 1992-02-25 JP JP04038106A patent/JP3115680B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05235330A (ja) | 1993-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4009483A (en) | Implementation of surface sensitive semiconductor devices | |
| US4994886A (en) | Composite MOS transistor and application to a free-wheel diode | |
| EP0492558B1 (en) | Semiconductor device comprising a high speed switching bipolar transistor | |
| JP2002305207A (ja) | 薄膜ｓｏｉ技術でのラテラル半導体構成要素 | |
| JPH0357614B2 (ja) | ||
| JPH0575110A (ja) | 半導体装置 | |
| JPH0324791B2 (ja) | ||
| JPH0478169B2 (ja) | ||
| EP0462270A1 (en) | Thin, dielectrically isolated island resident transistor structure having low collector resistance | |
| JP3186405B2 (ja) | 横型ｍｏｓｆｅｔ | |
| JP3115680B2 (ja) | 半導体装置 | |
| US4969024A (en) | Metal-oxide-semiconductor device | |
| JP3297087B2 (ja) | 高耐圧半導体装置 | |
| US4786961A (en) | Bipolar transistor with transient suppressor | |
| US4524375A (en) | Photo transistor | |
| US5880514A (en) | Protection circuit for semiconductor device | |
| JPH01238062A (ja) | アノードショート型導電変調ｍｏｓｆｅｔ | |
| JP3216315B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| GB2179494A (en) | Protection structure | |
| US4952998A (en) | Integrated circuit with complementary MOS transistors | |
| JP3127254B2 (ja) | Ｓｏｉ型半導体装置 | |
| JP2633381B2 (ja) | 半導体装置 | |
| JPH0575119A (ja) | Ｓｏｉ型半導体装置 | |
| JPH0453169A (ja) | 半導体保護装置 | |
| JP2907504B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |