JPS5935470A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS5935470A
JPS5935470A JP14635982A JP14635982A JPS5935470A JP S5935470 A JPS5935470 A JP S5935470A JP 14635982 A JP14635982 A JP 14635982A JP 14635982 A JP14635982 A JP 14635982A JP S5935470 A JPS5935470 A JP S5935470A
Authority
JP
Japan
Prior art keywords
region
contact part
semiconductor
impurity concentration
concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14635982A
Other languages
English (en)
Inventor
Shinichi Miyazaki
宮崎 紳一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP14635982A priority Critical patent/JPS5935470A/ja
Publication of JPS5935470A publication Critical patent/JPS5935470A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体装置にかかり、特に高周波トランジスタ
の耐破壊性を向上するための新頬な構造を有する半導体
装置に関する。
半導体装置においては、近年、高速化が計られ、より浅
(・接合深さや、より微細なパターン寸法の実現が追求
されてきて(・る。
更にまた、消費電力の低減化という方向も同時に要求さ
れている。
一般に、バイポーラ・トランジスタにおいては、コレク
タ電流工。=工。maxにおいて、最高速の性能が得ら
れるが、工。max は、エミ、り面積、エピタキシャ
ル層不純物濃度等に依存している。
また、■cmaxにおけるfTは、エミッタ面積、ベー
ス帽、C−B間接合容量等に依存する。
従って、上記二つのi求、即ち、高速性と低消費電力化
を同時に実現するために、より浅(・接合深さと、より
微細なパターン寸法、とりわけ、エミッタサイズの縮少
化が1i要となってくる。しかしながら、サージや静電
気等の外部からの擾乱が印加された場合の耐破壊性とい
う観点では、上記の構造では、極めて、弱いことが明ら
かとなった。
特に、エミッタ・ベース間接合は、コレクターベース間
に比べ、接合面積で1/10以下、また、接合深さにお
いても、1/2以下という場合が多く、トランジスタ内
で最も脆弱な個所であり、従来の構造では、エミッター
・ベース間逆方向電流の過入力や、特に、モールド樹脂
封止トランジスタに顕著に発生する静電気によって、エ
ミッタベース間接合が劣化し、耐圧低下、hFE低下を
招き、最悪の場合には、破壊に到るケースが多(・。
上記現象への対策としては、回路構成の際、(1)ベー
ス側に抵抗を付加する、(2)エミッターベース間に保
護ダイオードを付加する等の方法が考えられるが、(1
)では、ベース抵抗の増加となり、NF(雑音指数)の
悪化となる、(2)では、ダイオードの容量や、配線容
量及びインダクタンス#寄生インピーダンスによって、
回路の特性を悪化させたり、発振させる原因となる。
本発明は、かかる従来のトランジスタが有スる欠点を克
服し、かつ、回路構成上の難点を枡して、高周波トラン
ジスタの特性を維持するために新規な構造を提供するも
のである。
本発明の要旨は、−導電型の半導体基板に、第2位の不
純物濃度を有する反対導電型の半導体領域を有し、該反
対導電型半導体領域中に、最高位不純物濃度を有する一
導電型半導体領域を有する第1の+1′に造と、前記ヰ
鍾体基板上に形成した絶縁膜上に表面近傍の不純物濃度
がそれぞれオーミック性綴ハ」(及びショットキ性接触
が得られる程度に変化さぜ)ニー9城を持つ半導体層を
有し、該半導体1’l’にショットキダイオードとし、
眩ショットキダイオードが上記第1sff造の半導体装
−〇最高位不純物領域と給2位不純り領域間と逆特性と
なるよう接続されてし・ることを特徴とする半導体装置
にある。
以下本発明を具体的実施例に基き説明する。
第1図(81〜(C)は本発明の一実施例による半導体
装置の構成説明用断面図、平面図及び等価回路図である
。第1図(a)において1はN型の半導体基板でコレク
タ領域、2は半導体基板に形成された第2位の不純物濃
度を有するP型の半導体領域でベース領域、3は最高位
不純物り度を有するN型半導体領域であるエミッタ領域
であり、これらの領域で第1構造のトランジスタとなる
。4は半導体基板上に形成した絶縁膜であるシリコン酸
化膜である。5はシリコン酸化膜上に形成したN型の半
導体層で、該半導体層5の一部の領域ではN型不純物の
表面濃度を1×1020crn  以上にとり、他の領
域ではN型不純物の表面濃度を1x1o17cnl−3
以下に保っておく。
半導体層5中の抵抗分をさげるため、$、面より例えば
2000A以上の深い部分のN型不純物濃度はできるだ
け高いことが望ましい。該半纏体1−5の表面にチタン
、タングステン等の金属を付着させると表面濃度I X
 1020an−”以上の領域6ではオーミック接触が
得られるのに対し、表面凝y i xlocrn 以下
の領域7ではショットキ接触と1ぶるから、該半導体層
5はショットキダイオードを構成する。エミッタコンタ
クト部8、ベースコンタクト部9、及び半導体層5上の
オーミック接触部6、ショットキ接触部7に金などの金
属を付着させ、エミッタコンタクト部8とショットキ接
触部7、及びベースコンタクト部9とオーミック接触部
6の金属間で電気的接続を行えば該半導体装置は構成す
る。
第1図(b)は第1図(a)の平面図であり、同じ番号
は同一部分をあられす。第1図(C)は第1図(a)の
等価回路図であり12は第1の構造であるNPN)ラン
リスタ、13は半導体層5に形成されたショットキダイ
オードである。ショットキダイオード13はトランジス
タ12のエミッタ書ベース間に挿入され、トランジスタ
のエミッタ・ベース間と逆特性となるよう接続されて(
・る。
このような構成によればショットキダイオードはエミッ
タ書ペース間の保護ダイオードとしての機能を有するの
みならず、ショットキ性の障壁であるため従来、問題と
なった保護ダイオードの接合容′Pばほとんど問題にな
らず、高速性を保持し得る。更に当然ながら、回路構成
が簡単となる。
以上の第1の実施例は半導体基板と同導電型の半導体層
の組合せの例である。
第2図(al〜(C)は本発明の他の実施例を示す構成
説明用断面図、平面図および等価回路図をそれぞれ示す
第2図(al〜(C)では第1構造であるトランジスタ
をPNP)ランリスタとした場合の実施例で、23はP
型で最高位不純物一度のエミッタ領域、22はN型で第
2位の不純物濃度のベース領域、21はP型の半導体基
板でコレクタ領域である。これらの領域で第1構造であ
るPNP)ランリスタとなる。24はシリコン酸化膜で
25はシリコン酸化膜上に形成したN型の半導体層で、
該半導体25には第1の実施例と同様にして領域27で
はショットキ接触、領域26ではオーミック接触を形成
し結果として半導体層25でショットキダイオードを構
成する。然るのちエミッタコンタクト部、ベースコンタ
クト部、オーミック接触部、ショットキ接触部に金など
の金属を付着させたのちエミッタコンタクト部28とオ
ーミック接触部26及びベースコンタクト部29とショ
ットキ接触部27の金属間の電気的接続を行えば本第2
の実施例の半導体装置は完成する。
第2図(b)は第2図(a)の平面図で、同じ番号は同
一部分をあられして(・る。第1図(C)は第1図(a
)の等価回路図であり、同図の32は第1構造のPNP
トランジスタ、33は半導体層25に形成されたショッ
トキダイオードである。ショットキダイオード33はト
ランジスタ32のエミック拳ベース間に挿入され、トラ
ンジスタのエミッタ・ペース間の逆特性どなるよう接続
されている。この第  ・2の実施例は一導電型の半導
体基板と反対導電型の半導体層の組合せの例であるが、
このような構成においても第1の実施例の第1の構造が
NPNトランジスタの場合と同様な効果が得られる。
以上2つの実施例では半導体層としてN型不純物を添加
した場合につ(・て述べたがP型不純物を添加して構成
した半導体層と第1の構造としてNPN)ランリスタ又
はPNP)ランリスタを用いた組合せの場合にお(・て
も、トランジスタのエミッタ領域、ベース領域、および
ショットキダイオードのオーミックコンタクト部、ショ
ットキ接触部の接続を、トランジスタのエミッタeペー
ス間と逆特性となるようショットキダイオードを接続替
えすることにより同様の効果を発揮する半導体装置が得
られる。
以上説明したように本発明によれば、小型化、低消費電
力化され、しかも高速で信頼性の優れた半導体装置を得
ることができる。
【図面の簡単な説明】
第1図(a)〜(C)および第2図(a)〜(C)は本
発明の実施例による半導体装置の構成を示す断面図、平
面図及び等価回路図である。 1.21・・・・・・半導体基板(コレクタ領域)、2
゜22・・・・・・ベース領域、3,23・・・・・・
エミッタ領域、4.24・・・・・・絶縁膜(シリコン
酸化膜)、5,25・・・・・・半導体[6,26・・
・・・・オーミックコンタクト部、7,27・・・・・
・ショットキ接触部、8,28・・・・・・エミッタコ
ンタクト部、9,29・・・・・・ベースコンタクト部
、10,11,30.31・・・・・・配線、12.3
2・・・・・・トランジスタ、13.33・・・・・・
ショットキダイオード。 67 口 物  2 図

Claims (3)

    【特許請求の範囲】
  1. (1)−導電型半導体基板に、第2位の不純物濃度を有
    する反対導電型の半導体領域を有し、該反対導電型半導
    体領域中に最高位不純物濃度を有する一導電型半導体領
    域を有する第1の構造と、−前記半導体基板上に形成し
    た絶縁膜上に表面近傍の不純物濃度がそれぞれオーミッ
    ク性接触及びショットキ性接触が得られる程度に変化さ
    せた領域をもつ半導体層を有し、該半導体層をショット
    キダイオードとし、該ショットキダイオードが上記第1
    構造の半導体装置の最高位不純物領域と第2位不純物領
    域間と逆特性となるよう接続されていることを41とす
    る半導体装置。
  2. (2)半導体層が一導電型で形成され、第1の構造の最
    高位不純物濃度の一導電型領域と前記半導体層のショッ
    トキ領域が、更に第2位の不純物濃度領域の反対導電型
    領域と前記半導体層のオーミック領域とが互(・に電気
    的に接続されていることを特徴とする特許請求の範囲第
    (1)項記載の半導体装置。
  3. (3)半導体層が反対導電型で形成され、第1の構造の
    最高位不純物濃度の一導電型領域と前記半導体層のオー
    ミック領域が、更に第2位の不純物濃度領域の反対導電
    型領域と前記半導体層のショットキ領域とが互いに電気
    的に接続されていることを特徴とする特許請求の範囲第
    (1)項記載の半導体装置。
JP14635982A 1982-08-24 1982-08-24 半導体装置 Pending JPS5935470A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14635982A JPS5935470A (ja) 1982-08-24 1982-08-24 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14635982A JPS5935470A (ja) 1982-08-24 1982-08-24 半導体装置

Publications (1)

Publication Number Publication Date
JPS5935470A true JPS5935470A (ja) 1984-02-27

Family

ID=15405929

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14635982A Pending JPS5935470A (ja) 1982-08-24 1982-08-24 半導体装置

Country Status (1)

Country Link
JP (1) JPS5935470A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63146465A (ja) * 1986-07-28 1988-06-18 Nec Corp 半導体装置
US4966358A (en) * 1987-07-24 1990-10-30 Brother Kogyo Kabushiki Kaisha Apparatus for feeding recording medium, having means for easy handling of jamming trouble

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63146465A (ja) * 1986-07-28 1988-06-18 Nec Corp 半導体装置
US4966358A (en) * 1987-07-24 1990-10-30 Brother Kogyo Kabushiki Kaisha Apparatus for feeding recording medium, having means for easy handling of jamming trouble

Similar Documents

Publication Publication Date Title
US4631567A (en) PNPN integrated circuit protective device with integral resistor
US4117507A (en) Diode formed in integrated-circuit structure
JP2004336032A (ja) 静電気放電エネルギーを導通するための集積回路の構造
US3590345A (en) Double wall pn junction isolation for monolithic integrated circuit components
JPH0621342A (ja) 電力集積回路
US5109266A (en) Semiconductor integrated circuit device having high breakdown-voltage to applied voltage
JP3404036B2 (ja) Piso静電的放電保護デバイス
US6320229B1 (en) Semiconductor device
JPS5935470A (ja) 半導体装置
JPH0236558A (ja) 半導体装置
JPH1074958A (ja) 半導体集積回路およびその製造方法
TW202111911A (zh) 低觸發電壓靜電放電防護元件
JPH0478162A (ja) 集積回路用保護装置
JP4031640B2 (ja) 半導体装置
EP0451423A1 (en) Vertical isolated-collector PNP transistor structure
JPS6211787B2 (ja)
JPS58173866A (ja) 保護回路
JP3128958B2 (ja) 半導体集積回路
JPS60153157A (ja) バイポ−ラ集積回路
JP2833913B2 (ja) バイポーラ集積回路装置
JPH09502573A (ja) 温度補償された電圧制限部を形成するためのラテラルな半導体構造
JPH05291507A (ja) 拡散抵抗
JPH0750783B2 (ja) 静電保護回路
JPH0474478A (ja) ダイオード
JPS61208260A (ja) 半導体装置