JPS63136547A - 半導体装置の配線形成方法 - Google Patents
半導体装置の配線形成方法Info
- Publication number
- JPS63136547A JPS63136547A JP28253086A JP28253086A JPS63136547A JP S63136547 A JPS63136547 A JP S63136547A JP 28253086 A JP28253086 A JP 28253086A JP 28253086 A JP28253086 A JP 28253086A JP S63136547 A JPS63136547 A JP S63136547A
- Authority
- JP
- Japan
- Prior art keywords
- evaporation rate
- film
- film thickness
- wiring
- evaporating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 12
- 238000000034 method Methods 0.000 title claims abstract description 7
- 238000000151 deposition Methods 0.000 claims description 12
- 230000008021 deposition Effects 0.000 claims description 11
- 238000007740 vapor deposition Methods 0.000 claims description 4
- 238000001704 evaporation Methods 0.000 abstract description 13
- 230000008020 evaporation Effects 0.000 abstract description 9
- 238000013508 migration Methods 0.000 abstract description 7
- 230000005012 migration Effects 0.000 abstract description 7
- 230000000694 effects Effects 0.000 abstract description 3
- 230000001681 protective effect Effects 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229910001020 Au alloy Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910000676 Si alloy Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 210000004556 brain Anatomy 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000003353 gold alloy Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体集積回路の製造方法に関するものである
。
。
従来の技術
近年、半導体集積回路はパターンの微細化が進み、その
配線のサイズも、２ミクロン以下のものがどんどん出て
きている。通常、集積回路の配線には、たとえば、少量
のシリコン（Ｓｉ）を含むアルミニウム（Ａｅ）合金が
用いられている。この配線の信頼性は近年微細化が進む
に従って、とみに問題となってきている。配線が細（、
薄くなるに従って電圧や電流の負荷なしでも１２５℃〜
１５０℃の温度に設置することにより、配線層の断線が
発生する。これはエレクトロマイグレーションとは区別
してサーマルマイグレーションと呼ばれている。この原
因はＡｅのブレーンがストレス方向に伸びる結果、スト
レスの集中する部分に空孔が集まってボイドを作って断
線に至ると考えられている。半導体集積回路の配線構造
は、従来、第２図の断面図で示される構成である。スト
レスは主に配線７上の保護膜６によるものである。従来
はＡｅ−Ｓｉ合金による配線７を同一の蒸着条件（多段
蒸着の場合でも）で蒸着していた。
配線のサイズも、２ミクロン以下のものがどんどん出て
きている。通常、集積回路の配線には、たとえば、少量
のシリコン（Ｓｉ）を含むアルミニウム（Ａｅ）合金が
用いられている。この配線の信頼性は近年微細化が進む
に従って、とみに問題となってきている。配線が細（、
薄くなるに従って電圧や電流の負荷なしでも１２５℃〜
１５０℃の温度に設置することにより、配線層の断線が
発生する。これはエレクトロマイグレーションとは区別
してサーマルマイグレーションと呼ばれている。この原
因はＡｅのブレーンがストレス方向に伸びる結果、スト
レスの集中する部分に空孔が集まってボイドを作って断
線に至ると考えられている。半導体集積回路の配線構造
は、従来、第２図の断面図で示される構成である。スト
レスは主に配線７上の保護膜６によるものである。従来
はＡｅ−Ｓｉ合金による配線７を同一の蒸着条件（多段
蒸着の場合でも）で蒸着していた。
発明が解決しようとする問題点
しかし、この場合、上層の保護膜６は、ストレスにより
、ブレーンがある一定方向にそろうため、サーマルマイ
グレーションを起こしやすかった。サーマルマイグレー
ションを防ぐためには、従来、Ａｅ金合金の銅（Ｃｕ）
の添加により、ＣｕによるＡｅ粉粒子移動を防ぐ方法が
あるが、微細加工がやりに（いという難点があった。
、ブレーンがある一定方向にそろうため、サーマルマイ
グレーションを起こしやすかった。サーマルマイグレー
ションを防ぐためには、従来、Ａｅ金合金の銅（Ｃｕ）
の添加により、ＣｕによるＡｅ粉粒子移動を防ぐ方法が
あるが、微細加工がやりに（いという難点があった。
本発明は上記欠点に鑑み、半導体集積回路のパターン微
細化にともなうＡｅ配線のサーマルマイグレーションに
対する信頼性を確保するための配線形成法を提供するも
のである。
細化にともなうＡｅ配線のサーマルマイグレーションに
対する信頼性を確保するための配線形成法を提供するも
のである。
問題点を解決するための手段
この目的を達成するために、本発明の配線形成方法は、
配線形成用膜を真空中で蒸着する際、蒸着速度を変えて
、連続して交互に蒸着することから構成される。
配線形成用膜を真空中で蒸着する際、蒸着速度を変えて
、連続して交互に蒸着することから構成される。
作用
この構成によれば、蒸着速度を変えることにより、蒸着
膜の層毎にブレーンサイズが異なるようになり、ブレー
ンがストレスによりある一定方向にそろうのを防止でき
るようになる。
膜の層毎にブレーンサイズが異なるようになり、ブレー
ンがストレスによりある一定方向にそろうのを防止でき
るようになる。
実施例
以下、本発明の一実施例について、図面を参照しながら
説明する。
説明する。
第１図は本発明の一実施例によって形成された半導体集
積回路の断面構造を簡略化して模式的に示したものであ
る。Ｓｉ基板１上に形成された酸化膜２の断差８０００
Ａ上に、真空中 （２Ｘ１０−７丁ｏｒｒ ）でアルゴン（Ａｒ）ｌこよ
るスバ・ンタリングでＡｅ−３ｉ（１％）合金の蒸着を
行なう。
積回路の断面構造を簡略化して模式的に示したものであ
る。Ｓｉ基板１上に形成された酸化膜２の断差８０００
Ａ上に、真空中 （２Ｘ１０−７丁ｏｒｒ ）でアルゴン（Ａｒ）ｌこよ
るスバ・ンタリングでＡｅ−３ｉ（１％）合金の蒸着を
行なう。
Ａｒ圧は８ｍＴｏｒｒで第１の蒸着膜３は０．６μｍ／
Ｍの蒸着速度で０．４μｍの膜厚、第２の蒸着膜４は１
．０μｍ ／ Ｈの蒸着速度で０．４μｍの膜厚、第３
の蒸着膜は０．２νＩＩｌ／Ｍの蒸着速度で０．４＋Ｊ
ｍの膜厚を蒸着し、トータル膜厚としては１．２μｍの
膜厚を蒸着する。これらの工程は全て真空中で連続的に
行なわれる。なお、蒸着ソースはこの場合全て同一組成
のＡＱ−８ｉ（１％）の合金である。次に蒸着膜形成後
パターン微細化を行ない、保護膜６を被覆する。
Ｍの蒸着速度で０．４μｍの膜厚、第２の蒸着膜４は１
．０μｍ ／ Ｈの蒸着速度で０．４μｍの膜厚、第３
の蒸着膜は０．２νＩＩｌ／Ｍの蒸着速度で０．４＋Ｊ
ｍの膜厚を蒸着し、トータル膜厚としては１．２μｍの
膜厚を蒸着する。これらの工程は全て真空中で連続的に
行なわれる。なお、蒸着ソースはこの場合全て同一組成
のＡＱ−８ｉ（１％）の合金である。次に蒸着膜形成後
パターン微細化を行ない、保護膜６を被覆する。
以上のように本実施例によれば蒸着速度を変えて層毎に
ブレーンサイズを変えるため、蒸着速度一定の場合に比
べて、ブレーンが一定方向にそろう確率が少な（なるた
め、サーマルマイグレーションによる断線発生防止に大
きな効果がある。
ブレーンサイズを変えるため、蒸着速度一定の場合に比
べて、ブレーンが一定方向にそろう確率が少な（なるた
め、サーマルマイグレーションによる断線発生防止に大
きな効果がある。
以上の理由に基づくものであるから層毎に蒸着速度が変
化しておれば良く、また、蒸着速度を変えた層は多けれ
ばそれだけブレーンのそろう確率は少なくなる。しかし
、生産性を考慮すれば、実用的には三層で充分である。
化しておれば良く、また、蒸着速度を変えた層は多けれ
ばそれだけブレーンのそろう確率は少なくなる。しかし
、生産性を考慮すれば、実用的には三層で充分である。
以下、本発明の一実施例で製作した半導体集積回路と、
従来例半導体集積回路とを各５００個ずつ、高温保存（
１５０℃）を行なった。配線幅、膜厚は２゜０９ｍ、１
．２ｕｍで同一であり、保護膜も同一である。結果は本
発明一実施例のものでは１０００時間で不良の発生はな
（、一方、従来例では５コのチップに不良発生があり、
それらは全て配線の断線であった。
従来例半導体集積回路とを各５００個ずつ、高温保存（
１５０℃）を行なった。配線幅、膜厚は２゜０９ｍ、１
．２ｕｍで同一であり、保護膜も同一である。結果は本
発明一実施例のものでは１０００時間で不良の発生はな
（、一方、従来例では５コのチップに不良発生があり、
それらは全て配線の断線であった。
発明の効果
以上のように本発明は配線形成の際の蒸着速度を変える
ことにより、ブレーンが一定方向にそろうのを防止でき
、サーマルマイグレーション対策としてひじょうに有効
である。今後の半導体集積回路の配線微細化にともなう
信頼性対策として、多大の寄与をするものである。
ことにより、ブレーンが一定方向にそろうのを防止でき
、サーマルマイグレーション対策としてひじょうに有効
である。今後の半導体集積回路の配線微細化にともなう
信頼性対策として、多大の寄与をするものである。
第１図は本発明実施例で形成された半導体装置の断面図
、第２図は従来例装置の断面図である。 １・・・・・・シリコン基板、２・・・・・・酸化膜、
３・・・・・・第１の蒸着膜、４・・・・・・第２の蒸
着膜、５・・曲・第３の蒸着膜、６・・・・・・保護膜
、７・・・・・・蒸着膜。
、第２図は従来例装置の断面図である。 １・・・・・・シリコン基板、２・・・・・・酸化膜、
３・・・・・・第１の蒸着膜、４・・・・・・第２の蒸
着膜、５・・曲・第３の蒸着膜、６・・・・・・保護膜
、７・・・・・・蒸着膜。
Claims (1)
- 配線形成膜を、真空中で、第１の蒸着膜と第２の蒸着膜
とを連続して異なる蒸着速度で交互に蒸着する工程を含
むことを特徴とする半導体装置の配線形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28253086A JPS63136547A (ja) | 1986-11-27 | 1986-11-27 | 半導体装置の配線形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28253086A JPS63136547A (ja) | 1986-11-27 | 1986-11-27 | 半導体装置の配線形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63136547A true JPS63136547A (ja) | 1988-06-08 |
Family
ID=17653657
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28253086A Pending JPS63136547A (ja) | 1986-11-27 | 1986-11-27 | 半導体装置の配線形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63136547A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4970176A (en) * | 1989-09-29 | 1990-11-13 | Motorola, Inc. | Multiple step metallization process |
| US5175125A (en) * | 1991-04-03 | 1992-12-29 | Chartered Semiconductor Manufacturing Ltd. Pte | Method for making electrical contacts |
| US5374592A (en) * | 1992-09-22 | 1994-12-20 | Sgs-Thomson Microelectronics, Inc. | Method for forming an aluminum metal contact |
| US5472912A (en) * | 1989-11-30 | 1995-12-05 | Sgs-Thomson Microelectronics, Inc. | Method of making an integrated circuit structure by using a non-conductive plug |
| US5658828A (en) * | 1989-11-30 | 1997-08-19 | Sgs-Thomson Microelectronics, Inc. | Method for forming an aluminum contact through an insulating layer |
| US5930673A (en) * | 1990-11-05 | 1999-07-27 | Stmicroelectronics, Inc. | Method for forming a metal contact |
| US6242811B1 (en) | 1989-11-30 | 2001-06-05 | Stmicroelectronics, Inc. | Interlevel contact including aluminum-refractory metal alloy formed during aluminum deposition at an elevated temperature |
| US6271137B1 (en) | 1989-11-30 | 2001-08-07 | Stmicroelectronics, Inc. | Method of producing an aluminum stacked contact/via for multilayer |
| US6287963B1 (en) | 1990-11-05 | 2001-09-11 | Stmicroelectronics, Inc. | Method for forming a metal contact |
| US6617242B1 (en) | 1989-11-30 | 2003-09-09 | Stmicroelectronics, Inc. | Method for fabricating interlevel contacts of aluminum/refractory metal alloys |
-
1986
- 1986-11-27 JP JP28253086A patent/JPS63136547A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4970176A (en) * | 1989-09-29 | 1990-11-13 | Motorola, Inc. | Multiple step metallization process |
| US5472912A (en) * | 1989-11-30 | 1995-12-05 | Sgs-Thomson Microelectronics, Inc. | Method of making an integrated circuit structure by using a non-conductive plug |
| US5658828A (en) * | 1989-11-30 | 1997-08-19 | Sgs-Thomson Microelectronics, Inc. | Method for forming an aluminum contact through an insulating layer |
| US5976969A (en) * | 1989-11-30 | 1999-11-02 | Stmicroelectronics, Inc. | Method for forming an aluminum contact |
| US6242811B1 (en) | 1989-11-30 | 2001-06-05 | Stmicroelectronics, Inc. | Interlevel contact including aluminum-refractory metal alloy formed during aluminum deposition at an elevated temperature |
| US6271137B1 (en) | 1989-11-30 | 2001-08-07 | Stmicroelectronics, Inc. | Method of producing an aluminum stacked contact/via for multilayer |
| US6617242B1 (en) | 1989-11-30 | 2003-09-09 | Stmicroelectronics, Inc. | Method for fabricating interlevel contacts of aluminum/refractory metal alloys |
| US5930673A (en) * | 1990-11-05 | 1999-07-27 | Stmicroelectronics, Inc. | Method for forming a metal contact |
| US6287963B1 (en) | 1990-11-05 | 2001-09-11 | Stmicroelectronics, Inc. | Method for forming a metal contact |
| US5175125A (en) * | 1991-04-03 | 1992-12-29 | Chartered Semiconductor Manufacturing Ltd. Pte | Method for making electrical contacts |
| US5374592A (en) * | 1992-09-22 | 1994-12-20 | Sgs-Thomson Microelectronics, Inc. | Method for forming an aluminum metal contact |
| US6433435B2 (en) | 1993-11-30 | 2002-08-13 | Stmicroelectronics, Inc. | Aluminum contact structure for integrated circuits |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63136547A (ja) | 半導体装置の配線形成方法 | |
| US5597458A (en) | Method for producing alloy films using cold sputter deposition process | |
| US5911857A (en) | Method for forming metal wiring of semiconductor devices | |
| JPH0316132A (ja) | アルミニウム配線及びその製造方法 | |
| JPS6043858A (ja) | 半導体装置の製造方法 | |
| JPH02137230A (ja) | 集積回路装置 | |
| US7135399B2 (en) | Deposition method for wiring thin film | |
| US20190189575A1 (en) | Semiconductor device and method of manufacturing a semiconductor device | |
| JPS6364057B2 (ja) | ||
| EP0275299A1 (en) | Semiconductor devices having improved metallization | |
| JPH06302600A (ja) | 半導体装置 | |
| JPH04307956A (ja) | 集積回路の多層配線構造 | |
| JPH04315427A (ja) | 半導体装置の製造方法 | |
| JPH0435035A (ja) | 半導体装置 | |
| JPH0467635A (ja) | 配線の形成方法 | |
| KR100454629B1 (ko) | 반도체소자의도전배선형성방법 | |
| JP2570835B2 (ja) | 半導体装置の製造方法 | |
| JPS62114241A (ja) | 半導体装置 | |
| JPH0428233A (ja) | 半導体装置及びその製造方法 | |
| JPS5933253B2 (ja) | 半導体装置の電極形成方法 | |
| JPH04324635A (ja) | 半導体装置の製造方法 | |
| JPH0590267A (ja) | 半導体装置及びその製造方法 | |
| JP2000100815A (ja) | アルミニウム配線を有する半導体装置及びその製造方法 | |
| CN111463168A (zh) | 金属互连结构及其制备方法 | |
| JPH01192140A (ja) | 半導体集積回路装置 |